CN101213665A - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN101213665A CN101213665A CN200680023906.9A CN200680023906A CN101213665A CN 101213665 A CN101213665 A CN 101213665A CN 200680023906 A CN200680023906 A CN 200680023906A CN 101213665 A CN101213665 A CN 101213665A
- Authority
- CN
- China
- Prior art keywords
- substrate
- add ons
- electronic device
- encapsulation
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000005538 encapsulation Methods 0.000 claims abstract description 39
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Hall/Mr Elements (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
电子器件包括在第一面(1)有半导体元件(20)的电路的半导体衬底(10)。衬底(10)在载体(40)和封装(70)之间，使衬底(10)的第一面(1)朝向载体(40)。用导体迹线(25)将半导体元件(20)的电路耦合到封装(70)内的凹槽(80)中的金属化部分(82)，该金属化部分(82)延伸至在封装(70)外部的端子(90)。至少一个附加电元件(120)限定在半导体衬底(10)的第一面(1)和封装(70)之间。该附加元件(120)设有至少一个延伸至凹槽(80)中的金属化部分(82)的导体迹线(65)，以便将附加元件(120)结合在衬底(10)的第一面(1)上的半导体元件(20)的电路中。
Description
技术领域
本发明涉及一种电子器件，其包括具有第一面的半导体衬底，在其第一面限定有多个电元件，其衬底存在于载体和封装之间，使衬底的第一面朝向载体，其中导体迹线(conductor tracks)存在于半导体衬底的第一面上，而金属化凹槽存在于封装中，并穿过衬底延伸至载体且被电耦合到所述导体迹线，用于将元件连接至已限定在封装的外部的端子。
背景技术
从US6040235可获知这种电子器件。公知的器件用在光学封装中，因此载体和封装两者都包括玻璃板。器件的封装从将在第一面上有多个电元件的半导体衬底附着到载体上开始。其后，半导体衬底被减薄并且通过在分离通道(separation lanes)中蚀刻而被选择性地除去。随后，覆盖粘合剂以及玻璃板，该粘合剂还填充由选择性蚀刻产生的洞。接着在分离通道中制作凹槽。这些凹槽延伸穿过粘合剂进入载体。在这一步骤中，洞穿存在于衬底的第一面的导线。在下一步骤中，凹槽被金属化并且其中的导体迹线被电耦合到凹槽中的金属化部分。这样导致形成所谓的T形接触部。现在从电元件到端子建立连接。然后进行封装的最后步骤，包括在端子上提供焊接掩模和焊球，并且将载体分离到独立器件中。
该器件的缺点是其封装技术对于功能性相对昂贵，除了在光学封装时，其中光穿过玻璃并且另外可提供背部照明。并且与在钝化顶部上提供重布层(rerouting layer)且其上应用焊凸的工艺相比，尽管其为晶片级技术，其没有成本竞争性。然而，本质地，这种封装技术有优势：可减小焊球的大小；与硅的热膨胀系数相比，由于玻璃的热膨胀系数更接近于印刷电路基板的系数，因而所需的补偿更小。焊球更小又具有封装可具有较多端子的优点。
发明内容
因而本发明的目的是提供在首段中提到的这种电子器件，其中封装的功能性与封装的价格成比例。
实现该目的在于在半导体衬底的第一侧和封装之间限定至少一个附加电元件，附加元件设有至少一个导体迹线，该导体迹线延伸至凹槽并被电耦合到凹槽的金属化部分，以便将附加元件与在衬底第一面上的至少一个元件互连。
根据本发明，通过存在于封装中的表面上限定一个或多个附加元件而增加封装的功能性。接着附加元件被连接至衬底第一面上的一个或多个元件，而无需用单独的工序进行另外的互连。这样允许增加功能性，而表面积不增加。
应注意到可从US6506664中获知将多个晶片叠置并通过金属化凹槽提供到端子的连接。然而，这个原理不产生任何满意的方案。实际上仅增加了又一个封装问题：在那种情况下需要多得多的端子。由于显然可用空间有限，与所提供的晶片面积相比，端子的最大数量也将相对少，从而电元件的数量相对少。
与其比较，本发明提出使用封装内可用的表面以包括需要较大表面积并且为衬底第一面上的电路的适当功能所需的元件。
在第一实施例中，封装包括在其一面设有元件的板。该面特别地是朝向半导体衬底的第二面的面。该板最适宜为玻璃板，但不限于此。可适宜设在其上的元件是例如基于薄膜晶体管制成的传感器和开关。特别地，使用低温多晶硅已获得了良好的结果。或者，可以提供电感器、薄膜电容器、电阻器以及无源元件的网络。
在具体修改中，附加元件至少是一个磁阻传感器。这种传感器允许精确测量一维、二维或甚至三维位置，而且还允许测量速度的变化。传感器通常集成在惠斯登电桥中。在这一修改中，允许获得小封装即传感器和控制电路都包括在内。在移动电话中非常需要应用磁阻传感器，例如GPRS传感器或磁操纵杆。板可以是硅衬底，但不排除玻璃衬底。
在另一具体修改中，附加元件至少是一个体声波滤波器。这些滤波器用作在极高频率下的窄带带通滤波器，在极高频率下表面声波滤波器不正常工作。因而，它们提供对将工作在半导体器件中的信号的滤波。
在第二实施例中，附加元件设置在半导体衬底的第二面上。衬底减薄之后这一面可用于图案化和加工。
在该例子中封装可包括玻璃板，但并非严格需要。使用如聚酰亚胺的树脂层也已获得了良好的结果。这种聚酰亚胺可以以感光形式施加，从而可以用光刻形成凹槽。另外，端子可施加在这种树脂层的顶部上。
最适宜地，在半导体衬底的第二面内限定沟槽。沟槽可被填充以便构成电容器、电池或也可构成存储元件。或者可提供沟槽型功率晶体管。然而，这种情况下最适宜向封装的外部提供散热结构。
在这种沟槽器件的适当实施方式中，半导体衬底包括低掺杂区之下的高掺杂区。然后高掺杂层可用作沟槽器件的一个电极。这尤其为接地电极，并且可以是用于所有器件的一个电极。在半导体衬底的第一面或第二面或者在两面都可设置该高掺杂区的接触部。可用深扩散提供任何穿过低掺杂区的连接部。应注意，为了清楚，高掺杂区通常被理解为具有至少1018/cm3的电荷载流子密度，而优选为1019/cm3或更多。低掺杂区通常被理解为具有最多1016/cm3的电荷载流子密度。
在第三、最适宜的实施例中，板的表面上以及半导体衬底的第一面上都设有电元件。这允许集成需要不同种类的分立元件的更复杂的功能。
在第一例子中，与能量存储元件一起设有能量提取元件。这一提取和存储的结合允许驱动在半导体衬底第一面上的集成电路。能量提取元件的例子是太阳能电池、珀尔帖元件以及将振动能量转换为电能的元件。尽管用能量提取获得的能量的量不太高，然而这对于仅在较短的时间段中工作的电路通常是足够的。
在第二例子中，与电容器一起设有电感器。这一组合可用其它电感器和/或电容器扩大而获得任何种类的无源滤波器。尤其如果存在于玻璃或另一绝缘板上，电感器的质量因子将很好。而且，使用沟槽电容器，有效电容相对高。
凹槽的金属化部分有可能对应于在电路和封装外部的端子之间限定的其它金属化部分，其中附加元件的导体迹线耦合到凹槽的金属化部分。某些情况下，希望该金属化部分甚至设有端子。然而，那并非必须的，而视具体应用而定。
在该技术的基本形式中，所有金属化部分从载体延伸至封装。这样具有恰当附着以及更加标准化的制造的优点。然而，使用三维光刻技术可提高金属化部分的分辨率。该技术还允许制造不完全从封装延伸至载体的金属化部分。
在较高分辨率时，适合用保护材料填充凹槽。优选地，该保护材料很好地附着于在凹槽的侧面的材料，通常是环氧树脂等。
然而应注意，为了清楚，实施本发明不需要较高的分辨率。可选地具有第三元件的附加元件，通常广义来讲是滤波器或传感器，还包括太阳能电池、天线、去耦电容器、以及LC电路。这种滤波器和传感器通常应用于仅具有有限数量的端子的电路。例子为控制IC、放大器、辨别式异频雷达收发机(identification transponders)、以及用于检测和详述由传感器所测的值的IC。在此有限数量是少于100，但优选更少，例如20或更少。
用在本发明中的导体迹线适宜具有足够的延展性。这样减少在穿过导体迹线设置凹槽期间所需的功。另外，其允许一定量的应力消除。特别合适的材料是铝和铝合金。
附加元件和相应的导体迹线优选具有覆盖它们的钝化层。因此，钝化层又提高对例如为环氧树脂材料的粘合剂的粘着力。用于钝化层的合适材料例如为氧化硅、氮化硅、氮氧化硅，但是可以可替换地应用其它金属的氧化物。
金属化部分被选择为与导体迹线形成良好的电接触的金属或合金。合适的材料包括镍、铝或铝合金。
本发明第一实施例的制造适宜在晶片级上完成，其中处理半导体衬底的第二面，以在衬底被附着到载体并且已被减薄之后限定至少一个电元件。该处理涉及本身公知的薄膜技术。
本发明第二实施例的制造适宜在晶片级上完成，其中封装包括内侧上具有至少一个元件的板。此处该内侧是将要例如朝向半导体衬底的第二面与半导体衬底结合的一侧。板可以是绝缘或半导体材料。在后者的情况下，适宜在其外部设置绝缘层，以便将其上的接触焊盘与半导体衬底上和/或中的元件隔离。
附图说明
以下将参照附图进一步说明本发明的器件的上述和其它方面，其中：
图1-4以剖视图示出了实现器件的第一实施例的方法中的步骤；
图5以剖视图示出了器件的第二实施例；以及
图6以剖视图示出了器件的第三实施例。
具体实施方式
附图没有按比例绘制而完全是概略的。不同的附图中相同的附图标记表示相同或相应的部件。
图1图解地且以剖视图示出了实施本发明的方法的第一步。衬底10具有第一面1和第二面2。在该例中其包括P++衬底层11，具有至少1018/cm3的电荷载流子密度且优选更多。在P++衬底上生长P--外延层12。如本领域技术人员将明白的那样，电荷载流子可以为相反类型的，例如n而非p。衬底10被热氧化层13覆盖，该热氧化层由通常方法形成。在衬底10的第一面1已限定有半导体元件20。在这个例子中，半导体元件20是场效应晶体管，例如通常为部分CMOS集成电路。互连部21允许根据预定电路设计连接各元件20以及彼此间的耦合。尽管此处没有示出，互连部21通常形成多层结构。这些互连部21被钝化层22覆盖，用孔23暴露接触焊盘24。钝化层22上设有导体25。这些导体25延伸至区域(zone)30。这些区域30将在限定凹槽的激光处理步骤中除去。然后用粘合剂41将衬底10附着至载体40，因而形成组件50。在这个例子中载体40是玻璃板，但可选地可以是任何陶瓷或半导体材料。
图2示出了限定附加元件120的另一处理步骤之后的组件50。在该例子中，在半导体衬底10的第二面2限定了附加元件120。制造从将衬底从其第二面2减薄到约20-200微米开始。在该例子中，厚度减少约50-70微米是适合的。传统技术用于减薄操作，例如研磨和湿法蚀刻。然后衬底10进一步被蚀刻以便将其从区域30或与之相邻的区域中完全或基本完全去除。另外，在衬底10中限定沟槽60。可以在用反应离子蚀刻除去区域30中的衬底的同时限定沟槽60。或者，可通过掩模用湿法化学蚀刻完成区域中衬底的去除。尽管后一种技术有需要附加掩模以及进行更多的处理步骤的缺点，然而其可以有这样的优点：侧面61的斜率不太陡，允许较好地被将要沉积的导体迹线覆盖。
在限定沟槽60之后，通过将材料沉积到沟槽中而限定附加元件120。在该例子中，P++衬底层11在此处用作一个电极。电介质材料为例如氧化物、氮化物和氧化物的叠层，而顶部电极是多晶硅。作为电容器的附加元件的结构被进一步公开在F.Roozeboom等人，″High-density，Low loss capacitors for Integrated RF decoupling″，Int.J.Microcircuits and Electronic Packaging，24(3)，2001，pp.182-196中。从WO-A2005/27245中可知电池中使用这些沟槽60。适当数量的沟槽60被平行设置以产生具有所希望的电容或能量存储的元件120。接着导体迹线65被限定为沿着所形成的衬底岛10的侧面61从附加元件120延伸至区域30。导体迹线适宜地包括铝或铝合金，并且优选地被钝化层(未示出)覆盖。
图3示出了在封装70应用于组件50之后以及已在预定区域中限定了凹槽80之后的所得器件100。在该例子中封装70包括玻璃板71和粘合剂72。粘合剂72适宜是环氧树脂，但可替换地可以是丙烯酸脂或还是如聚酰亚胺的树脂。或者，封装70可以仅由树脂层组成。粘合剂72还邻近衬底岛10延伸，从而将组件50平坦化。制作凹槽80之前，在将要设置端子90的地方将允许应力消除的柔性材料73沉积在玻璃板71上。优选以锯切步骤提供凹槽80。这样具有高速和低成本的优点。然而不排除通过喷粉、激光烧蚀或另一技术提供凹槽。凹槽80有侧面81，在该侧面81上暴露出导体迹线25、65，例如它们的侧面。接着，金属化部分82被涂覆在凹槽80中，并且附着到其侧面81。导体迹线25、65电耦合到该金属化部分82。在该例子中，金属化部分82从载体40延伸至封装70。
图4示出了在其中将焊球91置于端子90上的最后步骤之后的器件100。通过沉积焊料掩模92并对其制图而限定这些端子91。焊球91通常置于附加下凸块金属化部分之上。然而，如果金属化部分82对于焊料是可附着的并且如果其足够厚，则这并非严格必须。涂覆焊料掩模92之前，可用树脂填充凹槽80。最后，通过对载体40进行切块使单独的器件100个体化。
图5以剖视概略图示出了器件100的第二实施例。此处，附加元件120没有限定在半导体衬底10的第二面2上，而在板71这时是玻璃板71的内侧75上。该例子中的附加元件120是热电产生器(thermo-electric generator)，但可替换地可以是电感器、天线、限定在玻璃板71上的薄膜电路。
图6以剖视概略图示出了器件100的第三实施例。器件100包括限定在半导体衬底10的第二面2上的附加元件120，以及另外的第三元件130，该第三元件130限定在封装70中的板71的内侧75上，带有导体迹线135。附加元件120和第三元件130在此通过金属化部分182互相耦合。在该例子中，金属化部分182没有延伸到半导体元件20的电路的导体迹线25。
总之，电子器件包括在第一面1有半导体元件20的电路的半导体衬底10。衬底10在载体40和封装70之间，使衬底10的第一面朝向载体40。用导体迹线25将半导体元件20的电路耦合到封装70内的凹槽80中的金属化部分82，其中金属化部分82延伸至在封装70外部的端子90。至少一个附加电元件120限定在半导体衬底10的第一面1和封装70之间。该附加元件120设有至少一个延伸至凹槽80中的金属化部分82的导体迹线65，以便将附加元件120结合在衬底10的第一面1上的半导体元件20的电路中。
附图标记：
1衬底10的第一面
2衬底10的第二面
10半导体衬底
11半导体衬底10的P++层
12半导体衬底10的P--延层
13在半导体衬底10顶部上的氧化物
20半导体元件
21互连部
22钝化层
23钝化层22中的孔23
24被孔23暴露的接触焊盘
25导体迹线
30将要设置凹槽的区域
40载体
41粘合剂
50载体40和衬底10的组件
60沟槽
61岛形衬底10的侧面
65导体迹线
70封装
71板，优选玻璃板
72粘合剂
73设置在封装上的柔性材料
75玻璃板内侧
80凹槽
81凹槽80的侧面
82凹槽中的金属化部分
90端子
91焊球
92焊料掩模
100电子器件
120附加元件
130第三元件
135至附加元件的导体迹线
182将附加元件与第三元件耦合的金属化部分
Claims (11)
1.一种电子器件，其包括具有第一面的半导体衬底，在所述第一面限定有半导体元件的电路，所述衬底存在于载体和封装之间，使所述衬底的第一面朝向所述载体，其中导体迹线存在于所述半导体衬底的第一面上，而金属化凹槽存在于所述封装中，穿过所述衬底延伸至所述载体并且电耦合到所述导体迹线，用于将所述元件连接到已限定在所述封装的外部上的端子，其特征在于：至少一个附加电元件被限定在所述半导体衬底的第一面和所述封装之间，所述附加元件设有至少一个导体迹线，其延伸至所述凹槽并被电耦合到所述凹槽的金属化部分，以便将所述附加元件结合在所述衬底的第一面上的所述电路中。
2.如权利要求1所述的电子器件，其中，所述封装包括板并且所述附加元件限定在所述板的一面上，所述面朝向所述衬底的第二面。
3.如权利要求2所述的电子器件，其中，所述附加元件是磁阻传感器。
4.如权利要求2所述的电子器件，其中，所述附加元件是体声波滤波器。
5.如权利要求1所述的电子器件，其中，所述附加元件存在于所述衬底的第二面，背对所述第一面。
6.如权利要求5所述的电子器件，其中，所述附加元件在所述衬底的第二面内包括至少一个沟槽。
7.如权利要求6所述的电子器件，其中，所述半导体衬底在其第二面设有高掺杂层，其用作所述附加元件的一个电极并且耦合到所述衬底的第一和第二面中的至少一个上的导体迹线。
8.如权利要求6或7所述的电子器件，其中，所述元件是电池或者电容器。
9.如权利要求5所述的电子器件，其中，所述封装包括板和第三元件，所述第三元件具有延伸在所述元件和限定在所述板的一个面上的凹槽的金属化部分之间的导体迹线，所述面朝向所述衬底的第二面，所述金属化部分将所述第三元件与所述附加元件互连。
10.如权利要求9所述的电子器件，其中，所述第三元件是能量提取元件，而所述附加元件能够存储由所述第三元件产生的能量。
11.如权利要求9所述的电子器件，其中，所述第三元件是电感器，而所述附加元件是电容器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05106028 | 2005-07-01 | ||
| EP05106028.3 | 2005-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101213665A true CN101213665A (zh) | 2008-07-02 |
| CN100550367C CN100550367C (zh) | 2009-10-14 |
Family
ID=37461402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200680023906.9A Expired - Fee Related CN100550367C (zh) | 2005-07-01 | 2006-06-28 | 电子器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100078795A1 (zh) |
| EP (1) | EP1905083A2 (zh) |
| JP (1) | JP2009500821A (zh) |
| CN (1) | CN100550367C (zh) |
| TW (1) | TW200707595A (zh) |
| WO (1) | WO2007004137A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11521938B2 (en) | 2020-01-06 | 2022-12-06 | Xintec Inc. | Chip package including substrate inclined sidewall and redistribution line |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101053079A (zh) | 2004-11-03 | 2007-10-10 | 德塞拉股份有限公司 | 堆叠式封装的改进 |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| JP2008070508A (ja) * | 2006-09-13 | 2008-03-27 | Seiko Epson Corp | 液晶装置及び電子機器 |
| US8487351B2 (en) * | 2008-11-28 | 2013-07-16 | Samsung Electronics Co., Ltd. | Image sensor and image sensing system including the same |
| FR2946460A1 (fr) | 2009-06-04 | 2010-12-10 | St Microelectronics Rousset | Procede de generation d'energie electrique dans un circuit integre lors du fonctionnement de celui-ci, circuit integre correspondant et procede de fabrication |
| KR101097679B1 (ko) * | 2010-05-25 | 2011-12-23 | 삼성전기주식회사 | 에너지 변환 소자 및 그 제조 방법, 그리고 상기 에너지 변환 소자를 구비하는 전자 장치 |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| WO2012051357A1 (en) * | 2010-10-12 | 2012-04-19 | Mark Olsson | Magnetic thumbstick user interface devices |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| CN115693080B (zh) * | 2023-01-03 | 2023-03-21 | 四川斯艾普电子科技有限公司 | 一种基于厚薄膜电路基板的大功率合成器实现方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367217A (en) * | 1992-11-18 | 1994-11-22 | Alliedsignal Inc. | Four bar resonating force transducer |
| IL108359A (en) * | 1994-01-17 | 2001-04-30 | Shellcase Ltd | Method and device for creating integrated circular devices |
| US5885258A (en) * | 1996-02-23 | 1999-03-23 | Memory Medical Systems, Inc. | Medical instrument with slotted memory metal tube |
| EP1041624A1 (en) * | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device |
| DE10231551A1 (de) * | 2002-07-11 | 2004-01-22 | Balda Werkzeug- Und Vorrichtungsbau Gmbh | Formwerkzeug für Kunststoff-Gehäuseteile |
| DE10325281B4 (de) * | 2003-06-04 | 2018-05-17 | Snaptrack, Inc. | Elektroakustisches Bauelement und Verfahren zur Herstellung |
| JP2008532307A (ja) * | 2005-03-02 | 2008-08-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体パッケージ及び作成パッケージを製造する方法 |
-
2006
- 2006-06-28 WO PCT/IB2006/052152 patent/WO2007004137A2/en not_active Application Discontinuation
- 2006-06-28 CN CN200680023906.9A patent/CN100550367C/zh not_active Expired - Fee Related
- 2006-06-28 JP JP2008519092A patent/JP2009500821A/ja not_active Withdrawn
- 2006-06-28 US US11/993,516 patent/US20100078795A1/en not_active Abandoned
- 2006-06-28 EP EP06765924A patent/EP1905083A2/en not_active Withdrawn
- 2006-06-29 TW TW095123581A patent/TW200707595A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11521938B2 (en) | 2020-01-06 | 2022-12-06 | Xintec Inc. | Chip package including substrate inclined sidewall and redistribution line |
| US11749618B2 (en) | 2020-01-06 | 2023-09-05 | Xintec Inc. | Chip package including substrate having through hole and redistribution line |
| US11784134B2 (en) | 2020-01-06 | 2023-10-10 | Xintec Inc. | Chip package and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007004137A3 (en) | 2007-07-05 |
| US20100078795A1 (en) | 2010-04-01 |
| TW200707595A (en) | 2007-02-16 |
| JP2009500821A (ja) | 2009-01-08 |
| WO2007004137A2 (en) | 2007-01-11 |
| CN100550367C (zh) | 2009-10-14 |
| EP1905083A2 (en) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100550367C (zh) | 电子器件 | |
| CN1875481B (zh) | 半导体装置及其制造方法 | |
| US6867492B2 (en) | Radio-frequency power component, radio-frequency power module, method for producing a radio-frequency power component, and method for producing a radio-frequency power module | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI431759B (zh) | 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法 | |
| US20050101116A1 (en) | Integrated circuit device and the manufacturing method thereof | |
| US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
| US20040046254A1 (en) | Integrated chip package structure using metal substrate and method of manufacturing the same | |
| JP2004079701A (ja) | 半導体装置及びその製造方法 | |
| KR20060080896A (ko) | 집적 수동 디바이스들 | |
| CN107644837A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| US6420208B1 (en) | Method of forming an alternative ground contact for a semiconductor die | |
| USRE41355E1 (en) | Method for placing active circuits beneath active bonding pads | |
| CN101369591B (zh) | 影像感测元件封装体及其制作方法 | |
| US6746956B1 (en) | Hermetic seal for silicon die with metal feed through structure | |
| US20110278569A1 (en) | Wafer level integration module with interconnects | |
| US6486051B1 (en) | Method for relieving bond stress in an under-bond-pad resistor | |
| US6852570B2 (en) | Method of manufacturing a stacked semiconductor device | |
| KR20230015915A (ko) | 공유된 기판 캡을 갖는 스택된 필터들을 포함하는 패키지 | |
| US7067352B1 (en) | Vertical integrated package apparatus and method | |
| US6452250B1 (en) | Stacked integrated circuit and capacitor structure containing via structures | |
| CN107644841A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| US6849951B1 (en) | Bypass capacitor solution for integrated circuit dice | |
| CN115621230A (zh) | 芯片封装方法及半导体封装结构 | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20110628 |