CN101196754A - 自动自适应装置及形成该装置的方法 - Google Patents

Abstract

一种用于在宽范围的泄漏条件下自动地检测并最优补偿晶片泄漏电流的装置和方法。可变或者可重新配置(自适应)的保持器在线(实时)跟踪电流泄漏。至所述保持器的控制输入耦合到泄漏电流传感器，所述泄漏电流传感器继而连接至生成与负载相同的泄漏电流的伪单元。所述电流传感器实时调节所述控制输入，以产生重新配置和/或改变保持器强度的泄漏补偿使能信号。通过使得在升高的条件期间具有强大保持器的补偿能力而在正常操作条件下具有较弱保持器的能力，所述自适应保持器系统实时地提供了高读/写性能、灵活性和电路鲁棒性。

Description

自动自适应装置及形成该装置的方法

技术领域

本发明一般涉及集成电路，尤其涉及集成电路中的泄漏电流。更加具体地，本发明涉及集成电路中的泄漏电流的补偿。

背景技术

对集成电路(IC)晶片上电路部件的尺寸不断缩小的要求推动了IC技术的持续发展。由于技术缩小到了深层亚微米级别，因此晶片间泄漏改变显著增加。在晶片之间存在装置阈值电压的较大改变，这导致宽范围的跨过工艺拐点(process corner)的晶片至晶片泄漏扩散。

使用固定强度保持器的最坏拐点工艺改变的传统设计通常为了满足少数高泄漏拐点的晶片而对多数低泄漏拐点的晶片的泄漏进行了过补偿。不幸的是，利用大小适合于较快拐点泄漏的保持器，高泄漏晶片仍然不能满足鲁棒性要求。这种过补偿降低了芯片的总体性能。不能满足性能需求暴露了在宽范围的晶片内或晶片间改变时使用的传统保持器的缺陷。

发明内容

所公开的是一种用于在宽范围泄漏条件下自动地检测和最优补偿晶片泄漏电流的装置和方法。可变或者可重新配置(自适应)的保持器在线(实时)跟踪电流泄漏。至该保持器的控制输入耦合到泄漏电流传感器，该泄漏电流传感器继而耦合到生成与负载相同的泄漏电流的伪单元。电流传感器实时调节控制输入，以产生泄漏补偿使能信号，该信号重新配置和/或改变保持器的强度。

保持器系统还可以用作预烧(burn-in)保持器，其中电流传感器电路生成在线预烧使能信号。该预烧信号对保持器强度进行重新配置，以处理关于温度、电压和泄漏电流的升高的预烧测试条件。通过使得在升高的条件期间具有强大保持器的补偿能力而在正常操作条件下具有较弱保持器的补偿能力，该自适应保持器系统实时地提供了高读/写性能、灵活性和电路鲁棒性。

通过下面详细撰写的描述，本发明的上述以及附加的目的、特征和优势将更加明显。

附图说明

当结合附图参考示例实施例的下列详细描述阅读时，本发明本身以及所使用的优选模式、另外的目的及其优势将会得到更好的理解，附图中：

图1示出了根据现有技术的集成电路(IC)，该集成电路具有用于泄漏电流补偿的可重新配置的保持器；

图2是示出了根据现有技术在150-nm CMOS工艺中的负场效应晶体管(NFET)泄漏电流的分布的直方图；

图3示出了根据现有技术的8至1 MUX-Latch(寄存器堆(registerfile))在温度和阈值电压范围处的仿真的指数曲线；

图4示出了根据本发明示例实施例的IC，该IC具有耦合到保持器的电流传感器和泄漏电流源，以提供用于泄漏电流补偿的增强型在线适应性保持器系统；

图5示出了根据本发明示例实施例的图4的电流传感器，该传感器用来自动生成用于保持器的电流补偿使能信号；

图6示出了根据本发明示例实施例的具有可重新配置的保持器系统的IC，所述保持器系统包括连接至负载电路并提供泄漏电流补偿的伪单元和电流传感器；以及

图7示出了根据本发明示例实施例在宽范围泄漏条件下在8至1MUX-Latch(寄存器堆)的仿真期间观察到的各种工艺改变容限性能的曲线图。

具体实施方式

本发明提供了一种用于在宽范围泄漏条件下自动地检测和最优补偿晶片泄漏电流的装置和方法。可变或者可重新配置(自适应)的保持器在线(实时)跟踪电流泄漏。至该保持器的控制输入耦合到泄漏电流传感器，该泄漏电流传感器继而耦合到生成与负载相同的泄漏电流的伪单元。电流传感器实时调节控制输入以产生泄漏补偿使能信号，该信号重新配置或者改变保持器的强度。

在本发明实例实施例的下列详细描述中，充分详细地描述了可以实施本发明的具体实例实施例以使得本领域技术人员能够实施本发明，但应当理解可以利用其它实施例，并且在并不脱离本发明的精神或者范围的情况下，可以对本发明进行逻辑的、结构的、编程的、机械的、电学的以及其它的改变。因此下面的详细描述并非是在限制的意义上而进行的，并且本发明的范围仅由所附的权利要求书来限定。

在附图的说明中，为相似的元件提供了与前面附图相似的名称和附图标记。在后图利用了不同场合中的元件或者具有不同功能性的元件时，为元件提供了代表图号的不同的引导标记(例如图4的4XX和图5的5xx).提供分配给元件的具体标记仅仅是为了辅助描述，并非意味着暗示对本发明的任何限制(结构上的或者功能上的)。

还应当理解的是，具体参数名称的使用仅仅是为了举例，并非意味着暗示对本发明的任何限制。因此本发明可以毫无限制地利用用于表述上述参数的不同命名/术语来实现。

现在将参考附图，图1示出了根据现有技术的集成电路(IC)，该集成电路具有用于泄漏电流补偿的可重新配置的保持器。IC 100包括N比特宽的静态MUX-latch 114，该N比特宽的MUX-latch生成输出信号，该输出信号经过反相器109传送以生成输出110。N比特宽的MUX-latch 114经过有线通路连接到反相器109。IC 100还包括可重新配置的保持器140，该保持器在节点107耦合到所述有线通路。保持器140包括提供了上拉保持器电路101和下拉保持器电路108的多个互连的晶体管。保持器还包括控制输入节点103，在该控制输入节点处接收控制输入(ctrl)。

在IC 100内，可重新配置的保持器140用于对来自N比特宽的静态MUX-latch 114的泄漏电流提供补偿。需要保持器140来保持锁存器的内部储存器节点的状态。最坏情况泄漏通路是通过选择锁存器中的并行传输门。利用传统的实现方式，保持器的强度通过外部(手动)控制信号即ctrl来调节，其中该控制信号是在ctrl输入节点103处接收的。当ctrl(输入)为高时，保持器140将通过利用上拉电路101来提供附加的补偿强度，以确保正常操作期间或者预烧测试期间在高泄漏晶片上的鲁棒性。当ctrl为低时，通过利用用于低泄漏晶片的下拉电路108使补偿强度降至正常水平。对内部储存器节点107处的泄漏电流感生电压降的补偿通过来自保持器140的补偿电流的流动来实现。当ctrl(输入)为高时，补偿电流流经晶体管M3通过节点105并流向内部储存器节点107。当ctrl为低时，补偿电流流经晶体管M4通过节点105并流向内部储存器节点107。诸如图1之类的IC配置内的传统保持器电路及其操作对于本领域技术人员是熟知的。

图2是示出了根据现有技术在150-nm CMOS工艺中110℃时负场效应晶体管(NFET)泄漏电流的分布的直方图。在图2中，泄漏电流分布示出了上千IC晶片上跨过处理器拐点的宽范围的泄漏改变(水平轴)。多数晶片由泄漏分布曲线中的低端来表示。因此，如图所示，最坏情况工艺拐点的传统设计是一种无效的方法，该方法将会导致芯片性能的整体下降。用于补偿和恢复最坏情况泄漏晶片的鲁棒性和低泄漏晶片的性能的现有方法通常包括超过规定规格的保持器。然而，如前面所述，超过规定规格的保持器对于最坏情况泄漏拐点将会对低泄漏拐点或者正常泄漏拐点处的多数晶片造成重大的性能损失。

通过图2的直方图200已经示出了泄漏分布和强度改变。通过图3的指数曲线示出了升高的条件下的最坏情况泄漏改变。图3示出了说明根据现有技术在温度和阈值电压范围处仿真8至1MUX-Latch(寄存器堆)的仿真结果的指数曲线。曲线300示出了导致泄漏电流大量增加的预烧工艺仿真条件(升高的温度和供电电压)所产生的结果。波形300还示出了因温度303的范围和电压304的范围引起的泄漏302的范围。

除了由通过使用旨在降低泄漏效应的超过规定规格的保持器(如图1所示)所引起的性能损失(对于低泄露拐点或高泄漏拐点处的多数晶片)之外，本发明还克服了最坏情况和低泄漏效应。具体而言，本发明提供了一种先进的保持器系统，此处描述为“在线保持器”。

图4示出了根据本发明示例实施例的IC，该IC具有电流传感器和用于增强由在线保持器进行的泄漏电流补偿的泄漏电流源。集成电路(IC)400包括电流传感器450，该电流传感器耦合到保持器晶体管M1 401和电流泄漏源(I_leakage)410。电流传感器450包括多个互连的晶体管(标记为M7-M11)，尽管本发明还可应用其它类型的晶体管，但此处描述为正场效应晶体管或者负场效应晶体管(PFET和NFET)。头三个晶体管PFET M7 422、PFET M8 423和PFET M9424使他们的源极端子耦合到公共高电压节点403。PFET M7 422和PFET M8 423的栅极彼此连接，公共栅极端子还耦合到PFET M7 422的漏极端子。PFET M7 422的漏极端子然后在内部储存器/存储器节点407处连接至电流泄漏源410。

PFET M8 423的栅极端子在感测节点406连接至NFET M11 426的源极端子以及PFET M9 424和NFET M10 425的栅极端子。如图所示，这两个栅极端子都连接在一起并连接至连接了M8、M9、M10和M11的各个端子的节点。根据本发明，该节点作为感测节点406而存在。PFET M9 424在其漏极端子处耦合至NFET M10 425的源极端子。NFET M10 425的漏极端子与NFET M11 426的漏极端子耦合至公共接地(或者低电压)节点404，NFET M11 426的栅极耦合至高电压节点403。

保持器晶体管(PFET)M1 401跨过PFET M7 422并行耦合，使得保持器晶体管M1 401也将其源极端子连接至公共高电压节点403并将其漏极端子在内部存储器节点407处连接至PFET M7 422的漏极端子。保持器晶体管M1 401生成补偿电流(I_comp)，该补偿电流流经内部存储器节点407流向电流泄漏源410。

电流传感器450还示出为具有“sen”节点(连接点)405，该sen节点位于或者低于这样的节点以下：在该节点处，PFET M7 422与PFET M8 423的栅极端子连接至PFET M7 422的漏极端子。下面将参考图5和图6来描述sen节点405的功能性。电流传感器进一步提供ctrl节点409，ctrl节点409是PFET M9 424和NFET M10 425的漏极端子之间的连接点。ctrl节点409还提供了电流传感器450与保持器晶体管M1 401的栅极端子之间的连接点。

泄漏电流源410连接至内部储存器/存储器节点407，并通过提供宽范围的电流泄漏改变来促进IC 400的测试/仿真。在在线/实时操作中，伪电路(例如，图6的伪电路616)替代泄漏电流源410。利用上述的配置，IC 400提供了在线(实时)数字控制的强度保持器，该保持器利用最优补偿强度来防备各种工艺改变拐点处的泄漏从而保持内部储存器/存储器节点407的状态。

PFET M7 422与PFET M8 423的配置提供了电流反射镜电路。在IC 400中，来自泄漏电流源410的泄漏电流在内部储存器节点407处被感测，并通过电流反射镜电路(PFET M7 422和PFET M8 423)被放大。放大的泄漏电流(离开M8 423)对感测节点406充电以使电阻性晶体管(M11)408为高。然后，在传感节点406处的电压反向后，ctrl节点409处的电压变低。ctrl节点409处的低电压使保持器晶体管M1 401导通。当保持器晶体管M1 401导通时，补偿电流流经保持器晶体管M1 401，然后补偿电流对储存器/存储器节点407处的电压损失进行补偿。

图5示出了根据本发明示例实施例的电流传感器450的相同电流传感器电路，该传感器用来自动生成电流补偿使能信号。在图4的电流传感器450的描述中，已经详细描述了图5的电流传感器550。为了避免重复，将不再提供对于这些部件和连接性的进一步描述。然而，图5的电流传感器550为两个连接节点提供了连接器，即sen节点处的sen连接器505和ctrl节点处的ctrl连接器509。这些连接器可以用于将电流传感器“插入”到用于仿真/测试电路的装置，如图4所示。在在线/实时操作期间，电流传感器550耦合到保持器电路和伪电路，并用作图6的IC 600的在线电流传感器550。

图6示出了根据本发明示例实施例的具有在线可重新配置的保持器系统的IC，该保持器系统包括用于动态(即非手动)泄漏电流补偿的附加电路。IC 600包括在线保持器640，该在线保持器640包括与传统保持器(图1)类似配置的多个晶体管。然而与传统保持器系统(图1)不同的是，在线保持器640包括的反相器是耦合在ctrl输入节点(609)与下拉保持器电路608内的NFET M5的栅极端子之间，而不是耦合在ctrl输入节点与上拉保持器电路601内的PFETM1的栅极端子之间。

IC 600还包括N比特宽的静态MUX-latch 614，该MUX-latch生成经过反相器609传送以产生输出610的输出信号。N比特宽的静态MUX-latch 614经过有线通路耦合到反相器609。保持器640在节点605处耦合到内部储存器节点607(沿着输出有线通路)。保持器640包括提供上拉保持器电路601和下拉保持器电路608的多个互连的晶体管。保持器640还包括控制输入节点603，在该控制输入节点603处，接收控制输入(ctrl)。利用保持器640来提供对来自静态MUX-latch 614的泄漏电流的补偿。

除了上述部件之外，IC 600还包括电流传感器550，该电流传感器连接至保持器640的控制输入节点609(例如经过控制连接器509)，在控制输入节点609处，通过保持器640接收来自电流传感器550的在线/实时(即，非手动)ctrl输入。耦合至电流传感器640的sen节点(例如经由sen连接器505)的是伪(寄存器堆)单元610，该伪单元检测和/或映出(mirror)静态MUX-latch 614的操作，以生成与静态MUX-latch 614类似的泄漏电流。

在IC 600内，保持器640用于对来自N比特宽的静态MUX-latch114的泄漏电流提供补偿。通过在ctrl输入节点603处接收的动态生成的(即非手动)的控制信号ctrl来实时调节保持器强度。当ctrl(输入)为高时，保持器640将通过利用上拉电路601提供附加的补偿强度，以确保正常操作期间或者预烧测试期间高泄漏晶片上的鲁棒性。当ctrl(输入)为低时，通过利用用于低泄漏晶片的下拉电路608使补偿强度降至正常水平。对于内部存储器节点607处的泄漏电流感生电压降的补偿通过补偿电流的流动来实现，该补偿电流具有的类型和强度由ctrl节点603处接收的电流传感器550生成的输入信号来确定。当ctrl为高时，补偿电流流经PFET M3 602通过节点605并流向内部储存器节点607。当ctrl为低时，补偿电流流经NFETM4通过节点605，并流向内部存储器节点607。

在IC 600中，电流传感器550连接至伪(寄存器堆)单元610，该伪单元是恒定泄漏源。检测泄漏后，传感器550在控制节点/连接器609处生成补偿使能信号，ctrl。ctrl(栅极)信号通过从上拉电路601切换到下拉电路608来调节保持器640的强度。利用IC 600的实现，并不需要从外部源来提供补偿使能信号(ctrl)。通过嵌入的泄漏电流监视电路(伪单元610)来实时生成补偿使能信号(ctrl)并通过电流传感器550对其进行放大。

电流传感器450自动感测泄漏电流，并生成补偿使能信号，该补偿使能信号随后根据所需补偿的类型和强度来接通(上拉电路的)晶体管M1 601或者(下拉电路的)晶体管M5 608，以促使补偿电路电流流经内部存储器节点607。

通过利用伪单元610和电流传感器550，IC 600的保持器系统比传统保持器电路(图1)得到了显著改善。ctrl节点603处的ctrl信号通过自动感测泄漏电流来提供，而不是通过检测由传统保持器系统提供的手动输入来提供。

IC 600的保持器系统还可以用作预烧保持器，其中电流传感器550生成在线预烧使能信号。预烧测试在供电电压和温度升高的条件下执行，这导致在宽MUX-latch电路中的大量增加的泄漏电流。

本发明的实施使得能够在升高的条件期间具有强大保持器的补偿能力，而在正常操作条件期间具有较弱保持器的补偿能力。因此，该自适应保持器系统实时地确保了电路的灵活性和鲁棒性。

图7示出了根据本发明示例实施例在使用了图6的可重新配置的保持器系统的宽范围泄漏条件下在8至1 MUX-Latch(寄存器堆)的仿真期间观察到的工艺改变容限性能曲线图。利用IBM 65-001技术的1.0伏特电源(Vdd)的8至1静态MUX-Latch被使用。曲线700示出的是：当尚未选择输入数据时，储存器/存储器节点的电压曲线701以最小干扰稳固地停留在“高”处，其中所述最小干扰小于功率电压的9％。这示出了补偿效果。

在产生了曲线700所示结果的仿真中，数字“1”代表的电压被写入到存储器节点或者从存储器节点读取，并且记录该延迟且将其与具有设计用于最坏情况拐点的强大保持器的传统寄存器堆进行比较。读/写曲线703还示出了与读/写曲线702的传统相似物相比而针对所描述实施例在读/写延迟方面的改善(因此数据同步得到改善)。平均来讲，对于宽范围的工艺改变而言，提出的寄存器堆示出了超过40％的读写延迟改善，所述范围代表了多数晶片。对于极快速的拐点或者利用预烧条件时，性能仍然略微好一些。结果清楚地表明，本实施例的工艺改变容限系统并未要求保持器的过多强度。保持器仅当需要时才进行补偿，并补偿到需要的程度。

该保持器系统还可以用作预烧保持器，其中电流传感器电路生成在线预烧使能信号。该预烧信号对保持器强度进行重新配置，以处理关于温度、电压和泄漏电流的升高的预烧测试条件。通过使得在升高的条件期间具有强大保持器的补偿能力而在正常操作条件下具有较弱保持器的能力，该自适应保持器系统实时地提供了高读/写性能、灵活性和电路鲁棒性。

虽然已参考优选实施例特别示出并描述了本发明，但是本领域技术人员应当理解的是，在并未脱离本发明的精神和范围的情况下，可以进行各种形式和细节的改变。

Claims (14)

1.一种装置，包括：

耦合的电流传感器，所述电流传感器具有第一连接(sen)节点和第二连接节点，在所述第一连接节点处感测泄漏电流，在所述第二连接节点处生成补偿使能信号以启动经由保持器系统的所述泄漏电流的补偿；

其中所述电流传感器对所述感测的泄漏电流进行放大，以生成所述补偿使能信号，所述补偿使能信号的幅度激活用于补偿所述感测的泄漏电流量所需要的特定量的补偿电流。

2.根据权利要求1所述的装置，进一步包括：

负载电路，所述负载电路在有线输出通路上发射负载泄漏电流；

在线保持器，所述在线保持器在所述有线输出通路上耦合至内部储存器/存储器泄漏节点，并且具有耦合到所述电流传感器的第二连接节点的控制输入点以接收所述补偿使能信号；

其中所述在线保持器基于所述补偿使能信号的幅度来生成所述补偿电流；

其中生成的所述补偿电流提供了所述负载泄漏电流的动态在线(实时)补偿。

3.根据权利要求2所述的装置，进一步包括与所述负载电路类似地进行配置的伪电路，所述伪电路生成与所述负载电路基本相同的泄漏电流量，其中所述伪电路的输出耦合到所述电流传感器的第一连接器，这使得电流传感器能够感测所述伪电路中的泄漏电流量并调节在所述在线保持器的所述控制输入处生成的所述补偿使能信号的幅度。

4.根据权利要求1所述的装置，其中所述电流传感器包括：

多个晶体管，其包括第一PFET M7、第二PFET M8和第三PFETM9，以及第一NFET M10和第二NFET M11；以及

sen节点和cntrl节点，其中所述sen节点是所述第一连接节点，所述cntrl节点是所述第二连接节点，这些节点使得所述电流传感器能够分别耦合到所述伪单元和所述在线保持器。

5.根据权利要求4所述的装置，其中所述多个晶体管如下进行互连：

所述第一PFET M7、第二PFET M8和第三PFET M9各自的源极端子耦合到公共高电压节点；

所述第一PFET M7和第二PFET M8各自的栅极端子在公共栅极节点处彼此连接，所述栅极节点还耦合至所述第一PFET M7的漏极端子；

所述第一PFET M7的漏极端子连接至所述内部储存器/存储器节点；

所述第二PFET M8的栅极端子在感测节点处连接至所述第二NFET M 11的源极端子以及连接至所述第三PFET M9 424和所述第一NFET M10的所述栅极端子；

所述第三PFET M9在其漏极端子处耦合到所述第一NFET M10的源极端子；以及

所述第一NFET M10的所述漏极端子与所述第二NFET M11的所述漏极端子耦合至公共接地节点，所述第二NFET M11的所述栅极耦合至所述高电压节点。

6.根据权利要求5所述的装置，进一步包括：

电流泄漏源，所述电流泄漏源产生与负载电路生成的泄漏电流匹配的泄漏电流；

保持器晶体管(PFET)M1，所述保持器晶体管跨过第一PFET M7并行耦合，使得所述保持器晶体管M1也将其源极端子连接至公共高电压节点并将其漏极端子在内部存储器节点处连接至所述PFETM7的漏极端子；以及

其中，所述保持器晶体管M1生成补偿电流，所述补偿电流经过所述内部存储器节点传送到所述电流泄漏源。

7.根据权利要求6所述的装置，其中：

所述电流传感器进一步提供了ctrl节点，所述ctrl节点是在第三PFET M9和第一NFET M10的所述漏极端子之间的连接点，其中所述ctrl节点是在所述电流传感器和一个或更多保持器晶体管的栅极端子之间的连接性的点；以及

其中泄漏电流的电平动态改变，以提供来自利用所述电流传感器增强的在线保持器系统的确定性响应。

8.根据权利要求1所述的装置，其中所述装置为在IC晶片上的集成电路(IC)制造品。

9.根据权利要求1所述的装置，其中所述电流传感器是配置有sen连接器和cntl连接器的独立电路，以使得在所述装置的制造之后所述电流传感器能够经由各自的连接器耦合到伪电路和在线保持器。

10.一种在集成电路设计中的方法，包括：

将电流传感器生成的补偿使能信号耦合到在线保持器的控制输入节点；

将所述电流传感器的感测节点耦合到伪单元，所述伪单元检测来自负载的泄漏电流并生成基本相同量的泄漏电流，其中所述伪单元内的所述泄漏电流由所述电流传感器接收和放大，以生成所述补偿使能信号；

将所述保持器耦合到所述负载的所述输出的内部储存器/存储器节点，负载泄漏电流通过该内部储存器/存储器节点进行传送；以及

其中当需要所述实时补偿时，由所述保持器系统动态生成所述负载泄漏电流的在线、实时补偿，并到实时补偿所需的程度。

11.根据权利要求10所述的方法，其中：

所述保持器是预烧保持器，所述电流传感器生成在线预烧使能信号；以及

所述预烧使能信号对保持器强度进行重新配置，以处理关于温度、电压和泄漏电流的升高的预烧测试条件，使得所述保持器在升高的条件期间展现出强大保持器的补偿能力，而在正常操作条件期间所述保持器展现出较弱保持器的补偿能力。

12.根据权利要求10所述的方法，其中所述电流传感器包括：

多个晶体管，所述多个晶体管包括第一PFET M7、第二PFET M8和第三PFET M9，以及第一NFET M10和第二NFET M11；以及

sen节点和cntrl节点，其中所述sen节点是第一连接节点，所述cntrl节点是第二连接节点，这些节点使得所述电流传感器能够分别耦合到所述伪单元和所述在线保持器。

13.根据权利要求12所述的方法，其中所述多个晶体管如下进行互连：

所述第一PFET M7、第二PFET M8和第三PFET M9各自的源极端子耦合到公共高电压节点；

所述第一PFET M7和第二PFET M8各自的栅极端子在公共栅极节点处彼此连接，所述栅极节点还耦合至所述第一PFET M7的漏极端子；

所述第一PFET M7的漏极端子连接至所述内部储存器/存储器节点；

所述第二PFET M8的栅极端子在感测节点处连接至所述第二NFET M11的源极端子以及第三PFET M9 424和第一NFET M10的所述栅极端子；

所述第三PFET M9在其漏极端子处耦合到所述第一NFET M10的所述源极端子；以及

所述第一NFET M10的所述漏极端子与所述第二NFET M11的所述漏极端子耦合至公共接地节点，所述第二NFET M11的栅极耦合至所述高电压节点。

14.根据权利要求10所述的方法，其中：

所述电流传感器进一步提供了ctrl节点，所述ctrl节点是在第三PFET M9和第一NFET M10的所述漏极端子之间的连接点，其中所述ctrl节点是所述电流传感器和一个或更多保持器晶体管的栅极端子之间的连接性的点；以及

其中泄漏电流的电平动态改变，以提供来自利用所述电流传感器增强的在线保持器系统的确定性响应。

Images