CN101192593B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101192593B
CN101192593B CN2007101964038A CN200710196403A CN101192593B CN 101192593 B CN101192593 B CN 101192593B CN 2007101964038 A CN2007101964038 A CN 2007101964038A CN 200710196403 A CN200710196403 A CN 200710196403A CN 101192593 B CN101192593 B CN 101192593B
Authority
CN
China
Prior art keywords
polymer substance
insulating barrier
conducting polymer
insulation
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101964038A
Other languages
English (en)
Other versions
CN101192593A (zh
Inventor
洪志镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101192593A publication Critical patent/CN101192593A/zh
Application granted granted Critical
Publication of CN101192593B publication Critical patent/CN101192593B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31533—Of polythioether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件及其制造方法，该半导体器件包括衬底以及依序形成于衬底上的第一绝缘层、接触插栓、金属布线及第二绝缘层。第一绝缘层具有导通孔。接触插栓形成于导通孔中。金属布线电连接到接触插栓。衬底及第一和第二绝缘层分别包含具有柔性和绝缘特性的第一、第二和第三绝缘高分子物质。接触插栓和金属布线分别包含具有柔性和导电特性的第一和第二导电高分子物质。利用柔性高分子物质来形成半导体器件的构件，使得半导体器件能抵抗碰撞而不易断裂，并因上述半导体器件可用于必须要弯曲的位置而增加了应用于产品的可能性。

Description

半导体器件及其制造方法
本申请要求享有申请日为2006年11月27日的韩国专利申请第10-2006-0117458号的优先权，在此通过引用并入该韩国专利申请全部内容。
技术领域
本发明涉及半导体器件，且特别涉及一种柔性半导体器件及其制造方法。
背景技术
在信息技术的开发中，广泛使用了半导体器件。特别是，在显示器和移动设备中日益需要柔性半导体器件。柔性半导体器件能够弯折，因此若安装或使用半导体器件，当有必要将它们弯折或弯曲时，能够广泛地和有效地使用柔性半导体器件。柔性半导体器件应能抵抗碰撞导致的断裂，并应趋于恢复到其原形状。
然而一般来说，半导体器件是通过在硅基衬底上形成金属基布线来制造的。这些衬底和布线较易断裂或不易恢复到其原形状，这是因为它们是以相对非柔性物质形成的。
发明内容
本发明实施例涉及一种半导体器件及用于制造该半导体器件的方法，其中半导体器件是用柔性物质形成的，因而防止了半导体器件在弯曲时容易断裂，并且还能让半导体器件恢复到其原形状。
本发明实施例涉及一种半导体器件，该半导体器件包括具有多个器件模块的衬底。该衬底包括具有柔性和绝缘特性的第一绝缘高分子物质。在该衬底上可形成第一绝缘层，第一绝缘层具有多个导通孔并包含具有柔性和绝缘特性的第二绝缘高分子物质。在上述导通孔中可形成多个接触插栓，上述接触插栓包含具有柔性和导电特性的第一导电高分子物质。可在第一绝缘层上形成多个金属布线，该金属布线电连接到接触插栓并包含具有柔性和导电特性的第二导电高分子物质。可在金属布线上形成第二绝缘层，该第二绝缘层包含具有柔性和绝缘特性的第三绝缘高分子物质。
本发明实施例涉及一种用于制造半导体器件的方法，该方法包括形成衬底，该衬底包含具有柔性和绝缘特性的第一绝缘高分子物质。可在该衬底上形成第一绝缘层，第一绝缘层包含具有柔性和绝缘特性的第二绝缘高分子物质。可将第一绝缘层图形化，以形成多个导通孔。可在上述导通孔中形成多个接触插栓，该接触插栓包含具有柔性和导电特性的第一导电高分子物质。可在第一绝缘层上沉积并图形化具有柔性和导电特性的第二导电高分子物质，以形成多个金属布线。可在上述金属布线上形成第二绝缘层，第二绝缘层包含具有柔性和绝缘特性的第三绝缘高分子物质。
附图说明
图1示意性地示出根据本发明实施例的半导体器件。
图2A至图2F示出用于制造根据本发明实施例的半导体器件的方法。
具体实施方式
示例性的图1示意性地示出根据本发明实施例的半导体器件。如示例性的图1所示，多个器件模块3形成于衬底1上。衬底1可包含具有柔性和绝缘特性的第一绝缘高分子物质。第一绝缘高分子物质可以是聚酰亚胺。尽管本发明实施例将用聚酰亚胺作为第一绝缘高分子物质的示例来进行描述，但也可将任何其它具有柔性和绝缘特性的高分子物质用作第一绝缘高分子物质。聚酰亚胺是一种具有极好的绝缘特性和柔性的物质。每个器件模块3都可以是具有特定功能的模块，例如存储器或逻辑电路。该存储器或逻辑电路可包含多个晶体管、电阻器、电容器、或类似器件。
可在包括器件模块3的衬底1上形成金属前电介质(PMD)层5。可穿过PMD层5形成电连接到多个器件模块3的多个接触插栓7。PMD层5可包含具有柔性和绝缘特性的第二绝缘高分子物质。第二绝缘高分子物质可以是聚酰亚胺。尽管本发明实施例将用聚酰亚胺作为第二绝缘高分子物质的示例来进行描述，但也可将任何其它具有柔性和绝缘特性的高分子物质用作第二绝缘高分子物质。每个接触插栓7都可包含具有柔性和导电特性的第一导电高分子物质。第一导电高分子物质可选自以下物质组成的组：聚乙炔、聚苯胺、对位聚苯(poly(p-phenylene))、聚吡咯(polypyrole)、聚噻吩、聚对苯乙炔(poly(p-phenylene vinylene))、聚3，4-乙烯二氧噻吩(poly(3，4-ethylenedioxy thiophene))、及聚噻吩乙烯撑(poly(thienylene vinylene))。也可将任何其它具有柔性和导电特性的物质用作第一导电高分子物质。
可在包括接触插栓7的PMD层5上形成多个金属布线9，多个金属布线9通过接触插栓7电连接到器件模块3。金属布线9可包含具有柔性和导电特性的第二导电高分子物质。第二导电高分子物质可选自以下物质组成的组：聚乙炔、聚苯胺、对位聚苯、聚吡咯、聚噻吩、聚对苯乙炔、聚3，4-乙烯二氧噻吩、及聚噻吩乙烯撑。也可将任何其它具有柔性和导电特性的物质用作第二导电高分子物质。
在金属布线9上形成金属间电介质(IMD)层11。IMD层11能够保护金属布线9。可按需要透过IMD层11暴露出金属布线9。暴露的金属布线9可电连接到外部设备，以从外部设备接收电信号并将电信号提供至金属布线9。IMD层11可包含具有柔性和绝缘特性的第三绝缘高分子物质。第三绝缘高分子物质可以是聚酰亚胺。也可将任何其它具有柔性和绝缘特性的物质用作第三绝缘高分子物质。
因为衬底1、PMD层5及IMD层11各自均由具有柔性和绝缘特性的高分子物质形成，并且接触插栓7和金属布线9各自均由具有柔性和导电特性的高分子物质形成，所以本实施例不仅具有与传统半导体器件相同的功能，并且还是柔性的。因此，本实施例不仅能够执行所希望的操作，而且还不易被外部碰撞损坏，从而提高了产品质量。
示例性的图2A至图2F示出用于制造根据本发明实施例的半导体器件的方法。
首先，如示例性的图2A所示，设置包含具有柔性和绝缘特性的第一绝缘高分子物质的衬底1。该第一绝缘高分子物质可以是聚酰亚胺。也可将任何其它具有柔性和绝缘特性的高分子物质用作第一绝缘高分子物质。
可在衬底1上形成多个具有所希望的功能的器件模块3。例如，各器件模块3可以是存储器或逻辑电路。可通过相关的半导体制造工艺来形成器件模块3。随后，如示例性的图2B所示，可通过在包括器件模块3的衬底1上沉积具有柔性和绝缘特性的第二绝缘高分子物质，来形成PMD层5。该第二绝缘高分子物质可以是聚酰亚胺。也可将任何其它具有柔性和绝缘特性的高分子物质用作第二绝缘高分子物质。
将PMD层5图形化，以形成暴露出器件模块3的多个导通孔6。可通过旋涂工艺、化学气相沉积(CVD)工艺及共聚工艺(copolymerization process)其中之一来沉积PMD层5。
在采用旋涂工艺时，通过在衬底1上沉积第二绝缘高分子物质，在衬底1的整个表面上形成PMD层5，其中第二绝缘高分子物质是一种粘性液体，并随后旋转衬底1以对所沉积的物质施加离心力。可通过硬化工艺，以这种方式硬化所形成的PMD层5。
在采用共聚工艺时，可通过将包含单体的物质与电解液混合，并利用电镀化学抛光(ECP)，通过还原反应而引起衬底1上的物质发生聚合反应，从而在衬底1上形成第二绝缘高分子物质。
可利用干法蚀刻工艺、湿法蚀刻工艺以及使用氧(O2)的灰化工艺其中之一，将PMD层5图形化。可通过上述图形化来形成多个导通孔6。
随后，如示例性的图2C所示，在导通孔6中形成多个接触插栓7。更具体地说，首先，在PMD层5上形成第一导电高分子物质。可利用旋涂工艺、CVD工艺以及共聚工艺其中之一，在PMD层5上形成第一导电高分子物质。在采用化学机械抛光(CMP)工艺时，持续运用CMP工艺，直到暴露出PMD层5为止。这样就能让接触插栓7仅形成于导通孔6中，而不会留在PMD层5上。第一导电高分子物质可选自以下物质组成的组：聚乙炔、聚苯胺、对位聚苯、聚吡咯、聚噻吩、聚对苯乙炔、聚3，4-乙烯二氧噻吩、及聚噻吩乙烯撑。也可将任何其它具有柔性和导电特性的物质用作第一导电高分子物质。
随后，如示例性的图2D所示，利用旋涂工艺、CVD工艺以及共聚工艺其中之一，在包括接触插栓7的PMD层5上沉积第二导电高分子物质8。第二导电高分子物质8可选自以下物质组成的组：聚乙炔、聚苯胺、对位聚苯、聚吡咯、聚噻吩、聚对苯乙炔、聚3，4-乙烯二氧噻吩、及聚噻吩乙烯撑。也可将任何其它具有柔性和导电特性的物质用作第二导电高分子物质8。
随后，如示例性的图2E所示，将第二导电高分子物质8图形化，以形成电连接到接触插栓7的多个金属布线9。可利用干法蚀刻工艺、湿法蚀刻工艺以及使用氧(O2)的灰化工艺其中之一，将沉积于PMD层5上的第二导电高分子物质8图形化。
随后，如示例性的图2F所示，在金属布线9上沉积第三绝缘高分子物质，以形成IMD层11。可利用旋涂工艺、CVD工艺以及共聚工艺其中之一，在金属布线9上沉积第三绝缘高分子物质。IMD层11可包含具有柔性和绝缘特性的第三绝缘高分子物质。第三绝缘高分子物质可以是聚酰亚胺。也可将任何其它具有柔性和绝缘特性的物质用作第三绝缘高分子物质。
以上描述是参考一种减去法(subtractive method)给出的，其中金属布线是通过图形化工艺形成的。在通过将易于图形化的物质例如铝(Al)图形化而形成金属布线时，广泛地应用了上述减去法。
然而，本发明实施例也能以相同的方式应用于镶嵌法(damascenemethod)。当在以不易图形化的物质例如Cu填充沟槽之后，用化学机械抛光(CMP)工艺来形成金属布线时，广泛地应用了镶嵌法。
减去法或镶嵌法其中任一种都易于用来形成本发明实施例的半导体器件的金属布线。
从以上描述显而易见，本发明实施例提供了一种具有多项特征和优点的半导体器件以及用于制造该半导体器件的方法。例如，构成半导体器件的衬底、绝缘层、接触插栓以及金属布线各自均由柔性高分子物质形成，这防止了半导体器件容易被外部碰撞损坏，并且增加了应用于产品的可能性，因为上述半导体器件可用于可能必须使其弯曲的位置，并由此提高了产品的质量。
对本领域技术人员来说显而易见地，可在所公开的本发明实施例中进行各种修改和变动。因此，只要上述显而易见的和明显的修改和变动处于所附权利要求及其等同方案的范围内，所公开的本发明实施例理应涵盖这些修改和变动。

Claims (20)

1.一种装置，包括：
衬底，具有多个器件模块，所述衬底包含具有柔性和绝缘特性的第一绝缘高分子物质；
第一绝缘层，形成于所述衬底上，所述第一绝缘层具有多个导通孔并包含具有柔性和绝缘特性的第二绝缘高分子物质；
多个接触插栓，形成于所述多个导通孔中，所述接触插栓包含具有柔性和导电特性的第一导电高分子物质；
多个金属布线，形成于所述第一绝缘层上，所述多个金属布线电连接到所述多个接触插栓并包含具有柔性和导电特性的第二导电高分子物质；以及
第二绝缘层，形成于所述多个金属布线上，所述第二绝缘层包含具有柔性和绝缘特性的第三绝缘高分子物质。
2.根据权利要求1所述的装置，其中所述第一绝缘高分子物质、第二绝缘高分子物质和第三绝缘高分子物质中每种物质都是聚酰亚胺。
3.根据权利要求1所述的装置，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都选自以下物质组成的组：聚乙炔、聚苯胺、对位聚苯、聚吡咯、聚噻吩、聚对苯乙炔、聚3，4-乙烯二氧噻吩以及聚噻吩乙烯撑。
4.根据权利要求1所述的装置，其中形成于所述衬底上的所述第一绝缘层是金属前电介质层。
5.根据权利要求1所述的装置，其中形成于所述金属布线上的所述第二绝缘层是金属间电介质层。
6.一种方法，包括以下步骤：
形成衬底，所述衬底包含具有柔性和绝缘特性的第一绝缘高分子物质；
在所述衬底上形成第一绝缘层，所述第一绝缘层包含具有柔性和绝缘特性的第二绝缘高分子物质；
图形化所述第一绝缘层，以形成多个导通孔；
在所述多个导通孔中形成多个接触插栓，所述接触插栓包含具有柔性和导电特性的第一导电高分子物质；
在所述第一绝缘层上沉积并图形化具有柔性和导电特性的第二导电高分子物质，以形成多个金属布线；以及
在所述多个金属布线上形成第二绝缘层，所述第二绝缘层包含具有柔性和绝缘特性的第三绝缘高分子物质。
7.根据权利要求6所述的方法，其中所述第一绝缘高分子物质、第二绝缘高分子物质和第三绝缘高分子物质中每种物质都是聚酰亚胺。
8.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚乙炔。
9.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚苯胺。
10.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是对位聚苯。
11.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚吡咯。
12.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚噻吩。
13.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚对苯乙炔。
14.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚3，4-乙烯二氧噻吩。
15.根据权利要求6所述的方法，其中所述第一导电高分子物质和第二导电高分子物质中每种物质都是聚噻吩乙烯撑。
16.根据权利要求6所述的方法，其中所述第一绝缘层和第二绝缘层以及所述金属布线是用旋涂工艺沉积的。
17.根据权利要求6所述的方法，其中所述第一绝缘层和第二绝缘层以及所述金属布线是用CVD工艺沉积的。
18.根据权利要求6所述的方法，其中所述第一绝缘层和第二绝缘层以及所述金属布线是用共聚工艺沉积的。
19.根据权利要求6所述的方法，其中所述第一绝缘层和所述金属布线是用干法蚀刻工艺、湿法蚀刻工艺以及使用氧的灰化工艺其中之一来图形化的。
20.根据权利要求6所述的方法，其中所述金属布线是用减去法和镶嵌法其中之一形成的。
CN2007101964038A 2006-11-27 2007-11-27 半导体器件及其制造方法 Expired - Fee Related CN101192593B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0117458 2006-11-27
KR1020060117458 2006-11-27
KR1020060117458A KR100829385B1 (ko) 2006-11-27 2006-11-27 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101192593A CN101192593A (zh) 2008-06-04
CN101192593B true CN101192593B (zh) 2010-06-09

Family

ID=39464058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101964038A Expired - Fee Related CN101192593B (zh) 2006-11-27 2007-11-27 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20080124554A1 (zh)
KR (1) KR100829385B1 (zh)
CN (1) CN101192593B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032087A1 (en) * 2007-02-06 2009-02-05 Kalejs Juris P Manufacturing processes for light concentrating solar module
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282982A (zh) * 1997-07-30 2001-02-07 株式会社日立制作所 半导体器件的制造方法
CN1409873A (zh) * 1999-12-15 2003-04-09 艾利森电话股份有限公司 功率晶体管模块和功率放大器及其制造方法
CN1624872A (zh) * 2003-12-04 2005-06-08 中国科学院兰州化学物理研究所 图案化导电聚苯胺薄膜的制备方法
CN1671268A (zh) * 2004-03-19 2005-09-21 松下电器产业株式会社 柔性基板、多层柔性基板及它们的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US6210537B1 (en) * 1995-06-19 2001-04-03 Lynntech, Inc. Method of forming electronically conducting polymers on conducting and nonconducting substrates
JP2820132B2 (ja) * 1996-09-09 1998-11-05 日本電気株式会社 半導体装置およびその製造方法
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
TW331021B (en) * 1997-04-29 1998-05-01 United Microelectronics Corp Manufacturing method of utilizing chemical mechanical polishing planarization pre-metal dielectric
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
JP2000269335A (ja) * 1999-03-19 2000-09-29 Matsushita Electric Ind Co Ltd ビアホール及びビアホールコンタクトの達成方法
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
JP2001217528A (ja) * 2000-02-01 2001-08-10 Sumitomo Bakelite Co Ltd 感光性絶縁樹脂フィルムを用いたソルダーレジストの形成方法
US6821888B2 (en) * 2000-07-07 2004-11-23 Chartered Semiconductor Manufacturing Ltd. Method of copper/copper surface bonding using a conducting polymer for application in IC chip bonding
US6368952B1 (en) * 2000-08-15 2002-04-09 Taiwan Semiconductor Manufacturing Company, Ltd Diffusion inhibited dielectric structure for diffusion enhanced conductor layer
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2004256788A (ja) * 2002-11-29 2004-09-16 Sekisui Chem Co Ltd 加熱消滅性材料
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
US7608855B2 (en) * 2004-04-02 2009-10-27 Spansion Llc Polymer dielectrics for memory element array interconnect
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100643756B1 (ko) * 2004-09-10 2006-11-10 삼성전자주식회사 유연소자, 유연압력센서, 및 이들의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282982A (zh) * 1997-07-30 2001-02-07 株式会社日立制作所 半导体器件的制造方法
CN1409873A (zh) * 1999-12-15 2003-04-09 艾利森电话股份有限公司 功率晶体管模块和功率放大器及其制造方法
CN1624872A (zh) * 2003-12-04 2005-06-08 中国科学院兰州化学物理研究所 图案化导电聚苯胺薄膜的制备方法
CN1671268A (zh) * 2004-03-19 2005-09-21 松下电器产业株式会社 柔性基板、多层柔性基板及它们的制造方法

Also Published As

Publication number Publication date
KR100829385B1 (ko) 2008-05-13
CN101192593A (zh) 2008-06-04
US20080124554A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
CN102083280B (zh) 嵌入式印刷电路板、多层印刷电路板以及它们的制造方法
CN105307382A (zh) 印刷电路板及其制造方法
WO2009023283A3 (en) Interconnection element with posts formed by plating
KR20060135031A (ko) 감광성 유전체층의 분해를 통한 인터커넥트 구조체의 형성방법 및 소자
US9596768B2 (en) Substrate with conductive vias
US20080137263A1 (en) Method of fabricating a microelectronic device includling embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
CN102201391A (zh) 半导体器件及其制造方法
CN1311530A (zh) 用于改善后端生产线结构稳定性的混合介质结构
CN103167728A (zh) 印刷电路板及其制造方法
CN101192593B (zh) 半导体器件及其制造方法
CN101091255B (zh) 包括聚合物电极的铁电聚合物存储器件及其制备方法
JPH04277696A (ja) 多層配線基板及びその製造方法
CN102469702A (zh) 线路板的制造方法
CN101175366A (zh) 多层柔性印刷布线板及其制造方法
CN102131347B (zh) 线路基板及其制作方法
CN101106102A (zh) 柔性导电互连
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
CN112289191A (zh) 显示屏、显示屏的制作方法及电子设备
CN103247847A (zh) 薄膜芯片天线制作方法及其结构
CN101808476B (zh) 线路板的制作方法
JP7468840B2 (ja) Ｆｐｃｂ及びその製造方法
US8171626B1 (en) Method for forming embedded circuit
US7763521B2 (en) Metal wiring and method for forming the same
CN101140899A (zh) 湿法制作金属导线的方法
KR20090068571A (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20121127