CN101192248A - 限制信号线布设的方法 - Google Patents
限制信号线布设的方法 Download PDFInfo
- Publication number
- CN101192248A CN101192248A CNA2006101605276A CN200610160527A CN101192248A CN 101192248 A CN101192248 A CN 101192248A CN A2006101605276 A CNA2006101605276 A CN A2006101605276A CN 200610160527 A CN200610160527 A CN 200610160527A CN 101192248 A CN101192248 A CN 101192248A
- Authority
- CN
- China
- Prior art keywords
- signal wire
- circuit board
- wiring
- laid
- top layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种限制信号线布设的方法,加载于一布线软件中,该方法包括:设定所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值;于该布线软件执行布线作业过程中,计算已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度;以及将计算的已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度与所设定的对应参数的上限值进行比对,以于已布设的部分的该信号线的总走线长度或该信号线于该电路板表层的走线长度是超过所设定的上限值时,即令该布线软件暂停布线动作,以供布线工程师适时调整走线路径,从而该布线软件所布设的信号线满足走线长度的产品规范,提升产品的品质。
Description
技术领域
本发明涉及一种限制信号线布设的方法,更具体地,涉及一种于一执行布设作业的信号线超过所设定的走线长度的限制要求时可自动限制信号线布设的方法。
背景技术
当前,精密要求的半导体技术,使得电晶体尺寸越来越小,因而电子零件的信号传输越来越快,从而导致高速数位电路系统设计领域包括例如信号线的反射、时间延迟及信号之间的串扰等信号完整性问题以及电磁相容性方面的问题日趋严重。
一般,信号线的布线长度会影响信号的延迟时间,因此,以较为常见的多层电路板(multi-layer PCB)为例,出于对信号线的延迟时间的考量,一般会对高速信号线的总走线长度有一定的限制,以避免信号线过长影响信号的延迟时间,造成电性品质下降;另外,由于信号在印刷多层电路板的表层与内层的传输延迟亦并不相同,故通常要求将高速信号线通过过孔(Via)而布设于多层电路板的内层,并且对自连接垫(pad)引出的包括顶层(Top)或底层(Bottom)的表层的走线长度也有一定的限制,即该高速信号线自焊垫(pad)走线出来到过孔(Via)的距离有所限制。只有这样才能保证该高速信号线的延迟时间,避免其因超过一定的限定而对系统的时序构成危害,影响产品的品质。
但是,于现有布线技术中,通过例如ADE的布线软件于进行高速信号线的布线作业过程中,并没有提供一可对所欲布设的信号线进行布线长度限制的功能,即是,虽可以即时显示所布设的信号线的长度变化,但并不能对超过布设长度要求的信号线采取限制措施,故往往会发生以下情形,例如布线工程师因在布线过程中并没有留意布线的长度变化,不能即时发现错误,而使其所布设的信号线无意中超过产品规格所要求的长度限制,因此,经常要在布线完成后甚至是整个多层电路板设计完成后方才进行检查并发现错误时,还须要求布线工程师依据产品规格重新执行调线作业,调整各信号线的位置及其走线路径以使信号线的走线长度满足要求,如此造成多次重工,降低作业效率。
因此,如何克服上述背景技术的缺点,进而提供一种性能优越的布设技术以提供一种信号线长度限制的功能,从而使布设的信号线可于有限布线区域内满足线长要求,从而提高设计效率,实为目前所需要解决的问题。
发明内容
鉴于上述现有技术的缺点,本发明的主要目的在于提供一种限制信号线布设的方法,其提供一种信号线长度限制的功能,以于已布设的部分的信号线的总走线长度或信号线于该电路板表层的走线长度超过所设定的上限值时,令布线软件自动停止布线动作,以供布线工程师适时作出调整,从而所布设的信号线的线长满足要求。
本发明的另一目的在于提供一种限制信号线布设的方法,从而提高布线效率,避免重工。
为达上述目的及其他,本发明即提供一种限制信号线布设的方法。该限制信号线布设的方法加载于一布线软件中,用以辅助该布线软件于一电路板上布设一信号线,该信号线布设于该电路板的表层及内层,该方法包括:设定所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值;于该布线软件执行布线作业过程中,计算已布设的部分的该信号线的总走线长度及该信号线于表层的走线长度;以及将计算的已布设的部分的该信号线的总走线长及该信号线于该电路板表层的走线长度与所设定的对应参数的上限值进行比对,以于已布设的部分的该信号线的总走线长度或该信号线于该电路板表层的走线长度是超过所设定的上限值时,令该布线软件暂停布线动作,以供布线工程师适时调整走线路径。
上述该电路板的表层具有第一连接垫及第二连接垫以及连通至内层的第一过孔及第二过孔。于本实施例中,该信号线的走线路径为由该电路板表层的第一连接垫走线至该第一过孔且经由该第一过孔行进至该电路板的内层,并于该电路板的内层走线一段距离后经由第二过孔行进至电路板的表层,并由该表层走线至该第二连接垫。因此,于该布线软件执行布线作业过程中,计算该信号线于该电路板表层的第一连接垫至第一过孔之间的走线长度、第二过孔至该电路板表层的第二连接垫之间的走线长度、以及依照该信号线的走线路径所布设完成的部分的该信号线的总走线长度。
上述该限制信号线布设的方法复包括当布线工程师适时调整该信号线的走线路径以使信号线满足所设定要求后,令该布线软件继续执行布线作业以最终完成该信号线的布设。
相比于现有技术,本发明的限制信号线布设的方法,主要是于该布线软件执行布线作业过程中,即时计算已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度,并将所得的计算结果与所预先设定的对应参数的上限值进行比对,以于已布设的部分的该信号线的总走线长度或该信号线于该电路板表层的走线长度是超过所设定的上限值时,令该布线软件暂停布线动,以供布线工程师适时调整该信号线的走线路径,从而布线工程师可即时且有效地对信号线进行调整及规划布局,保证其所布设的信号线满足走线长度的限制要求,且允符产品的品质规范,解决现有技术因无法提供信号线长度限制的功能而导致信号线线长超过限制要求,以及令布线工程师多次重工而使布线效率下降的问题。
附图说明
图1是显示本发明的限制信号线布设的系统的基本架构方块示意图;以及
图2及3是显示本发明的限制信号线布设的方法的应用实施例示意图。
主要元件符号说明
1电路板
10顶层
12内层
100第一连接垫
110第二连接垫
120第一过孔
130第二过孔
S200~S208步骤
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。本发明也可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同的观点与应用,在不背离本发明的精神下进行各种修饰与变更。
请参阅图1,其为本发明的限制信号线布设的方法的流程示意图。该限制信号线布设的方法加载于一布线软件中,用以辅助该布线软件于一电路板上布设一信号线,其中,该信号线布设于该电路板的表层及内层。于本实施例中,该信号线可例如为高速走线,且其所欲布设至该电路板的表层是以该电路板的顶层(Top)为例进行说明的,但并不以此为限,该电路板的表层也可为该电路板的底层(Bottom)。
如图1所示,本发明的限制信号线布设的方法包括以下详细实施步骤:首先在步骤S200,设定所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值。于本实施例中,请一并参阅图2及3,其为显示本发明的限制信号线布设的方法的应用实施例示意图,如图所示,该电路板1的顶层10具有第一连接垫(pad)100及第二连接垫110以及连通至内层12的第一过孔120及第二过孔130。该所欲布设的信号线的走线路径为由该电路板1的顶层10的第一连接垫100走线至该第一过孔120且经由该第一过孔120行进至该电路板1的内层12,并于该电路板1的内层12走线一段距离后经由第二过孔130行进至电路板的顶层10,并由该顶层10走线至该第二连接垫110。于本实施例中,该信号线的总走线长度是指该第一连接垫100与第二连接垫110之间布设的信号线部分,该信号线于该电路板表层的走线长度是指于该电路板顶层10的第一连接垫100至该第一过孔120所布设信号线部分及该第二过孔130至该第二连接垫110所布设信号线部分。接着,进至步骤S202。
在步骤S202,于该布线软件执行布线作业过程中,计算已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度。于本实施例中,该计算是与布线软件的布线动作同步运作的,其可即时计算处于布线作业中的信号线的走线情形并将该计算结果显示予布线工程师。具体而言,于该布线软件执行布线作业过程中,是计算该信号线于该电路板顶层10的第一连接垫100至第一过孔120之间的走线长度、第二过孔120至该电路板顶层10的第二连接垫110之间的走线长度、以及依照该信号线的走线路径所布设完成的部分的该信号线的总走线长度。接着,进至步骤S204。
在步骤S204,将计算的已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度与在步骤S202所设定的对应参数的上限值进行比对,以判断已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度的其中任一者是否超过所设定的上限值,若是,则进至步骤S206;若否,则返至步骤S202以继续执行布线动作。于本实施例中,是将计算的该信号线于该电路板顶层10的第一连接垫100至第一过孔120之间的走线长度、第二过孔120至该电路板顶层10的第二连接垫110之间的走线长度以及依照该信号线的走线路径所布设完成的部分的该信号线的总走线长度与预先所设定的对应参数的上限值进行比对。
在步骤S206,令该布线软件暂停布线动作,并可提供一警示信息,其中该警示信息包括用以告知调整该信号线的走线路径的信息,以供布线工程师依据该警示信息适时调整该信号线的走线路径。接着,进至步骤S208。
在步骤S208,当布线工程师适时调整该信号线的走线路径以使信号线满足所设定要求后,令该布线软件返至步骤S202继续执行布线作业以最终完成该信号线的布设。图3即为图2所示的电路板通过本发明的限制信号线布设的方法所布设完成的信号线的实施例。
综上所述,本发明的限制信号线布设的方法,主要是通过预先设定该所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值,于该布线软件执行布线作业过程中,计算已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度,并将计算得到的结果与所设定的对应参数的上限值进行比对,以于已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度的其中之一超过所设定的上限值时,即令该布线软件暂停布线动作,以供布线工程师适时调整该信号线的走线路径,从而布线工程师可即时且有效地对信号线进行调整及规划布局,保证其所布设的信号线满足走线长度的限制要求,且允符产品的品质规范,解决现有技术因无法提供信号线长度限制的功能而导致信号线线长超过限制要求,并造成布线工程师须多次重工而使布线效率下降的问题。
上述实施例仅为例示性说明本发明的原理及其功效,而非用于限制本发明,亦即,本发明事实上仍可作其他改变。因此,任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。
Claims (7)
1.一种限制信号线布设的方法,加载于一布线软件中,用以辅助该布线软件于一电路板上布设一信号线,该信号线布设于该电路板的表层及内层,该方法包括:
设定所欲布设的信号线的总走线长度及该信号线于该电路板表层的走线长度的上限值;
于该布线软件执行布线作业过程中,计算已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度;以及
将计算的已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度与所设定的对应参数的上限值进行比对,以于已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度的其中一者超过所设定的上限值时,令该布线软件暂停布线动作。
2.根据权利要求1所述的限制信号线布设的方法,其中,该电路板的表层具有第一连接垫及第二连接垫以及连通至内层的第一过孔及第二过孔。
3.根据权利要求2所述的限制信号线布设的方法,其中,该信号线的走线路径为由该电路板表层的第一连接垫走线至该第一过孔且经由该第一过孔行进至该电路板的内层,并于该电路板的内层走线一段距离后经由第二过孔行进至电路板的表层,并由该表层走线至该第二连接垫。
4.根据权利要求3所述的限制信号线布设的方法,其中,于该布线软件执行布线作业过程中,计算该信号线于该电路板表层的第一连接垫至第一过孔之间的走线长度、第二过孔至该电路板表层的第二连接垫之间的走线长度、以及依照该信号线的走线路径所布设完成的部分的该信号线的总走线长度。
5.根据权利要求1所述的限制信号线布设的方法,还包括于已布设的部分的该信号线的总走线长度及该信号线于该电路板表层的走线长度的其中一者超过所设定的上限值时,提供一用以告知调整该信号线的走线路径的警示信息。
6.根据权利-要求1所述的限制信号线布设的方法,其中,该电路板的表层为该电路板的顶层及底层的其中之一。
7.根据权利要求1所述的限制信号线布设的方法,其中,该信号线为高速信号线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101605276A CN101192248A (zh) | 2006-11-28 | 2006-11-28 | 限制信号线布设的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101605276A CN101192248A (zh) | 2006-11-28 | 2006-11-28 | 限制信号线布设的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101192248A true CN101192248A (zh) | 2008-06-04 |
Family
ID=39487239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101605276A Pending CN101192248A (zh) | 2006-11-28 | 2006-11-28 | 限制信号线布设的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101192248A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 信号线串扰信息检查系统及方法 |
CN104050328A (zh) * | 2014-06-25 | 2014-09-17 | 上海斐讯数据通信技术有限公司 | 一种pcb保护线布设方法及系统 |
CN104636527A (zh) * | 2013-11-13 | 2015-05-20 | 英业达科技有限公司 | 线迹检查方法 |
CN106061101A (zh) * | 2016-06-28 | 2016-10-26 | 广东欧珀移动通信有限公司 | 信号线保护方法、装置、印制电路板及移动终端 |
CN109063278A (zh) * | 2018-07-13 | 2018-12-21 | 郑州云海信息技术有限公司 | 一种板卡内外层时钟信号走线长度的计算方法及系统 |
-
2006
- 2006-11-28 CN CNA2006101605276A patent/CN101192248A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 信号线串扰信息检查系统及方法 |
CN102346787B (zh) * | 2010-07-29 | 2015-04-08 | 中山市云创知识产权服务有限公司 | 信号线串扰信息检查系统及方法 |
CN104636527A (zh) * | 2013-11-13 | 2015-05-20 | 英业达科技有限公司 | 线迹检查方法 |
CN104636527B (zh) * | 2013-11-13 | 2017-12-29 | 英业达科技有限公司 | 线迹检查方法 |
CN104050328A (zh) * | 2014-06-25 | 2014-09-17 | 上海斐讯数据通信技术有限公司 | 一种pcb保护线布设方法及系统 |
CN106061101A (zh) * | 2016-06-28 | 2016-10-26 | 广东欧珀移动通信有限公司 | 信号线保护方法、装置、印制电路板及移动终端 |
CN109063278A (zh) * | 2018-07-13 | 2018-12-21 | 郑州云海信息技术有限公司 | 一种板卡内外层时钟信号走线长度的计算方法及系统 |
CN109063278B (zh) * | 2018-07-13 | 2021-11-02 | 郑州云海信息技术有限公司 | 一种板卡内外层时钟信号走线长度的计算方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101192248A (zh) | 限制信号线布设的方法 | |
CN103188886B (zh) | 一种印制电路板及其制作方法 | |
CN105101685B (zh) | 一种多层pcb的制作方法及多层pcb | |
US10184975B2 (en) | Printed board with wiring pattern for detecting deterioration, and manufacturing method of the same | |
CN105792512A (zh) | 一种焊盘加固结构 | |
CN103167719A (zh) | 印刷电路板的新型布线方法、印刷电路板和电子设备 | |
CN102612266B (zh) | 电路板的制作方法 | |
CN108668435A (zh) | 一种电路板连接结构 | |
CN105101642A (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
CN104270903A (zh) | 一种实现pcb上锡的方法和装置 | |
CN101539956A (zh) | 信号线布设系统及方法 | |
CN100541499C (zh) | 辅助布设蛇形线的系统及方法 | |
CN203722923U (zh) | 一种pcb板 | |
CN101902874A (zh) | 多层印刷电路板 | |
CN101582094A (zh) | 通孔布设系统及方法 | |
CN105704918A (zh) | 一种高密度印制电路板 | |
CN102081682A (zh) | 多层印刷电路板的布局方法 | |
US20130050968A1 (en) | Circuit board with higher current | |
CN104797079A (zh) | 一种封装及pcb上降低阻抗失配的方法 | |
TWI324031B (en) | Method for limiting wiring of signal wire | |
CN102054061A (zh) | 印刷电路板设计方法 | |
CN101201869A (zh) | 布线约束区域生成系统及方法 | |
JP5595813B2 (ja) | 回路基板の製造方法 | |
CN101415317B (zh) | 多层印刷电路板的防电磁干扰结构 | |
CN104956777B (zh) | 无散热片的电子单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080604 |