CN101188241A - 增强空穴迁移率的器件和方法 - Google Patents

增强空穴迁移率的器件和方法 Download PDF

Info

Publication number
CN101188241A
CN101188241A CNA200710167468XA CN200710167468A CN101188241A CN 101188241 A CN101188241 A CN 101188241A CN A200710167468X A CNA200710167468X A CN A200710167468XA CN 200710167468 A CN200710167468 A CN 200710167468A CN 101188241 A CN101188241 A CN 101188241A
Authority
CN
China
Prior art keywords
silicon layer
layer
gradual change
effect transistor
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710167468XA
Other languages
English (en)
Inventor
H·K·乌托莫
杨海宁
J·R·霍尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101188241A publication Critical patent/CN101188241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

提供一种半导体器件，其包括在第一硅层之上的氧化物层和在该氧化物层之上的第二硅层，其中该氧化物层在第一硅层与第二硅层之间。第一硅层和第二硅层包括相同的晶体取向。该器件还包括在第一硅层上的渐变锗层，其中该渐变锗层接触隔离物和第一硅层而不接触氧化物层。渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，其中渐变锗层的顶表面不含锗。

Description

增强空穴迁移率的器件和方法
技术领域
本发明的实施例提供用于增强空穴迁移率的器件、方法等。
背景技术
在(110)晶体取向的衬底上形成p型场效应晶体管(pFET)将倍增空穴迁移率。然而，如果在(110)晶体取向的衬底上形成n型场效应晶体管(nFET)则将使电子迁移率降低同样多。因此，通常需要混合取向的衬底以便通过在(110)晶体取向平面上形成pFET而在(100)晶体取向平面上形成nFET来获得总体性能收益。为了获得混合取向的衬底，可以将(100)晶体取向的晶片与(110)晶体取向的晶片结合在一起。这一方式将很有可能比当前(100)晶体取向的绝缘体上硅(SOI)更昂贵，因为当前(100)晶体取向的绝缘体上硅(SOI)是可以通过结合两个(100)晶体取向的晶片或者通过注氧隔离(SIMOX)技术来形成的。
发明内容
本发明的实施例提供用于增强空穴迁移率的器件、方法等。更具体而言，一种半导体器件包括在第一硅层之上的氧化物层和在氧化物层之上的第二硅层，其中氧化物层在第一硅层与第二硅层之间。第一硅层和第二硅层包括相同的晶体取向。在第一硅层上提供如下区域，其中该区域接触氧化物层、第一硅层和第二硅层。该区域包括间隔物、浅沟槽隔离区或场氧化物区。
该器件还包括在第一硅层上的渐变锗层，其中渐变锗层接触该区域和第一硅层而不接触氧化物层。渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，其中渐变锗层的顶表面不含锗。
此外，nFET在第二硅层之上而pFET在渐变锗层之上，其中氧化物层仅在nFET之下而不在pFET之下。nFET和pFET在同一平面上。
该器件也可以包括在渐变锗层之上的第三硅层，其中pFET在第三硅层之上。由此，第三硅层在渐变锗层与pFET之间。第三硅层包括应变假晶硅(pseudomorphic silicon)。
也提供一种方法，包括在第一硅层之上形成氧化物层而在氧化物层之上形成第二硅层，使得氧化物层在第一硅层与第二硅层之间。第二硅层也形成为使得第二硅层和第一硅层包括相同的晶体取向。接着，去除第二硅层的部分和氧化物层的部分以留下第一硅层的暴露区域。
此后，在第一硅层的暴露区域上形成如下区域，使得该区域接触氧化物层、第一硅层和第二硅层。该区域包括间隔物、浅沟槽隔离区或者场氧化物区。
该方法然后在第一硅层的暴露区域上形成渐变锗层，使得渐变锗层接触该区域和第一硅层。另外，渐变锗层形成为使得渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，以及使得渐变锗层的顶表面不含锗。
随后，在第二硅层之上形成nFET而在渐变锗层之上形成pFET，使得氧化物层仅在nFET之下而不在pFET之下。nFET和pFET形成于同一平面上。该方法也可以包括在渐变锗层之上形成第三硅层，使得第三硅层包括应变假晶硅。
因而，本发明的实施例在锗上硅(silicon on germanium)上构造了pFET而在SOI衬底上构造了nFET。这样做将带来使用(100)晶体取向的SOI衬底的益处、增强pFET载流子迁移率的益处以及保持SOI对nFET的益处。
当结合以下描述和附图来考虑时将更好地认识和理解本发明实施例的这些以及其它方面。然而应当理解，如下描述尽管指出了本发明的优选实施例及其许多具体细节，但是通过举例而不是限制的方式来给出的。在不脱离本发明精神的情况下可以在本发明实施例的范围内进行许多变化和修改，而本发明的实施例包括所有这样的修改。
附图说明
参照附图从以下具体描述中将更好地理解本发明的实施例，在附图中：
图1图示了第一硅层与第二硅层之间的氧化物层的图；
图2图示了第一硅层的暴露区域的图；
图3图示了第一硅层的暴露区域上的区域的图；
图4图示了第一硅层的暴露区域上的渐变锗层的图；
图5图示了渐变锗层的暴露区域上的第三硅层的图；
图6A图示了焊盘(pad)氧化物层、焊盘氮化物层和抗蚀剂的图；
图6B图示了间隙的图；
图6C图示了浅沟槽/场氧化物区的图；
图6D图示了邻近浅沟槽/场氧化物区的FET的图；以及
图7图示了增强空穴迁移率的方法的流程图。
具体实施方式
参照在附图中图示和在以下描述中详述的非限制性实施例来更充分地说明本发明的实施例及其各种特征和优点细节。应当注意图中所示特征未必按比例绘制。省略了公知部件和处理技术的描述以免不必要地使本发明的实施例变得模糊。这里使用的例子仅仅旨在有助于理解可以实施本发明实施例的方式以及进一步使本领域技术人员能够实施本发明的实施例。因而，这些例子不应当理解为限制本发明实施例的范围。
本发明的实施例在硅锗上构造pFET而在SOI衬底上构造nFET。这样做将带来使用(100)晶体取向的SOI衬底的益处、增强pFET载流子迁移率的益处以及保持在SOI衬底上具有nFET的益处。
通过将单晶锗用于p沟道可以将空穴迁移率增强六倍。为了在SOI衬底上实现这一点，可以在硅上沉积渐变硅锗以在表面上具有100％的锗晶体。这将使得<100>晶体取向的硅用于nFET而锗用于pFET。类似结构的细节在如下公开物中有描述：Sleight的美国专利申请公开No.2006/0175659、Venkatesan等人的美国专利申请公开No.2006/0194384以及Ieong等人的美国专利申请公开No.2006/0194421，这里通过参考将它们全部引入。
如图1中所示，一种增强空穴迁移率的方法始于SOI衬底200。更具体而言，在第一硅层210上形成掩埋氧化物(BOX)层(这里也称为“氧化物层”)220；而在氧化物层220上形成第二硅层230。第一硅层210和第二硅层230包括相同的晶体取向。例如，第一硅层210和第二硅层230可以各自包括<100>晶体取向。
接着如图2中所示，去除第二硅层230和氧化物层220的部分以留下第一硅层210的暴露区域212。第二硅层230的侧壁232和氧化物层220的侧壁222与第一硅层210的暴露区域212相邻，其中侧壁232与侧壁222共线。另外，第二硅层230的去除部分可以具有与氧化物层220的去除部分的表面面积相等的表面面积。
此后，如图3中所示，在第一硅层210的暴露区域212上形成区域240，其中区域240包括间隔物如氧化物或者氮化物间隔物。区域(这里也称为“隔离物”)240包括直的第一侧242和弯曲的第二侧244。隔离物240的第一侧242分别在氧化物层220和第二硅层230的侧壁222和232上。另外，隔离物240的高度约等于氧化物层220和第二硅层230的组合高度。
如图4中所示，该方法然后在第一硅层210的暴露区域212上形成渐变锗层250。渐变锗层250的第一侧252在隔离物240的第二侧244上。另外，渐变锗层250的高度约等于氧化物层220和第二硅层230的组合高度。随后，在第二硅层230上形成nFET 270；而在渐变锗层250上形成pFET 280。
硅上nFET和锗上pFET的组合制作可能由于锗的性质而具有难度。为了具有用于N型晶体管和P型晶体管的共同工艺，可以在锗的顶部上沉积单晶硅以在锗上形成假晶硅。这一硅层然后将用来形成p沟道。类似结构的细节在Chen等人的美国专利申请公开No.2006/0151837中有描述，这里通过参考将其全部引入。
如图5中所示，可以在渐变锗层250的上部中形成第三硅层260。第三硅层260的第一侧262在隔离物240的第二侧244上。另外，渐变锗层250和第三硅层260的组合高度约等于氧化物层220和第二硅层230的组合高度。由此，pFET 280可以形成于第三硅层260上。
此外，第三硅层260包括应变假晶硅。具体而言，单晶硅的薄层提供有用以加速电子的内置应变(应力)，由此允许制造更快的器件。另外，第三硅层260是晶格失配异质结构。换而言之，单晶衬底上的单晶材料层具有略有不同的化学组成的特征并且因此具有略有不同的晶格常数的特征。晶格失配由膜中应变所适应并且薄于特定临界厚度(hc)，其中在该特定临界厚度上通过形成位错来释放膜中的应力。
图6A-6D图示了在第三硅层260与氧化物层220之间形成浅沟槽隔离区或者场氧化物区的方法。具体而言，如图6A中所示，在形成nFET 270和pFET 280(如图5中所示)之前，在第二硅层230、隔离物240和第三硅层260之上形成焊盘氧化物层610。接着，在焊盘氧化物层610之上形成焊盘氮化物层620；并且在焊盘氮化物层620之上布置抗蚀剂R。此后，去除隔离物240以及焊盘氮化物层620、焊盘氧化物层610、第二硅层230、氧化物层220和第三硅层260中未被抗蚀剂R覆盖的部分以形成间隙630。然后去除抗蚀剂R(图6B)。此后，在间隙630中形成区域242，其中区域242包括浅沟槽隔离区或者场氧化物区(图6C)。随后去除焊盘氮化物层620和焊盘氧化物层610。接着，在第二硅层230上形成nFET 270而在第三硅层260上形成pFET 280(图6D)。
由此，本发明的实施例提供了用于增强空穴迁移率的器件、方法等。更具体而言，本发明实施例的半导体器件包括在第一硅层之上的氧化物层和在氧化物层之上的第二硅层，其中氧化物层在第一硅层与第二硅层之间。第一硅层和第二硅层包括相同的晶体取向。例如，第一硅层210和第二硅层230可以各自包括<100>晶体取向。
在第一硅层上提供隔离物，其中隔离物接触氧化物层、第一硅层和第二硅层。该隔离物包括间隔物、浅沟槽隔离区或者场氧化物区。如上文所讨论的，隔离物包括直的第一侧和弯曲的第二侧。
该器件还包括在第一硅层上的渐变锗层，其中渐变锗层接触隔离物和第一硅层而不接触氧化物层。渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，其中渐变锗层的顶表面不含锗。如上文所讨论的，渐变锗层形成于第一硅层的暴露区域上。
此外，nFET在第二硅层之上而pFET在渐变锗层之上，其中氧化物层仅在nFET之下而不在pFET之下。nFET和pFET在同一平面上。该器件也可以包括在渐变锗层之上的第三硅层，其中pFET在第三硅层之上。由此，第三硅层在渐变锗层与pFET之间。第三硅层包括应变假晶硅。如上文所讨论的，单晶衬底上的单晶材料层具有略有不同的化学组成的特征并且因此具有略有不同的晶格常数的特征。晶格失配由膜中的应变所适应并且薄于特定临界厚度(hc)，其中在该特定临界厚度上通过形成位错来释放膜中的应力。
还提供一种方法，其包括在第一硅层之上形成氧化物层而在氧化物层之上形成第二硅层，使得氧化物层在第一硅层与第二硅层之间。第二硅层也形成为使得第二硅层和第一硅层包括相同的晶体取向。如上文所讨论的，第一硅层和第二硅层可以各自包括<100>晶体取向。
接着，去除第二硅层的部分和氧化物层的部分以留下第一硅层的暴露区域。如上文所讨论的，第二硅层和氧化物层的侧壁与第一硅层的暴露区域相邻，其中第二硅层的侧壁与氧化物层的侧壁共线。
此后，在第一硅层的暴露区域上形成隔离物，使得隔离物接触氧化物层、第一硅层和第二硅层。该隔离物包括间隔物、浅沟槽隔离区或者场氧化物区。如上文所讨论的，隔离物的第一侧在氧化物层和第二硅层的侧壁上。
该方法然后在第一硅层的暴露区域上形成渐变锗层，使得渐变锗层接触隔离物和第一硅层。另外，渐变锗层形成为使得渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，并且使得渐变锗层的顶表面不含锗。如上文所讨论的，渐变锗层的第一侧在隔离物的第二侧上。
随后，在第二硅层之上形成nFET而在渐变锗层之上形成pFET，使得氧化物层仅在nFET之下而不在pFET之下。nFET和pFET形成于同一平面上。该方法也可以包括在渐变锗层之上形成第三硅层，使得第三硅层包括应变假晶硅。如上文所讨论的，第三硅层的第一侧在隔离物的第二侧上。
图7图示了增强空穴迁移率的方法的流程图。该方法始于在第一硅层之上形成氧化物层(步骤700)以及在氧化物层之上形成第二硅层使得氧化物层在第一硅层与第二硅层之间(步骤710)。这涉及到形成第二硅层使得第二硅层和第一硅层包括相同的晶体取向(步骤712)。如上文所讨论的，第一硅层和第二硅层可以各自包括<100>晶体取向。
接着在步骤720中，去除第二硅层的部分和氧化物层的部分以留下第一硅层的暴露区域。如上文讨论的，第二硅层的去除部分能够具有与氧化物层的去除部分的表面面积相等的表面面积。
此后，在步骤730中，在第一硅层的暴露区域上形成隔离物，使得隔离物接触氧化物层、第一硅层和第二硅层。这包括在步骤732中形成隔离物使得隔离物包括间隔物、浅沟槽隔离区或者场氧化物区。如上文所讨论的，隔离物的高度约等于氧化物层和第二硅层的组合厚度。
该方法然后在步骤740中在第一硅层的暴露区域上形成渐变锗层，使得渐变锗层接触隔离物和第一硅层。渐变锗层形成为使得渐变锗层的下部包括比渐变锗层的上部更高的锗浓度。由此在步骤742中，渐变锗层形成为使得渐变锗层的顶表面不含锗。如上文所讨论的，渐变锗层的高度约等于氧化物层和第二硅层的组合高度。
在步骤750中，在第二硅层之上形成n型场效应晶体管而在渐变锗层之上形成p型场效应晶体管，使得氧化物层仅在n型场效应晶体管之下而不在p型场效应晶体管之下。这包括在步骤752中形成n型场效应晶体管和p型场效应晶体管使得n型场效应晶体管和p型场效应晶体管在同一平面上。
该方法还可以包括在步骤770中在渐变锗层之上形成第三硅层。在步骤772中，这涉及到形成第三硅层使得第三硅层包括应变假晶硅。如上文所讨论的，单晶硅的薄层提供有内置应变(应力)以加速电子，由此允许制造更快的器件。
因而，本发明的实施例在锗上硅上构造pFET而在SOI衬底上构造nFET。这样做将带来使用(100)晶体取向的SOI衬底的益处、增强pFET载流子迁移率的益处以及保持SOI对nFET的益处。
具体实施例的以上描述将充分地揭示本发明的一般性质，使得他人能够通过运用当前知识容易地针对各种应用来修改和/或改造这样的具体实施例而不脱离通用概念，因此这样的改造和修改应当并且旨在于涵盖在所公开实施例的等同含义以及范围内。将理解到，这里利用的措词或者术语的目的在于描述而不是限制。因此，尽管已经按照优选实施例描述了本发明的实施例，但是本领域技术人员将认识到可以在所附权利要求的精神和范围内实施本发明的实施例。

Claims (20)

1.一种半导体器件，包括：
在第一硅层之上的氧化物层；
在所述氧化物层之上的第二硅层，其中所述氧化物层在所述第一硅层与所述第二硅层之间；
在所述第一硅层上的隔离物，其中所述隔离物接触所述氧化物层、所述第一硅层和所述第二硅层；
在所述第一硅层上的渐变锗层，其中所述渐变锗层接触所述隔离物和所述第一硅层，以及其中所述渐变锗层的下部包括比所述渐变锗层的上部更高的锗浓度；
在所述第二硅层之上的n型场效应晶体管；以及
在所述渐变锗层之上的p型场效应晶体管，
其中所述氧化物层仅在所述n型场效应晶体管之下而不在所述p型场效应晶体管之下。
2.根据权利要求1所述的半导体器件，其中所述渐变锗层的顶表面不含锗。
3.根据权利要求1所述的半导体器件，其中所述第一硅层和所述第二硅层包括相同的晶体取向。
4.根据权利要求1所述的半导体器件，其中所述隔离物包括间隔物、浅沟槽隔离区和场氧化物区中的一种。
5.根据权利要求1所述的半导体器件，还包括在所述渐变锗层之上的第三硅层，其中所述第三硅层在所述渐变锗层与所述p型场效应晶体管之间。
6.根据权利要求1所述的半导体器件，其中所述第三硅层包括应变假晶硅。
7.根据权利要求1所述的半导体器件，其中所述n型场效应晶体管和所述p型场效应晶体管在同一平面上。
8.一种半导体器件，包括：
在第一硅层之上的氧化物层；
在所述氧化物层之上的第二硅层，其中所述氧化物层在所述第一硅层与所述第二硅层之间；
在所述第一硅层上的隔离物，其中所述隔离物接触所述氧化物层、所述第一硅层和所述第二硅层；
在所述第一硅层上的渐变锗层，其中所述渐变锗层接触所述隔离物和所述第一硅层而不接触所述氧化物层，以及其中所述渐变锗层的下部包括比所述渐变锗层的上部更高的锗浓度；
在所述渐变锗层之上的第三硅层；
在所述第二硅层之上的n型场效应晶体管；以及
在所述第三硅层之上的p型场效应晶体管，
其中所述氧化物层仅在所述n型场效应晶体管之下而不在所述p型场效应晶体管之下。
9.根据权利要求8所述的半导体器件，其中所述渐变锗层的顶表面不含锗。
10.根据权利要求8所述的半导体器件，其中所述第一硅层和所述第二硅层包括相同的晶体取向。
11.根据权利要求8所述的半导体器件，其中所述隔离物包括间隔物、浅沟槽隔离区和场氧化物区中的一种。
12.根据权利要求8所述的半导体器件，其中所述第三硅层在所述渐变锗层与所述p型场效应晶体管之间，以及其中所述第三硅层包括应变假晶硅。
13.根据权利要求8所述的半导体器件，其中所述n型场效应晶体管和所述p型场效应晶体管在同一平面上。
14.一种方法，包括：
在第一硅层之上形成氧化物层；
在所述氧化物层之上形成第二硅层，使得所述氧化物层在所述第一硅层与所述第二硅层之间；
去除所述第二硅层的部分和所述氧化物层的部分以留下所述第一硅层的暴露区域；
在所述第一硅层的所述暴露区域上形成隔离物，使得所述隔离物接触所述氧化物层、所述第一硅层和所述第二硅层；
在所述第一硅层的所述暴露区域上形成渐变锗层，使得所述渐变锗层接触所述隔离物和所述第一硅层，以及使得所述渐变锗层的下部包括比所述渐变锗层的上部更高的锗浓度；
在所述第二硅层之上形成n型场效应晶体管；以及
在所述渐变锗层之上形成p型场效应晶体管，其中所述氧化物层仅在所述n型场效应晶体管之下而不在所述p型场效应晶体管之下。
15.根据权利要求14所述的方法，其中所述渐变锗层的形成包括形成所述渐变锗层使得所述渐变锗层的顶表面不含锗。
16.根据权利要求14所述的方法，其中所述第二硅层的形成包括形成所述第二硅层使得所述第二硅层和所述第一硅层包括相同的晶体取向。
17.根据权利要求14所述的方法，其中所述隔离物的形成包括形成所述隔离物使得所述隔离物包括间隔物、浅沟槽隔离区和场氧化物区中的一种。
18.根据权利要求14所述的方法，还包括在所述渐变锗层之上形成第三硅层。
19.根据权利要求18所述的方法，其中所述第三硅层的形成包括形成所述第三硅层使得所述第三硅层包括应变假晶硅。
20.根据权利要求1 4所述的方法，其中所述n型场效应晶体管和所述p型场效应晶体管的形成包括形成所述n型场效应晶体管和所述p型场效应晶体管使得所述n型场效应晶体管和所述p型场效应晶体管在同一平面上。
CNA200710167468XA 2006-11-20 2007-10-25 增强空穴迁移率的器件和方法 Pending CN101188241A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/561,496 US7863653B2 (en) 2006-11-20 2006-11-20 Method of enhancing hole mobility
US11/561,496 2006-11-20

Publications (1)

Publication Number Publication Date
CN101188241A true CN101188241A (zh) 2008-05-28

Family

ID=39434191

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710167468XA Pending CN101188241A (zh) 2006-11-20 2007-10-25 增强空穴迁移率的器件和方法

Country Status (3)

Country Link
US (1) US7863653B2 (zh)
JP (1) JP5147353B2 (zh)
CN (1) CN101188241A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664166A (zh) * 2012-05-31 2012-09-12 中国科学院上海微系统与信息技术研究所 一种cmos器件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112364A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
KR100429869B1 (ko) 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP3714230B2 (ja) * 2001-10-29 2005-11-09 株式会社Ｓｕｍｃｏ 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US7662689B2 (en) * 2003-12-23 2010-02-16 Intel Corporation Strained transistor integration for CMOS
US6995456B2 (en) 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers
JP4604637B2 (ja) * 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
US7176481B2 (en) * 2005-01-12 2007-02-13 International Business Machines Corporation In situ doped embedded sige extension and source/drain for enhanced PFET performance
US20060175659A1 (en) * 2005-02-07 2006-08-10 International Business Machines Corporation A cmos structure for body ties in ultra-thin soi (utsoi) substrates
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664166A (zh) * 2012-05-31 2012-09-12 中国科学院上海微系统与信息技术研究所 一种cmos器件及其制作方法

Also Published As

Publication number Publication date
JP5147353B2 (ja) 2013-02-20
US7863653B2 (en) 2011-01-04
US20080116484A1 (en) 2008-05-22
JP2008131033A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
US6955952B2 (en) Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
US8890245B2 (en) Raised source/drain structure for enhanced strain coupling from stress liner
US9646993B2 (en) Single-chip field effect transistor (FET) switch with silicon germanium (SiGe) power amplifier and methods of forming
US6900094B2 (en) Method of selective removal of SiGe alloys
US6815278B1 (en) Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7439110B2 (en) Strained HOT (hybrid orientation technology) MOSFETs
US8853746B2 (en) CMOS devices with stressed channel regions, and methods for fabricating the same
JP4428520B2 (ja) Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造
TW200636873A (en) Semiconductor fabrication process including recessed source/drain regions in an SOI wafer
US20080157200A1 (en) Stress liner surrounded facetless embedded stressor mosfet
US20150340273A1 (en) Silicon waveguide on bulk silicon substrate and methods of forming
US20130285118A1 (en) CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
CN102903639A (zh) Mos晶体管、具有应力层的衬底及其形成方法
KR101183271B1 (ko) 얕은 트렌치 분리 공정 및 구조
KR970013188A (ko) 반도체 소자의 소자격리방법
CN101188241A (zh) 增强空穴迁移率的器件和方法
US7541629B1 (en) Embedded insulating band for controlling short-channel effect and leakage reduction for DSB process
US20070296000A1 (en) Method for manufacturing a semiconductor device
US8669616B2 (en) Method for forming N-shaped bottom stress liner
US9064888B2 (en) Forming tunneling field-effect transistor with stacking fault and resulting device
US7781839B2 (en) Structure and method for strained transistor directly on insulator
US9660023B2 (en) Semiconductor film with adhesion layer and method for forming the same
Yamazaki et al. Separation by bonding Si islands (SBSI) for advanced CMOS LSI applications
US20130299874A1 (en) Tmah recess for silicon germanium in positive channel region for cmos device
CN107799410A (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080528