CN101183927A - 时钟同步装置及其同步方法 - Google Patents
时钟同步装置及其同步方法 Download PDFInfo
- Publication number
- CN101183927A CN101183927A CNA2007101947494A CN200710194749A CN101183927A CN 101183927 A CN101183927 A CN 101183927A CN A2007101947494 A CNA2007101947494 A CN A2007101947494A CN 200710194749 A CN200710194749 A CN 200710194749A CN 101183927 A CN101183927 A CN 101183927A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- clock signal
- clock
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种时钟同步装置，其中的主鉴相器接收输入的参考时钟信号和振荡器输出的时钟信号，用于检测参考时钟信号和振荡器输出的时钟信号之间的相位差，根据相位差生成第一相位差信号，并将第一相位差信号发送到环路滤波器；主计数器接收振荡器输出的时钟信号和外部的同步信号，用于完成对振荡器输出的时钟信号的计数，计数后将时钟信号发送给所述主鉴相器；环路滤波器接收主鉴相器的第一相位差信号，用于将第一相位差信号转化为电压控制比特字输出给数/模转换器；数/模转换器用于完成数字信号到模拟信号的转换，输出模拟电压给振荡器，模拟电压用于调整所述振荡器输出的时钟信号。本发明还公开了一种时钟同步方法。
Description
技术领域
本发明涉及一种无线通讯技术中的时钟同步技术，具体说，涉及一种时钟同步装置及其同步方法。
背景技术
无线同步网是一个由节点时钟设备和定时链路组成的实体网，网同步是指为了保证无线通信网正常工作，分配定时信号到网内所有节点，要求网内所有节点的时钟频率和相位严格控制在一定的容差范围内。
在无线同步网中采用GPS(全球定位系统)配置基准钟，基准时钟单元跟踪GPS接收机输出的PP1S(秒脉冲)时钟，现有的同步方法中，利用数字锁相环将时钟输出信号调至与时钟输入信号同频，将时钟输出信号与时钟输入信号的目标相位差值记入数字锁相环中的数字环路滤波控制器的存储器中，将数字锁相环中压控振荡器在时钟输出信号与时钟输入信号同频后的控制电压值VD记入数字环路滤波控制器的存储器中后，再将时钟输出信号调至与时钟输入信号同相。采用这种同步方法，基准时钟单元利用数字锁相环对振荡器输出时钟进行跟踪控制，直到振荡器输出时钟与GPS接收机输出PP1S时钟同步，网内其它节点时钟与基准主时钟同步。
但在非正常条件下，如GPS天馈系统异常引起的GPS接收机输出PP1S时钟抖动，基准时钟单元上振荡器输出时钟偏等，使得基准时钟单元振荡器输出时钟与GPS接收机输出PP1S时钟相位差偏大。如果采用现有的同步处理方法，同步跟踪的过程中会使基准时钟单元输出时钟发生一次或多次异常，甚至导致网内相关节点硬件单元复位，造成短时间内通讯系统软切换失败。
发明内容
本发明所解决的技术问题是提供一种时钟同步装置，提高了基准时钟单元输出时钟的可靠性，有效保证了系统通讯质量。
技术方案如下：
一种时钟同步装置，包括数字锁相环，所述数字锁相环用于对振荡器输出的时钟信号进行跟踪控制，直到所述振荡器输出的时钟信号与GPS接收机输出的时钟信号同步，所述数字锁相环包括：主鉴相器、主计数器、环路滤波器和数/模转换器，其中，
主鉴相器，接收输入的参考时钟信号和所述振荡器输出的时钟信号，用于检测所述参考时钟信号和振荡器输出的时钟信号之间的相位差，根据所述相位差生成第一相位差信号，并将所述第一相位差信号发送到所述环路滤波器；
主计数器，接收振荡器输出的时钟信号和外部的同步信号，用于完成对所述振荡器输出的时钟信号的计数，计数后将所述时钟信号发送给所述主鉴相器；所述同步信号用于对所述主计数器进行同步清零操作；
环路滤波器，接收所述主鉴相器的第一相位差信号，用于将所述第一相位差信号转化为电压控制比特字输出给所述数/模转换器；
数/模转换器，接收所述电压控制比特字，用于完成数字信号到模拟信号的转换，输出模拟电压给所述振荡器，所述模拟电压用于调整所述振荡器输出的时钟信号。
优选的，所述数字锁相环还包括辅助鉴相器和辅助计数器，其中，
辅助鉴相器，接收输入的参考时钟信号和所述振荡器输出的时钟信号，用于检测所述参考时钟信号和所述时钟信号之间的相位差，并根据所述相位差生成第二相位差信号，将所述第二相位差信号发送到所述环路滤波器；
辅助计数器，接收所述振荡器输出的时钟信号和外部的同步信号，用于完成对所述振荡器输出的时钟信号的计数，计数后将所述时钟信号发送给所述辅助鉴相器；所述同步信号用于对所述辅助计数器进行同步清零操作；
环路滤波器，接收所述辅助鉴相器的第二相位差信号，用于将所述第二相位差信号转化为电压控制比特字输出给所述数/模转换器。
优选的，所述环路滤波器存储有门限值，所述相位差信号包括第一相位差信号和第二相位差信号；所述主鉴相器将所述第一相位差信号发送到所述环路滤波器；当所述第一相位差信号大于所述门限值时，所述环路滤波器选择使用辅助鉴相器，所述辅助鉴相器将所述第二相位差信号发送到所述环路滤波器；当所述第一相位差信号小于所述门限值时，所述环路滤波器继续选择使用主鉴相器，所述主鉴相器将所述第一相位差信号发送到所述环路滤波器。
优选的，还包括时钟处理单元，所述时钟处理单元接收所述振荡器输出的时钟信号，根据所述时钟信号生成所述时钟同步装置的输出时钟信号。
优选的，还包括主计数器同步信号产生单元和微处理器单元，其中，所述微处理器单元用于产生同步启动信号；所述主计数器同步信号产生单元接收所述参考时钟信号和同步启动信号，据此产生所述外部的同步信号，并将所述同步信号输出给所述主计数器。
优选的，还包括辅助计数器同步信号产生单元，所述辅助计数器同步信号产生单元接收参考时钟信号和同步启动信号，据此产生所述外部的同步信号，并将所述同步信号输出给所述辅助计数器。
本发明所解决的另一个技术问题是时钟同步方法，提高了基准时钟单元输出时钟的可靠性，有效保证了系统通讯质量。
技术方案如下：
一种时钟同步方法，包括以下步骤：
(1)在利用主相位进行正常跟踪控制的过程中，主鉴相器检测基准时钟单元上振荡器的时钟信号与参考时钟信号之间的相位差，并根据所述相位差生成第一相位差信号，并将所述第一相位差信号发送到所述环路滤波器；
(2)主计数器接收振荡器输出的时钟信号和外部的同步信号，完成对所述振荡器输出的时钟信号的计数后将所述时钟信号发送给所述主鉴相器；所述同步信号用于对所述主计数器进行同步清零操作；
(3)环路滤波器接收所述主鉴相器的第一相位差信号，将所述第一相位差信号转化为电压控制比特字输出给数/模转换器；
(4)所述数/模转换器接收所述电压控制比特字，完成数字信号到模拟信号的转换，输出模拟电压给所述振荡器，所述模拟电压用于调整所述振荡器输出的时钟信号。
进一步，步骤(1)中，所述环路滤波器存储有门限值，所述相位差信号包括第一相位差信号和第二相位差信号；当所述第一相位差信号大于所述门限值时，所述环路滤波器选择使用辅助鉴相器，所述辅助鉴相器将所述第二相位差信号发送到所述环路滤波器；当所述第一相位差信号小于所述门限值时，环路滤波器继续选择使用主鉴相器，即使用主相位对所述振荡器输出的时钟信号进行跟踪控制，所述主鉴相器将所述第一相位差信号发送到所述环路滤波器。
进一步，步骤(2)中，当所述参考时钟信号和振荡器输出的时钟信号之间的相位差大于所述门限值时，辅助计数器接收所述振荡器输出的时钟信号和外部的同步信号，完成对所述振荡器输出的时钟信号的计数后将所述时钟信号发送给辅助鉴相器，所述同步信号用于对所述辅助计数器进行同步清零操作；步骤(3)中，环路滤波器接收所述辅助鉴相器的第二相位差信号，将所述第二相位差信号转化为电压控制比特字输出给所述数/模转换器。
进一步，步骤(2)中，所述环路滤波器存储有第一门限值；所述环路滤波器将判断所述主鉴相器输出第一相位差信号的值是否小于所述第一门限值，若小于，继续利用主相位进行跟踪控制；若不小于，则使用辅助相位进行跟踪控制；
步骤(3)中，所述环路滤波器存储有第二门限值；判断所述辅助相位续值取平均后的值是否小于所述第二门限值，若不小于，则继续利用辅助相位进行跟踪控制；若小于，利用辅助相位通过步进调整后的值调整振荡器的时钟信号；
步骤(4)中，当主相位趋于稳定且趋近于0时，无需对主计数器进行同步操作，所述环路滤波器自动切换到使用主相位进行跟踪控制，调整振荡器的时钟信号；当主相位没有稳定且趋近于0时，所述环路滤波器将所述辅助相位步进转化为电压控制比特字输出给所述数/模转换器，继续调整振荡器的时钟信号。
本发明可以完全避免同步过程中系统时钟异常事件的发生，提高了基准时钟单元输出时钟的可靠性，有效保证了系统通讯质量。
本发明对时钟同步的处理机制进行了改进，克服了现有技术中存在的时钟同步过程中导致网内系统时钟发生异常，造成短时间内通讯系统软切换失败的问题。在现有技术条件下，当基准时钟单元上振荡器时钟与GPS接收机PP1S时钟相差过大，进行同步处理时，会导致基准时钟单元输出系统时钟产生异常，造成短时间内通讯系统软切换失败。采用本发明，可以完全避免同步过程中系统时钟异常事件的发生，提高了基准时钟单元输出时钟的可靠性，有效保证了系统通讯质量。
附图说明
图1是本发明中数字锁相环的结构框图；
图2是本发明中时钟同步处理方法的流程图。
具体实施方式
下面结合附图对本发明技术方案的优选实施例作进一步的详细描述。
参照图1所示，数字通信设备中用于同步时钟输出信号的同步处理装置利用基准时钟单元上的数字锁相环，使振荡器101输出时钟信号跟踪输入的参考时钟信号SIN，使得输出时钟信号SOUT与振荡器101输出时钟信号同步，最终使得参考时钟信号SIN、振荡器101输出的时钟信号、输出时钟信号SOUT三者相位同步。在进行数字鉴相的过程中，微处理器单元109和输入参考时钟SIN共同对主计数器同步信号产生单元110或者辅助计数器同步信号产生单元111起作用，用于决定是否需要同步主计数器102或者辅助计数器106。参考输入时钟信号接口产生GPS接收机输入的参考时钟信号SIN。
其中，数字锁相环包括振荡器101、主计数器102、主鉴相器103、环路滤波器104和D/A转换器105，数字锁相环最后输出的时钟信号经过时钟处理单元108输出给网内其它节点。
下面分别对数字锁相环中各个元件做详细说明。
振荡器101由高稳定度晶体振荡器及其外围电路组成，用于输出较高频率准确度的时钟信号。
主鉴相器103是数字锁相环的一个重要组成部分，接收输入的参考时钟信号SIN和振荡器101输出的时钟信号，用于检测参考输入时钟信号和振荡器101输出的时钟信号之间的相位差，并生成位差信号(第一相位差信号)，将该位差信号发送到环路滤波器104。
主计数器102用于完成对振荡器101输出时钟信号的计数功能，计数后输出时钟信号送给主鉴相器103。同时，接收外部同步信号的输入，根据外部同步信号的电平决定是否对主计数器102进行同步清零操作。
环路滤波器104接收主鉴相器103或者辅助鉴相器107的相位差信号(第一相位差信号或者第二相位差信号)，将相位差信号转化为电压控制比特字后输出给D/A(数/模)转换器105。
D/A(数/模)转换器105用于完成数字信号到模拟信号的转换。
主计数器同步信号产生单元110用于产生同步信号，并将该同步信号输出给主计数器102。微处理器单元109用于产生同步启动信号，该同步启动信号是决定计数器(包括主计数器102和辅助计数器106)是否同步的条件之一。
时钟处理单元108用于处理振荡器101经主计数器102计数后输出的时钟信号，生成输出时钟信号SOUT以送给网内其它节点单元。
另外，数字锁相环还包括：辅助鉴相器107、辅助计数器106。辅助鉴相器107作为数字锁相环的一个重要组成部分，用于进一步检测参考时钟信号SIN和振荡器101输出时钟之间的相位差，将相位差信号发送到环路滤波器104。
辅助计数器106用于完成对振荡器101输出时钟的计数功能，计数后输出时钟信号送给辅助鉴相器107。同时，接收外部同步信号输入，根据信号电平决定是否对辅助计数器106进行同步清零操作。
辅助计数器同步信号产生单元111用于产生辅助同步信号，并将该辅助同步信号输出给辅助计数器106。
其中，主鉴相器103不断检测GPS接收机输入的参考时钟信号SIN和振荡器101经计数输出后的时钟信号间的相位差，将生成的第一相位差信号送给环路滤波器104，环路滤波器104将第一相位差信号转换为电压控制比特字送给D/A转换器105，D/A转换器105完成D/A转换后输出模拟电压给振荡器101，以调整振荡器101的频率输出。另外，辅助鉴相器107也不断检测GPS接收机输入的参考时钟信号SIN和振荡器101经计数输出后的时钟信号间的相位差，生成第二相位差信号送给环路滤波器104，环路滤波器104将第二相位差信号转换为电压控制比特字送给D/A转换器105，D/A转换器105完成D/A转换后输出模拟电压给振荡器101，调整振荡器101的频率输出。选择使用主鉴相器103输出的第一相位差信号对振荡器101进行控制，还是辅助鉴相器107输出的第二相位差信号来对振荡器101进行控制，这由环路滤波器104通过一定的条件判断决定。微处理器单元109输出的同步启动信号和GPS接收机输入的参考时钟信号SIN共同决定是否对主计数器和辅助计数器进行同步清零操作。
下面参照图2所示，对本发明的时钟同步方法做详细描述。
第一步，在利用主相位进行正常跟踪控制的过程中，不断检测基准时钟单元上振荡器101的时钟信号与GPS接收机输出的PP1S参考时钟信号SIN之间的相位差。
步骤S201：由主相位进行正常跟踪控制。
步骤S202：检测振荡器101和GPS接收机输出时钟信号之间的相位差。
首先，主鉴相器103检测外部GPS接收机PP1S参考时钟信号SIN和振荡器101输出时钟之间的相位差，生成第一相位差信号并送给环路滤波器104。
第二步，将此第一相位差信号与事先确定好的第一门限值进行比较，如果第一相位差信号在第一门限值以内，则状态不变，继续使用主相位对振荡器101输出时钟信号进行跟踪控制；如果第一相位差信号超过第一门限值，则使用辅助相位对基准时钟单元上振荡器101的时钟信号进行跟踪控制。
步骤S203：将第一相位差信号与事先确定好的第一门限值进行比较，判断第一相位差信号是否大于第一门限值。如果第一相位差信号大于第一门限值，执行步骤S204；如果第一相位差信号小于第一门限值，执行步骤S201。
在跟踪控制过程中，环路滤波器104将第一相位差信号转换为电压控制比特字送给D/A转换器105，D/A转换器105将电压控制比特字转换为模拟电压输出给振荡器101。振荡器101频率被调整后输出，经主计数器102计数分频后送给后续的时钟处理单元108。
步骤S204：切换到由辅助相位进行跟踪控制。
辅助鉴相器107检测外部输入时钟GPS接收机PP1S参考时钟信号SIN和基准时钟单元的主振荡器101输出时钟信号之间的相位差，生成第二相位差信号送给环路滤波器104。环路滤波器104将第二相位差信号转换为电压控制比特字送给D/A转换器105，D/A转换器105据此输出模拟电压控制振荡器101。振荡器101频率被调整后输出，经辅助计数器106计数分频后反馈给辅助鉴相器107，辅助鉴相器107继续检测它与外部输入时钟GPS接收机PP1S参考时钟信号SIN之间的相位差，送给环路滤波器104，继续循环控制。
第三步，控制一段时间后，判断辅助相位是否稳定，如果不稳定，继续维持由辅助相位进行正常跟踪控制的状态；如果稳定，利用辅助相位的步进调整振荡器101的时钟信号。
步骤S205：判断辅助相位控制是否稳定，如果稳定，执行步骤S206；否则执行步骤S204。
在使用辅助相位进行循环跟踪控制过程中，辅助鉴相器107不断检测外部输入时钟GPS接收机PP1S参考时钟信号SIN和振荡器101输出时钟之间的相位差，生成第二相位差信号送给环路滤波器104。环路滤波器104除了将第二相位差信号转换为电压控制比特字送给D/A转换器105，还会将辅助相位连续100次的值取平均，然后判断平均后的值是否小于规定的第二门限值，若不小于，则继续利用辅助相位进行跟踪控制；若小于，利用辅助相位的步进调整振荡器101的时钟信号。
第四步，读当前主相位值，确定辅助相位调整的步进，按照步进调整辅助相位。继续使用辅助相位进行跟踪控制，逐渐减小主相位的值，如此循环，直到读到的主相位稳定且趋近于0，可以平滑切换到使用主相位进行正常跟踪控制，而不需要对主计数器102进行同步。
步骤S206：读取当前主相位的值Δp。
步骤S207：判断主相位是否稳定且趋近于0。
如果主相位的值Δp稳定且趋近于0，表明当前振荡器101输出时钟频率准，执行步骤S201；否则，执行步骤S208。
步骤S208：确定辅助相位调整的步进。
将当前读到的第二相位差信号加上一个固定的相位偏移得到辅助相位调整的步进，此相位偏移由当前主相位的值Δp决定。
步骤S209：按照步进调整辅助相位，执行步骤S206，继续使用辅助相位进行控制。
继续使用辅助相位进行跟踪控制，调整振荡器101输出时钟频率，逐渐减小主相位的值Δp，如此循环，直到读到的主相位的值Δp稳定且趋近于0。当Δp稳定且趋近于0，表明当前振荡器101输出时钟频率准，且与GPS输出1PPS参考时钟信号SIN同步。这时切换到使用主相位进行正常跟踪控制，因为不需要对主计数器进行同步，达到了平滑切换的目的，因而不会出现输出时钟异常，有效地保证了系统通讯质量。
Claims (10)
1.一种时钟同步装置，包括数字锁相环，所述数字锁相环用于对振荡器输出的时钟信号进行跟踪控制，直到所述振荡器输出的时钟信号与GPS接收机输出的时钟信号同步，其特征在于，所述数字锁相环包括：主鉴相器、主计数器、环路滤波器和数/模转换器，其中，
主鉴相器，接收输入的参考时钟信号和所述振荡器输出的时钟信号，用于检测所述参考时钟信号和振荡器输出的时钟信号之间的相位差，根据所述相位差生成第一相位差信号，并将所述第一相位差信号发送到所述环路滤波器；
主计数器，接收振荡器输出的时钟信号和外部的同步信号，用于完成对所述振荡器输出的时钟信号的计数，计数后将所述时钟信号发送给所述主鉴相器；所述同步信号用于对所述主计数器进行同步清零操作；
环路滤波器，接收所述主鉴相器的第一相位差信号，用于将所述第一相位差信号转化为电压控制比特字输出给所述数/模转换器；
数/模转换器，接收所述电压控制比特字，用于完成数字信号到模拟信号的转换，输出模拟电压给所述振荡器，所述模拟电压用于调整所述振荡器输出的时钟信号。
2.根据权利要求1所述的时钟同步装置，其特征在于，所述数字锁相环还包括辅助鉴相器和辅助计数器，其中，
辅助鉴相器，接收输入的参考时钟信号和所述振荡器输出的时钟信号，用于检测所述参考时钟信号和所述时钟信号之间的相位差，并根据所述相位差生成第二相位差信号，将所述第二相位差信号发送到所述环路滤波器；
辅助计数器，接收所述振荡器输出的时钟信号和外部的同步信号，用于完成对所述振荡器输出的时钟信号的计数，计数后将所述时钟信号发送给所述辅助鉴相器；所述同步信号用于对所述辅助计数器进行同步清零操作；
环路滤波器，接收所述辅助鉴相器的第二相位差信号，用于将所述第二相位差信号转化为电压控制比特字输出给所述数/模转换器。
3.根据权利要求2所述的时钟同步装置，其特征在于，所述环路滤波器存储有门限值，所述相位差信号包括第一相位差信号和第二相位差信号，所述主鉴相器将所述第一相位差信号发送到所述环路滤波器；当所述第一相位差信号大于所述门限值时，所述环路滤波器选择使用辅助鉴相器，所述辅助鉴相器将所述第二相位差信号发送到所述环路滤波器；当所述第一相位差信号小于所述门限值时，所述环路滤波器继续选择使用主鉴相器，所述主鉴相器将所述第一相位差信号发送到所述环路滤波器。
4.根据权利要求1或者2所述的时钟同步装置，其特征在于，还包括时钟处理单元，所述时钟处理单元接收所述振荡器输出的时钟信号，根据所述时钟信号生成所述时钟同步装置的输出时钟信号。
5.根据权利要求1所述的时钟同步装置，其特征在于，还包括主计数器同步信号产生单元和微处理器单元，其中，所述微处理器单元用于产生同步启动信号；所述主计数器同步信号产生单元接收所述参考时钟信号和同步启动信号，据此产生所述外部的同步信号，并将所述同步信号输出给所述主计数器。
6.根据权利要求5所述的时钟同步装置，其特征在于，还包括辅助计数器同步信号产生单元，所述辅助计数器同步信号产生单元接收参考时钟信号和同步启动信号，据此产生所述外部的同步信号，并将所述同步信号输出给所述辅助计数器。
7.一种时钟同步方法，其特征在于，包括以下步骤：
(1)在利用主相位进行正常跟踪控制的过程中，主鉴相器检测基准时钟单元上振荡器的时钟信号与参考时钟信号之间的相位差，并根据所述相位差生成第一相位差信号，并将所述第一相位差信号发送到所述环路滤波器；
(2)主计数器接收振荡器输出的时钟信号和外部的同步信号，完成对所述振荡器输出的时钟信号的计数后将所述时钟信号发送给所述主鉴相器；所述同步信号用于对所述主计数器进行同步清零操作；
(3)环路滤波器接收所述主鉴相器的第一相位差信号，将所述第一相位差信号转化为电压控制比特字输出给数/模转换器；
(4)所述数/模转换器接收所述电压控制比特字，完成数字信号到模拟信号的转换，输出模拟电压给所述振荡器，所述模拟电压用于调整所述振荡器输出的时钟信号。
8.根据权利要求7所述的时钟同步方法，其特征在于，步骤(1)中，所述环路滤波器存储有门限值，所述相位差信号包括第一相位差信号和第二相位差信号；当所述第一相位差信号大于所述门限值时，所述环路滤波器选择使用辅助鉴相器，所述辅助鉴相器将所述第二相位差信号发送到所述环路滤波器；当所述第一相位差信号小于所述门限值时，环路滤波器继续选择使用主鉴相器，即使用主相位对所述振荡器输出的时钟信号进行跟踪控制，所述主鉴相器将所述第一相位差信号发送到所述环路滤波器。
9.根据权利要求8所述的时钟同步方法，其特征在于，步骤(2)中，当所述参考时钟信号和振荡器输出的时钟信号之间的相位差大于所述门限值时，辅助计数器接收所述振荡器输出的时钟信号和外部的同步信号，完成对所述振荡器输出的时钟信号的计数后将所述时钟信号发送给辅助鉴相器，所述同步信号用于对所述辅助计数器进行同步清零操作；步骤(3)中，环路滤波器接收所述辅助鉴相器的第二相位差信号，将所述第二相位差信号转化为电压控制比特字输出给所述数/模转换器。
10.根据权利要求8所述的时钟同步方法，其特征在于，
步骤(2)中，所述环路滤波器存储有第一门限值；所述环路滤波器将判断所述主鉴相器输出第一相位差信号的值是否小于所述第一门限值，若小于，继续利用主相位进行跟踪控制；若不小于，则使用辅助相位进行跟踪控制；
步骤(3)中，所述环路滤波器存储有第二门限值；判断所述辅助相位续值取平均后的值是否小于所述第二门限值，若不小于，则继续利用辅助相位进行跟踪控制；若小于，利用辅助相位通过步进调整后的值调整振荡器的时钟信号；
步骤(4)中，当主相位趋于稳定且趋近于0时，无需对主计数器进行同步操作，所述环路滤波器自动切换到使用主相位进行跟踪控制，调整振荡器的时钟信号；当主相位没有稳定且趋近于0时，所述环路滤波器将所述辅助相位步进转化为电压控制比特字输出给所述数/模转换器，继续调整振荡器的时钟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101947494A CN101183927B (zh) | 2007-12-03 | 2007-12-03 | 时钟同步装置及其同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101947494A CN101183927B (zh) | 2007-12-03 | 2007-12-03 | 时钟同步装置及其同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101183927A true CN101183927A (zh) | 2008-05-21 |
| CN101183927B CN101183927B (zh) | 2010-06-16 |
Family
ID=39449026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101947494A Expired - Fee Related CN101183927B (zh) | 2007-12-03 | 2007-12-03 | 时钟同步装置及其同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101183927B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719818A (zh) * | 2008-07-29 | 2010-06-02 | 汤姆森许可贸易公司 | 用于通过经由分组交换网而连接的站产生同步信号的系统 |
| CN102271231A (zh) * | 2010-06-01 | 2011-12-07 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
| CN102904706A (zh) * | 2012-09-26 | 2013-01-30 | 烽火通信科技股份有限公司 | 分组传送网络中的系统频率同步装置及方法 |
| CN101807965B (zh) * | 2009-02-13 | 2013-03-06 | 电信科学技术研究院 | 通信系统中时钟同步装置及方法 |
| CN104457793A (zh) * | 2014-12-08 | 2015-03-25 | 中国科学院上海微系统与信息技术研究所 | 超导全张量磁梯度测控装置的同步精度的平行标定方法 |
| CN105867107A (zh) * | 2016-04-08 | 2016-08-17 | 唐道勇 | 一种低功耗高精度授时系统 |
| CN107229010A (zh) * | 2016-03-25 | 2017-10-03 | 精工爱普生株式会社 | 电路、检测装置、振荡器、电子设备、移动体及检测方法 |
| CN107918444A (zh) * | 2016-10-06 | 2018-04-17 | 美国亚德诺半导体公司 | 基于反馈时钟信号的相位控制 |
| CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
| CN112558018A (zh) * | 2020-12-08 | 2021-03-26 | 深圳市虹远通信有限责任公司 | 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1140973C (zh) * | 2001-11-15 | 2004-03-03 | 东方通信股份有限公司 | 数字通信设备中时钟输出信号的同步处理方法 |
-
2007
- 2007-12-03 CN CN2007101947494A patent/CN101183927B/zh not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719818A (zh) * | 2008-07-29 | 2010-06-02 | 汤姆森许可贸易公司 | 用于通过经由分组交换网而连接的站产生同步信号的系统 |
| US9467722B2 (en) | 2008-07-29 | 2016-10-11 | Thomson Licensing | System for generation of a synchronization signal via stations connected via a packet switching network |
| CN101719818B (zh) * | 2008-07-29 | 2014-01-08 | 汤姆森许可贸易公司 | 用于通过经由分组交换网而连接的站产生同步信号的系统 |
| CN101807965B (zh) * | 2009-02-13 | 2013-03-06 | 电信科学技术研究院 | 通信系统中时钟同步装置及方法 |
| CN102271231A (zh) * | 2010-06-01 | 2011-12-07 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| CN102271231B (zh) * | 2010-06-01 | 2013-01-02 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
| CN102394641B (zh) * | 2011-11-04 | 2014-08-06 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
| CN102904706B (zh) * | 2012-09-26 | 2015-02-25 | 烽火通信科技股份有限公司 | 分组传送网络中的系统频率同步装置及方法 |
| CN102904706A (zh) * | 2012-09-26 | 2013-01-30 | 烽火通信科技股份有限公司 | 分组传送网络中的系统频率同步装置及方法 |
| CN104457793A (zh) * | 2014-12-08 | 2015-03-25 | 中国科学院上海微系统与信息技术研究所 | 超导全张量磁梯度测控装置的同步精度的平行标定方法 |
| CN104457793B (zh) * | 2014-12-08 | 2017-06-16 | 中国科学院上海微系统与信息技术研究所 | 超导全张量磁梯度测控装置的同步精度的平行标定方法 |
| CN107229010A (zh) * | 2016-03-25 | 2017-10-03 | 精工爱普生株式会社 | 电路、检测装置、振荡器、电子设备、移动体及检测方法 |
| CN107229010B (zh) * | 2016-03-25 | 2021-08-27 | 精工爱普生株式会社 | 电路、检测装置、振荡器、电子设备、移动体及检测方法 |
| CN105867107A (zh) * | 2016-04-08 | 2016-08-17 | 唐道勇 | 一种低功耗高精度授时系统 |
| CN107918444A (zh) * | 2016-10-06 | 2018-04-17 | 美国亚德诺半导体公司 | 基于反馈时钟信号的相位控制 |
| CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
| CN112558018A (zh) * | 2020-12-08 | 2021-03-26 | 深圳市虹远通信有限责任公司 | 多系统间时钟与秒脉冲高精度对齐的方法、处理器及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101183927B (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101183927B (zh) | 时钟同步装置及其同步方法 | |
| US7003065B2 (en) | PLL cycle slip detection | |
| CN101448315B (zh) | 帧时钟同步方法和设备 | |
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其系统 | |
| US7693243B2 (en) | Method and circuit for timing recovery | |
| CN101039145B (zh) | 时钟的实现方法、装置 | |
| CN101753134B (zh) | 用于锁相环的软基准切换 | |
| JPH08223236A (ja) | 受信装置及び送受信装置 | |
| CN103138754A (zh) | 频率产生器及产生频率信号的方法 | |
| CN101778468B (zh) | 基站同步方法及其装置 | |
| US9032239B2 (en) | HS-CAN bus clock recovery using a tracking oscillator circuit | |
| US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
| JP3287398B2 (ja) | Ｃｄｍａ受信機及びｃｄｍａ受信機における間欠受信方法 | |
| CN102394641B (zh) | 在处理器中控制不同锁相环输出时钟的控制系统和方法 | |
| JP3749446B2 (ja) | 無線装置の受信機の発振器における周波数追跡の知的ソフトウェア制御の補正 | |
| CN202798579U (zh) | 跟踪振荡器电路和控制器局域网总线系统 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP2008541685A (ja) | 到達時間同期ループ | |
| US8775491B2 (en) | Method and apparatus for reducing signal edge jitter in an output signal from a numerically controlled oscillator | |
| US7242734B2 (en) | Frame boundary discriminator | |
| WO2010072180A1 (zh) | 帧同步方法和设备 | |
| JP2004260321A (ja) | 同期検出回路、同期検出方法 | |
| JP2001244812A (ja) | クロック切替え方法及びクロック切替え装置 | |
| JP3102756B2 (ja) | クロック抽出回路 | |
| JP2007124267A (ja) | クロック再生用ｐｌｌ引込み時間短縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20141203 |
|
| EXPY | Termination of patent right or utility model |