CN101178696A - 基于jtag的数据传输方法,应用该方法的芯片及其测试板 - Google Patents
基于jtag的数据传输方法,应用该方法的芯片及其测试板 Download PDFInfo
- Publication number
- CN101178696A CN101178696A CNA2007101426590A CN200710142659A CN101178696A CN 101178696 A CN101178696 A CN 101178696A CN A2007101426590 A CNA2007101426590 A CN A2007101426590A CN 200710142659 A CN200710142659 A CN 200710142659A CN 101178696 A CN101178696 A CN 101178696A
- Authority
- CN
- China
- Prior art keywords
- data
- transferred
- jtag
- transmission
- indicating section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种基于JTAG的数据传输方法，用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯片的数据源，该方法包括以下步骤：步骤一，读取该传输寄存器的数据有效指示部分；步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返回步骤一；以及步骤三，读取该传输寄存器中的所述待传数据。本发明的数据传输方法，能降低传输过程中的额外开销(主要包括查询状态寄存器、重复写入读数据寄存器指令)，提高传输效率，从而在相同的TCK时钟频率下获得较高的数据传输速度。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种基于JTAG的数据传输方法，应用该方法的芯片及其测试板。
背景技术
JTAG(Joint Test Action Group)标准是一种关于数字集成电路或数模混合电路数字部分的测试访问端口(Test Access Port，TAP)和边界扫描架构的标准，其中，TAP是一种通用端口，JTAG的基本工作原理是在器件内部定义一个TAP，通过该TAP，该器件可以访问系统提供的多种测试功能以及JTAG标准规定的测试功能。
图1为现有技术的测试访问端口(TAP)的信号接口图，如图1所示，TAP有3个输入信号(TMS、TCK、TDI)，1个输出信号(TDO)，以及1个可选的低电平有效的异步复位信号(TRSTn)。
根据JTAG标准，TAP内部设置一个状态机，称为TAP控制器。TAP控制器是一个16状态的有限状态机，在TCK时钟驱动下由TMS控制各状态的转换，从而实现数据和指令的输入。图2为现有技术中TAP控制器的状态转移图，如图2所示，通过控制TAP控制器的状态转移可以读写芯片测试电路中的所有指令和数据寄存器。
图3为现有技术中数据传输系统的结构图。如图3所示，现有技术的数据传输系统包括发送端1和接收端2。在该数据传输系统的两端分别是数据源3，以及用于数据处理或记录的主机或者其他数据采集器4。其中，基于JTAG的数据传输器发送端通过数据寄存器(DR_USER)以及状态寄存器(DR_STATUS)来实现。
如图3所示，状态寄存器DR_STATUS用于表征数据寄存器DR_USER的相关状态，如有无数据。首先，接收端向TAP写入读状态寄存器DR_STATUS指令，然后读取DR_STATUS：如果DR_STATUS显示DR_USER中有数据，则写入读数据寄存器DR_USER指令，然后读出数据，此时发送端将DR_STATUS中的状态设为“DR_USER无数据”；如果DR_STATUS显示DR_USER中无数据，则重新读取DR_STATUS。当DR_USER中无数据时，发送端允许往DR_USER中写入新的要传输的数据，一旦有新数据写入，DR_STATUS的状态立即被置为“DR_USER有数据”；当DR_USER中有数据时，发送端不允许改写DR_USER。
上述数据传输方法存在传输效率低的问题：以完成一次DR_USER数据的读取为例，接收端至少需要写两次JTAG指令寄存器(读DR_STATUS指令和读DR_USER指令)，并读两次JTAG数据寄存器(读DR_STATUS和DR_USER)。例如，当数据宽度为16比特、DR_STATUS长度为4比特、JTAG指令长度为4比特时，要完成一次DR_USER数据的读取，需要大约50个TCK时钟。
发明内容
本发明的目的在于，提供一种基于JTAG的数据传输方法，应用该方法的芯片及其测试板，能够用较少的JTAG TCK时钟获取所要传输的数据，从而在相同的TCK时钟频率下获得较高的数据传输速度。
为了实现本发明的目的，本发明提供一种基于JTAG的数据传输方法，用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯片的数据源，该方法包括以下步骤：
步骤一，读取该传输寄存器的数据有效指示部分；
步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返回步骤一；以及
步骤三，读取该传输寄存器中的所述待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，在该步骤三中，还包括：在该传输寄存器中的待传数据全部被读取后，设置该传输寄存器的数据有效指示部分为显示无待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，在进行该方法的同时，对该数据有效指示部分进行判断，若该数据有效指示部分显示无待传数据，则向该传输寄存器写入待传数据，然后设置该传输寄存器的数据有效指示部分为显示有待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，该数据有效指示部分为传输寄存器中的最低位。
如本发明优选实施例所述的基于JTAG的数据传输方法，该数据有效指示部分为至少一个比特。
为了实现本发明的目的，本发明还提供一种基于JTAG的芯片，包括数据源，测试访问端口，在该测试访问端口中包括传输寄存器，该传输寄存器用于寄存数据有效指示部分和待传数据部分。
如本发明优选实施例所述的芯片，其特征在于，该数据有效指示部分为传输寄存器中的最低位。
如本发明优选实施例所述的芯片，其特征在于，该数据有效指示部分为至少一个比特。
如本发明优选实施例所述的芯片，其特征在于，该测试访问端口进一步包括多路选择器和复合器。
为了实现本发明的目的，本发明还提供一种基于JTAG的测试板，包括控制模块、JTAG接口模块、数据缓存模块和主机接口模块，其中，控制模块控制测试板，JTAG接口模块与芯片的TAP的交互；其特征在于，该测试板进一步包括判断模块，其与该控制模块连接，用于对TAP中的传输寄存器的数据有效指示部分进行判断，以进行待传数据的传输。
本发明的数据传输方法，能降低传输过程中的额外开销(主要包括查询状态寄存器、重复写入读数据寄存器指令)，提高传输效率，从而在相同的TCK时钟频率下获得较高的数据传输速度。
例如，当数据宽度为16比特、DR_STATUS长度为1比特、JTAG指令长度为4比特时，要完成一次DR_USER数据的读取，需要大约50个TCK时钟。采用本发明后，完成一次DR_TRANS数据的读取只需要大约20个TCK时钟。
附图说明
图1为现有技术中测试访问端口(TAP)的信号接口图；
图2为现有技术中TAP控制器的状态转移图；
图3为现有技术中数据传输系统的结构图；
图4为根据本发明具体实施例的数据传输系统的结构图；
图5为根据本发明具体实施例的传输寄存器的数据结构图；
图6为根据本发明具体实施例的接收端结构的模块图；
图7为根据本发明具体实施例的接收端工作的流程图；以及
图8为根据本发明具体实施例的发送端工作的流程图。
具体实施方式
基于JTAG的数据传输方法的具体实施例
以下，结合图4到图8描述本发明的基于JTAG的数据传输方法，其中，图4为根据本发明具体实施例的数据传输系统的结构图；图5为根据本发明具体实施例的传输寄存器的数据结构图；图6为根据本发明具体实施例的接收端结构的模块图；图7为根据本发明具体实施例的接收端工作的流程图；以及图8为根据本发明具体实施例的发送端工作的流程图。
如图4所示，根据本发明实施例的基于JTAG的数据传输系统包括：发送端1和接收端2。在该数据传输系统的两端分别是数据源3，以及用于数据处理或记录的主机或者其他数据采集器4。
如图5所示，发送端中的传输寄存器DR_TRANS的数据结构包括两部分，即数据有效指示VALID_IND部分和待传数据部分，其中为了获得最高的传输效率，数据有效指示VALID_IND部分占用一个比特位表示，其余为待传数据部分。
根据本发明的基于JTAG的数据传输方法的基本工作原理是：根据JTAG，当TAP控制器处于Shift-DR状态时，接收端可以首先获取传输寄存器DR_TRANS的数据有效指示位VALID_IND，通过在数据有效指示VALID_IND加载关于待传数据的信息，简化接收端的数据获取流程，达到降低额外的TCK时钟开销并获得较高的传输效率的目的。
利用上述特征，如图7所示，在本基于JTAG的数据传输方法中，首先，读取该传输寄存器的数据有效指示部分；其次，对该数据有效指示部分进行判断，若该数据有效指示部分显示无待传数据，则继续读取该传输寄存器的数据有效指示部分，若该数据有效指示部分显示有待传数据，则读取该传输寄存器中的待传数据。接下来，重复上述过程。
其中，该传输寄存器中的待传数据全部被读取后，可将该传输寄存器的数据有效指示部分设置为显示无待传出数据。
另外，如图8所示，可同时对该数据有效指示部分进行判断，若该数据有效指示部分显示无待传数据，则向该传输寄存器写入待传数据，并设置该传输寄存器的数据有效指示部分为显示有待传出数据。
以下进一步参照图7和图8，详细介绍根据本发明的基于JTAG的数据传输方法，其中如图7所示，部分步骤在接收端进行，如图8所示，部分步骤在发送端进行，所述两部分步骤同时进行。以下根据具体实施例，分别介绍基于JTAG的数据传输方法在接收端和发送端的工作步骤。
首先，参照图7，说明根据本发明的基于JTAG的数据传输方法在接收端的工作步骤。
步骤11.使TAP控制器回到“Test-Logic Reset”状态。
步骤12.发送相应的TMS信号，使TAP控制器依次进入“Run-Test/Idle”、“Select-DR-Scan”、“Select-IR-Scan”、“Capture-IR”状态，然后通过“Shift-IR”状态发送读待传数据状态的指令；
然后，发送相应的TMS信号，使TAP控制器依次进入“Exit-IR”、“Update-IR”、“Run-Test/Idle”状态。
步骤13.发送相应的TMS信号，使TAP控制器依次进入“Select-DR-Scan”、“Capture-DR”状态，然后在TAP控制器的“Shift-DR”状态读取DR_TRANS的第一个比特位，即VALID_IND，该位显示待传数据状态。
步骤14.对VALID_IND进行判断，如果VALID_IND显示DR_TRANS中无待传数据，则发送相应的TMS信号，使TAP控制器依次进入“Exit-DR”、“Update-DR”、“Run-Test/Idle”状态，然后从步骤12开始再次进行本流程；如果VALID_IND显示DR_TRANS中有待传数据，则进行步骤14。
步骤15.在TAP控制器的“Shift-DR”状态发送读取待传数据的指令。
步骤16.读取传输寄存器DR_TRANS的其余比特位，即待传数据，然后将数据转发给主机4，并将VALID_IND设置为“DR_TRANS中无待传数据”，然后发送相应的TMS信号，使TAP控制器依次进入“Exit-DR”、“Update-DR”、“Run-Test/Idle”状态，然后从步骤13开始再次进行本流程。
其次，参照图8，说明根据本发明的基于JTAG的数据传输方法在发送端的工作步骤。
步骤21.将VALID_IND的初始状态设置为“DR_TRANS中无待传数据”，其中VALID_IND为DR_TRANS的第一个比特位，其显示DR_TRANS中有无待传数据，；
步骤22.读取DR_TRANS的第一个比特位，即VALID_IND；
步骤23.检测VALID_IND的状态并进行判断，如果VALID_IND的状态为“DR_TRANS中有待传数据”，则返回步骤22，继续读取VALID_IND的状态；如果VALID_IND的状态为“DR_TRANS中无待传数据”，则进行步骤24；
步骤24.允许数据源3向DR_TRANS写入待传数据，然后将VALID_IND的状态设置为“DR_TRANS中有待传数据”。
综上所述，根据本发明的基于JTAG的数据传输方法可用来将目标芯片上的数据利用JTAG接口传输到主机或者其他数据采集器上。利用该方法，发送端在传输寄存器头部配置一个或多个比特，组成数据有效指示，接收端利用此指示可以省去JTAG指令的重复写入，降低数据读取时延，降低传输过程中的额外开销，提高传输效率，从而在相同的JTAG_TCK时钟频率下获得较高的传输速度。
基于JTAG的数据传输系统具体实施例
以下结合图4到图8描述本发明的基于JTAG的数据传输系统，该系统包括被测试芯片、用于测试该芯片的测试板和用于采集测试数据的计算机，其中，图4为根据本发明具体实施例的数据传输系统的结构图；图5为根据本发明具体实施例的传输寄存器的数据结构图；图6为根据本发明具体实施例的接收端结构的模块图；图7为根据本发明具体实施例的接收端工作的流程图；以及图8为根据本发明具体实施例的发送端工作的流程图。
如图4所示，根据本发明具体实施例的数据传输系统包括：发送端1，即被测试芯片中的TAP，接收端2，例如用于测试该芯片的测试板，在该数据传输系统的两端分别是数据源3，即被测试芯片的核心部分，以及用于数据处理或记录的主机或者其他数据采集器4。
如图5所示，发送端，即被测试芯片中的TAP中的传输寄存器DR_TRANS的数据结构包括两部分，数据有效指示VALID_IND部分和待传数据部分，其中为了获得最高的传输效率，数据有效指示VALID_IND部分占用一个比特位表示，其余为待传数据部分。
如图6所示，根据本发明具体实施例的接收端，例如用于测试该芯片的测试板，包括控制模块、JTAG接口模块、判断模块、数据缓存模块和主机接口模块，其中，控制模块控制接收端的工作流程，JTAG接口模块实现与发送端的TAP的交互，判断模块用来判断VALID_IND的状态，数据缓存模块和主机接口模块共同分别实现数据缓存并最终将数据转发至主机。
根据本发明的基于JTAG的数据传输系统的基本工作原理是：根据JTAG，当发送端1中的TAP控制器处于Shift-DR状态时，接收端2可以首先获取发送端1中的传输寄存器DR_TRANS的数据有效指示位VALID_IND，数据有效指示VALID_IND携带待传数据状态信息，接收端2根据数据有效指示VALID_IND携带的待传数据状态信息，接收待传数据或持续检测数据有效指示VALID_IND，同时发送端1根据数据有效指示VALID_IND携带的待传数据状态信息，发送待传数据或持续检测数据有效指示VALID_IND，其中发送端1发送待传数据和接收端2接收待传数据时都会相应改变数据有效指示VALID_IND携带的待传数据状态信息，发送端1从数据源3获取数据，接收端2将获取的数据传输至数据采集器4。根据本发明的基于JTAG的数据传输系统简化接收端的数据获取流程，达到降低额外的TCK时钟开销并获得较高的传输效率的目的。
以下根据图7，详细介绍接收端中的各个模块工作的流程。
步骤11.控制模块通过JTAG接口模块使TAP控制器回到“Test-LogicReset”状态；
步骤12.控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次进入“Run-Test/Idle”、“Select-DR-Scan”、“Select-IR-Scan”、“Capture-IR”状态，然后通过“Shift-IR”状态发送读待传数据状态的指令；
然后，控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次进入“Exit-IR”、“Update-IR”、“Run-Test/Idle”状态；
步骤13.控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次进入“Select-DR-Scan”、“Capture-DR”状态，然后控制模块通过JTAG接口模块在TAP控制器的“Shift-DR”状态读取DR_TRANS的第一个比特位，即VALID_IND，该位显示待传数据状态；
步骤14.控制模块通过判断模块对VALID_IND进行判断，如果VALID_IND显示DR_TRANS中无待传数据，则控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次进入“Exit-DR”、“Update-DR”、“Run-Test/Idle”状态，然后从步骤13开始再次进行本流程；如果VALID_IND显示DR_TRANS中有待传数据，则进行步骤15。
步骤15.控制模块通过JTAG接口模块在TAP控制器的“Shift-DR”状态发送读取待传数据的指令。
步骤16.控制模块通过JTAG接口模块读取传输寄存器DR_TRANS的其余比特位，即待传数据，然后接收端通过数据缓存模块和主机接口模块将数据转发给主机4，并将VALID_IND设置为“DR_TRANS中无数据”，然后控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次进入“Exit-DR”、“Update-DR”、“Run-Test/Idle”状态，然后从步骤13开始再次进行本流程。
以下根据图8，详细介绍发送端的工作流程。
步骤21.发送端TAP将VALID_IND的初始状态设置为“DR_TRANS中无数据”，其中VALID_IND为DR_TRANS的第一个比特位，其显示DR_TRANS中有无数据，；
步骤22.发送端读取DR_TRANS的第一个比特位，即VALID_IND；
步骤23.发送端TAP检测VALID_IND的状态并进行判断，如果VALID_IND的状态为“DR_TRANS中有数据”，则返回步骤22，继续读取VALID_IND的状态；如果VALID_IND的状态为“DR_TRANS中无数据”，则进行步骤24；
步骤24.发送端TAP允许数据源3向DR_TRANS写入待传数据，然后将VALID_IND的状态设置为“DR_TRANS中有数据”。
综上所述，本发明的基于JTAG的数据传输系统可用来将目标芯片上的数据利用JTAG接口传输到主机或者其他数据采集器上。该装置的发送端在传输寄存器头部配置一个或多个比特，组成数据有效指示，接收端利用此指示可以省去JTAG指令的重复写入，降低数据读取时延，降低传输过程中的额外开销，提高传输效率，从而在相同的TCK时钟频率下获得较高的传输速度。
通过以上对实施方式的描述，本领域的技术人员可以清楚地了解到本发明可作为对外数据传输装置用到已具备JTAG接口的芯片上，但是本发明也可用在其它需要进行单向数据传输的领域。
以上，是为了使本领域普通技术人员理解本发明，而对本发明所进行的详细描述，但可以想到，在不脱离本发明的权利要求所涵盖的范围内还可以做出其它的变化和修改，这些变化和修改均在本发明的保护范围内。
Claims (10)
1.一种基于JTAG的数据传输方法，用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯片的数据源，该方法包括以下步骤：
步骤一，读取该传输寄存器的数据有效指示部分；
步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返回步骤一；以及
步骤三，读取该传输寄存器中的所述待传数据。
2.如权利要求1所述的基于JTAG的数据传输方法，其特征在于，在该步骤三中，还包括：在该传输寄存器中的待传数据全部被读取后，设置该传输寄存器的数据有效指示部分为显示无待传数据。
3.如权利要求1所述的基于JTAG的数据传输方法，其特征在于，在进行该方法的同时，对该数据有效指示部分进行判断，若该数据有效指示部分显示无待传数据，则向该传输寄存器写入待传数据，然后设置该传输寄存器的数据有效指示部分为显示有待传数据。
4.如权利要求1至3任一所述的基于JTAG的数据传输方法，其特征在于，该数据有效指示部分为传输寄存器中的最低位。
5.如权利要求1至3任一所述的基于JTAG的数据传输方法，其特征在于，该数据有效指示部分为至少一个比特。
6.一种基于JTAG的芯片，包括数据源，测试访问端口，其特征在于，在该测试访问端口中包括传输寄存器，该传输寄存器用于寄存数据有效指示部分和待传数据部分。
7.如权利要求6所述的芯片，其特征在于，该数据有效指示部分为传输寄存器中的最低位。
8.如权利要求6或7所述的芯片，其特征在于，该数据有效指示部分为至少一个比特。
9.如权利要求6所述的芯片，其特征在于，该测试访问端口进一步包括多路选择器和复合器。
10.一种基于JTAG的测试板，包括控制模块、JTAG接口模块、数据缓存模块和主机接口模块，其中，控制模块控制测试板，JTAG接口模块与芯片的TAP的交互；其特征在于，该测试板进一步包括判断模块，其与该控制模块连接，用于对TAP中的传输寄存器的数据有效指示部分进行判断，以进行待传数据的传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101426590A CN101178696A (zh) | 2007-08-20 | 2007-08-20 | 基于jtag的数据传输方法,应用该方法的芯片及其测试板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101426590A CN101178696A (zh) | 2007-08-20 | 2007-08-20 | 基于jtag的数据传输方法,应用该方法的芯片及其测试板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101178696A true CN101178696A (zh) | 2008-05-14 |
Family
ID=39404954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101426590A Pending CN101178696A (zh) | 2007-08-20 | 2007-08-20 | 基于jtag的数据传输方法,应用该方法的芯片及其测试板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101178696A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101727375B (zh) * | 2008-10-22 | 2012-11-07 | 英业达集团(天津)电子技术有限公司 | 新世代周边连接接口的测试系统及其测试方法 |
-
2007
- 2007-08-20 CN CNA2007101426590A patent/CN101178696A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101727375B (zh) * | 2008-10-22 | 2012-11-07 | 英业达集团(天津)电子技术有限公司 | 新世代周边连接接口的测试系统及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1866657B1 (en) | Optimized jtag interface | |
| JP3372052B2 (ja) | 境界走査集積回路 | |
| US20210333325A1 (en) | Interface to full and reduced pin jtag devices | |
| US11906582B2 (en) | Shadow access port method and apparatus | |
| US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
| WO2007021732A2 (en) | Selectable jtag or trace access with data store and output | |
| CN101932945A (zh) | 用于隔离片上系统的扫描路径的一部分的设备和方法 | |
| CN109765482A (zh) | 一种多芯片间高速互连测试方法 | |
| US9213062B2 (en) | Addressable tap address, state monitor, decode and TMS gating circuitry | |
| CN101545950B (zh) | 扫描控制方法和设备 | |
| EP1817596B1 (en) | Integrated circuit and a method for testing a multi-tap integrated circuit | |
| US7890824B2 (en) | Asynchronous communication apparatus using JTAG test data registers | |
| US7284172B2 (en) | Access method for embedded JTAG TAP controller instruction registers | |
| CN101178696A (zh) | 基于jtag的数据传输方法,应用该方法的芯片及其测试板 | |
| CN110717311A (zh) | 一种fpga内部访问系统、fpga验证方法 | |
| CN100442072C (zh) | 用以测试数字逻辑电路的测试电路 | |
| CN100370269C (zh) | 一种边界扫描测试控制器及边界扫描测试方法 | |
| CN101782626A (zh) | 一种jtag端口控制器 | |
| KR101013270B1 (ko) | Ｉｅｅｅ 1149.1 ｊｔａｇ 표준 확장 방법 및 장치 | |
| CN114360632A (zh) | 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| KR20060095283A (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| CN109425823B (zh) | Jtag接口中的顺序测试访问端口选择 | |
| US7861129B2 (en) | Integrated circuit for writing and reading registers distributed across a semiconductor chip | |
| CN117290212A (zh) | 基于risc-v架构调试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080514 |