CN101176302B - 一种基于非整数泄露率的支路信号恢复方法及其装置 - Google Patents

Abstract

本发明公开一种基于非整数泄露率的支路信号恢复方法及其装置，用缓存器对解映射出的支路信号缓存，再通过信号平滑模块产生的读写地址信号将其均匀地读取。该信号平滑模块先计算选定单位时间内实际解映射出的支路信号相对于标准速率支路信号增减的比特数T，确定要泄漏的比特数；由该值获取对应泄漏率的整数部分M0和初始余数部分N0，计算出比特泄漏间隔，在单位时间内将比特数均匀地全部泄漏掉；每经过一个比特泄漏间隔时间产生一个泄漏脉冲信号，将其与标准速率的均匀脉冲信号叠加并对叠加信号的脉冲计数，从而产生均匀变化的读写地址将缓存的支路信号读出。采用本发明方法，可使得处理后的支路信号经一次精确泄漏后具有更好的平滑性。

Description

一种基于非整数泄露率的支路信号恢复方法及其装置

技术领域

本发明涉及从SDH(同步数字体系)的VC(虚容器)中恢复出PDH(准同步数字体系)信号的技术，尤其涉及对信号进行平滑时基于非整数泄露率的支路信号恢复方法及实现装置。

背景技术

在SDH体系中传送PDH支路信号(以后简称支路信号)的时候，根据标准，首先需要将PDH信号(被看做净荷)通过映射按一定的映射结构适配到SDH的虚容器VC中，支路信号与标准VC速率的差异经过映射调整比特的控制来消除，当调整比特指示调整位置有效的时候，调整有效位置可以装入净荷，反之，装入填充比特。经过这样的适配后支路信号就被封装在VC中，而VC信号能够在SDH的网络体系里面独立地进行传送，复用和交叉连接，把支路信号送到需要到达的地方。到达目的地后，需要将支路信号从VC里面提取出来，这一过程称为解映射，而为了从VC中恢复出均匀的支路信号来，就需要恢复出支路信号原来均匀的时钟信号。而由于支路信号在封装进VC的时候已经失去了其时钟信号，需要从解映射的信号流中再恢复支路信号的时钟信号，但按照映射帧结构去掉塞入比特和开销比特，解映射后得出的信号流是一个带缺口的不规则信号流。

而且，支路信号在SDH体系中传递时由于指针调整的作用，当封装支路信号的VC在SDH体系传递的过程中由于网络本身的不同步或失步出现指针调整时，VC的位置在SDH体系的帧结构中会出现1个字节或是3个字节的变化，导致这一帧里实际VC的内容有多达8或24个比特的变化，因此恢复出来的信号流是一个不规则的信号流，而根据此信号流恢复出的支路信号时钟具有较大的抖动值。所以在解映射时，降低这种由于信号流相位跃变导致恢复出来的信号抖动过大是这一过程中的一个关键问题。

因此要降低恢复出的时钟信号的抖动，就需要对恢复的信号进行平滑处理，对于一次指针调整带来的信息比特的变化值，可以考虑将这些指针调整带来变化的比特数先保存起来(可能是多了或者少了)，然后再将它们一次一个比特地均匀释放。而整个过程相当于将集中的相位变化“分散”成多次较小的变化。相当于水库一样，将一次的洪流先存放起来，然后再逐渐慢慢泄漏出去，因此称为“泄漏”。每一次泄漏掉一个比特所需要的单位时间则称之为泄漏率。支路信号通过泄漏处理后，信号将变得均匀，从而可以得到抖动较小的时钟信号。

但在现有技术对支路信号进行泄漏的处理过程中，却存在以下缺点：

1.对于计算出来的泄漏率取整数部分来进行泄漏平滑，而实际上泄漏率大多是一个非整数数值，这样使得在只用泄漏率的整数部分来泄漏积累比特的时候，出现泄漏次数多于需要泄漏的比特数，不能精确泄漏的问题。

2.由于上一问题的存在，现有技术中需要额外的电路来消除过泄漏比特的影响，增加了电路的复杂性。

3.泄漏率的计算需要外部处理器来完成。

发明内容

本发明要解决的技术问题是提供一种基于非整数泄露率的支路信号恢复方法，使得处理后的支路信号经一次精确泄漏后具有更好的平滑性。本发明还要提供一种可实现该方法的支路信号恢复装置。

为了解决上述技术问题，本发明提供了一种基于非整数泄露率的支路信号恢复方法，包括以下步骤：

步骤(a)：从虚容器中解映射出支路信号并缓存；

步骤(b)：计算出每一个选定的单位时间内，实际解映射出的支路信号相对于其标准速率支路信号所增加或减少的比特数T，并根据该T值确定下一个单位时间内要泄漏的比特数T；

步骤(c)：根据要泄漏的比特数T和所述单位时间内包含的最小泄漏间隔数，得到要泄漏的比特数T对应的泄漏率，包括整数部分M0和初始余数部分N0；

步骤(d)：在每一个单位时间内，根据泄漏率的整数部分M0和初始余数部分N0算出为最小泄漏间隔整数倍的比特泄漏间隔并使其均匀变化，在该单位时间内将要泄漏的比特数T按当前的比特泄漏间隔逐一泄漏掉；

步骤(e)：每经过一个比特泄漏间隔产生一个与要泄漏的比特数T值正负一致的泄漏脉冲信号，将该泄漏脉冲信号与具有所述支路信号标准速率的均匀脉冲信号相叠加，并对叠加信号的脉冲累加计数，得到均匀变化的读写地址信号，用该读写地址信号将缓存的所述支路信号读出。

进一步地，上述支路信号恢复方法还可具有以下特点：所述步骤(d)中，是以泄漏率的初始余数部分N0为增量和初值，每经过一个比特泄漏间隔对余数部分累加一次，当该累加的值＜要泄漏的比特数T时，以泄漏率的整数部分M0为下一个比特释放的比特泄漏间隔，而在该累加的值≥要泄漏的比特数T时，以M0+1为下一个比特释放的比特泄漏间隔并将该累加的余数部分值减去要泄漏的比特数T。

进一步地，上述支路信号恢复方法还可具有以下特点：所述步骤(e)中，是对所述最小泄漏间隔计数，在计数值等于所述比特泄漏间隔值时，产生一个正或负的泄漏脉冲信号并对最小泄漏间隔重新开始计数。

进一步地，上述支路信号恢复方法还可具有以下特点：所述步骤(b)中，是对当前单位时间和此前的连续单位时间内的所有比特数T取均值，来确定所述要泄漏的比特数T。

进一步地，上述支路信号恢复方法还可具有以下特点：所述步骤(c)中，所述泄漏率是根据要泄漏的比特数T从存储单元中直接取出的，该存储单元预先存储了所有可能的要泄漏的比特数T所对应的泄漏率。

进一步地，上述支路信号恢复方法还可具有以下特点：所述步骤(e)将所述泄漏脉冲信号和所述标准速率的均匀脉冲信号叠加时，需要将两者的脉冲信号错开，以避免脉冲的重叠，且在对该两者的叠加信号的脉冲计数时，每出现一个标准速率信号脉冲和正泄漏脉冲，计数加1，每出现一个负泄漏脉冲，计数减1。

进一步地，上述支路信号恢复方法还可具有以下特点：为了实现每出现一个负泄漏脉冲计数减1，在对高速时钟分频时，使得到的所述标准速率的均匀脉冲信号在最小泄漏间隔内的脉冲数比其标准数目少一个，如果在一个最小泄漏间隔内所述叠加信号中没有负泄漏脉冲，则对计数产生的读写地址再加1；如果有负泄漏脉冲，则计数产生的读写地址保持不变。

进一步地，上述支路信号恢复方法还可具有以下特点：所述最小泄漏间隔是指信号流中能够重复出现的信号结构段对应的时间。

进一步地，上述支路信号恢复方法还可具有以下特点：还包括步骤(f)：利用所述计数产生的均匀变化的读写地址信号将读出的支路信号再写入另一缓存器二次缓存，并将该读写地址信号作为鉴相信号以恢复出均匀时钟，然后用该均匀时钟读取二次缓存的支路信号，恢复出最终需要的均匀支路信号。

为了实现上述方法，本发明提供了一种基于非整数泄露率的支路信号恢复装置，包括用于缓存解映射后不规则支路信号的一级缓存器模块和用于提供地址信号将缓存的支路信号读出的信号平滑模块，其特征在于，所述信号平滑模块进一步包括调整影响比特计数单元、泄漏间隔计算单元和泄漏实现单元，其中：

所述调整影响比特计数单元用于计算选定单位时间内实际解映射出的支路信号相对于标准速率支路信号增加或减少的比特数T，并根据该T值确定并输出下一单位时间内要泄漏的比特数T；

所述泄漏间隔计算单元用于在每一个单位时间内，根据泄漏率的整数部分M0和初始余数部分N0计算比特泄漏间隔并使其均匀变化，在该单位时间内将要泄漏的比特数T按当前的比特泄漏间隔逐一泄漏掉；

所述泄漏实现单元用于每经过一个比特泄漏间隔产生一个与要泄漏的比特数T正负一致的泄漏脉冲信号，将该泄漏脉冲信号与具有所述支路信号标准速率的均匀脉冲信号相叠加，并对叠加信号的脉冲累加计数，得到均匀变化的读写地址信号，用该读写地址信号将缓存的所述支路信号读出。

进一步地，上述支路信号恢复装置还可具有以下特点：所述调整影响比特计数单元还包括一个滑动平均子单元，用于对当前单位时间和此前的连续单位时间内的所有比特数T取均值得到所述要泄漏的比特数T。

进一步地，上述支路信号恢复装置还可具有以下特点：所述泄漏间隔计算单元包括泄漏率获取子单元、逻辑运算子单元和选择器，其中：

所述泄漏率获取子单元，用于根据要泄漏的比特数T得到包括整数部分M0和初始余数部分N0的泄漏率；

所述逻辑运算子单元，用于以泄露率的初始余数部分N0为增量和初值，每经过一个比特泄漏间隔对余数部分累加一次，当该累加的值＜要泄漏的比特数T时，指示所述选择器选通泄漏率的整数部分M0输出，而在该累加的值≥要泄漏的比特数T时，指示所述选择器选通M0+1值输出并将该累加的余数部分值减去要泄漏的比特数T；

所述选择器，用于根据所述逻辑运算子单元的指示信号从M0和M0+1中选择一个作为下一个比特释放的比特泄漏间隔值输出。

进一步地，上述支路信号恢复装置还可具有以下特点：所述泄漏实现单元包括：最小泄漏间隔计数器，用于对经过的最小泄漏间隔计数并在输出泄漏脉冲信号后清零；比较器，用于比较所述最小泄漏间隔计数器的计数值和所述比特泄漏间隔值，在两者相等时产生一个与要泄漏的比特数T正负一致的泄漏脉冲信号；分频器，用于对高速时钟分频得到具有所述支路信号标准速率的均匀脉冲信号；脉冲计数器，用于将所述均匀脉冲信号和泄漏脉冲信号叠加并对叠加信号的脉冲计数，计数结果作为所述第一级缓存器模块的读写地址信号输出。

进一步地，上述支路信号恢复装置还可具有以下特点：所述泄漏率获取子单元包括一个存储器，用于存放所有可能的要泄漏的比特数T所对应的泄漏率的整数部分M0和初始余数部分值N0供取出。

进一步地，上述支路信号恢复装置还可具有以下特点：还包括一个与所述第一级缓存器模块连接的第二级缓存器模块，用于缓存从所述第一级缓存器模块读出的支路信号，并通过地址鉴相恢复出的均匀的支路时钟信号将其读出。

进一步地，上述支路信号恢复装置还可具有以下特点：该支路信号恢复装置的各个模块均接入了一个速率高于所述支路信号的高速时钟作为各个模块进行支路信号平滑处理的基础时钟。

由上可知，采用本发明所述装置和方法通过对泄漏率的初始余数部分的处理，不仅可以将选定时间内指针调整和映射调整后相对于标准速率信号增加或减少的比特数全部泄漏掉，使得泄漏更精确，同时也保证了比特泄漏间隔的平滑性，使得产生的读写地址更均匀，恢复出的支路时钟信号有较小的抖动值。进一步地，本发明所述装置采用纯硬件电路来实现非整数泄漏率的计算和泄漏实现，不需要外部处理器的参与，也无需电路来消除过泄漏比特的影响。

附图说明

图1是本发明一较佳实施方式的装置结构示意图。

图2是本发明一较佳实施方式的方法流程图。

具体实施方式

如图1所示，本实施方式所述装置包含第一级先进先出缓存器(FIFO1)模块，第二级先进先出缓存器(FIFO2)模块以及信号平滑模块。同时为其提供一个频率高于恢复支路信号时钟频率的高速时钟，作为实现支路信号平滑处理的上述各个模块的基础时钟，其中图中

表示求和装置，

表示比较器。

第一级先进先出缓存器模块用于缓存解映射出的不规则的支路信号，通过信号平滑模块产生的读写地址将其均匀地读出，实现信号的平滑。

第二级先进先出缓存器模块用于缓存从第一级先进先出缓存器模块读出的支路信号，并通过恢复出的均匀支路时钟信号将其读出。如图1所示，该均匀的支路时钟信号是利用信号平滑模块产生的均匀的读写地址的最高位与恢复时钟产生的读地址信号的最高位信号鉴相，通过低通滤波后控制外部电路的压控振荡器(VCXO)而恢复的。

信号平滑模块又包括：调整影响比特计数单元、泄漏间隔计算单元和泄漏实现单元。其中：

调整影响比特计数单元用于计算选定单位时间内实际解映射出的支路信号相对于标准速率支路信号增加或减少的比特数T，对其滑动平均后输出下一单位时间内要泄漏的比特数T。如图1所示，该单元中的实际信号计数器和标准速率信号计数器分别用于计算实际有效的信号比特数和标准速率支路信号的比特数，相减得到差值后，在滑动平均计算子单元对当前单位时间和此前的连续单位时间内的所有比特数T取均值得到要泄漏的比特数T。

泄漏间隔计算单元用于以要泄漏的比特数T为地址取出存储器中对应的包括整数部分M0和初始余数部分N0的泄漏率，以泄漏率的初始余数部分N0为初值和增量，每经过一个比特泄漏间隔对余数部分累加一次，在累加的余数部分值≥要泄漏的比特数T时，将M0+1作为下一个比特释放的比特泄漏间隔输出并将累加的余数部分值减去要泄漏的比特数T，在累加的余数部分值＜要泄漏的比特数T时，将泄漏率的整数部分M0作为下一个比特释放的比特泄漏间隔输出。这里的比特泄漏间隔是用两次泄漏之间的最小泄漏间隔的个数表示的。

如图1所示，该泄漏间隔计算单元中有一个存储器ROM，其中存有要泄漏的比特数T与其泄漏率的整数部分M0和初始余数部分N0对应的索引关系表，根据要泄漏的比特数T就可以直接取出M0和N0，避免了直接用电路计算除法的问题，也无需外部处理器来进行泄漏率的运算。当然通过外部处理器参与计算上述要泄漏的比特数T和比特泄漏间隔也是可以的，但对处理器的运算速度要求很高。

图中的求和装置(∑)、比较器(∑＞＝T)和减法器(∑-T)组成的逻辑运算子单元分别用于完成上述余数部分的累加，累加的余数部分值与要泄漏的比特数T的比较，以及累加值与要泄漏的比特数T的减法运算。本实施方式中，泄漏实现单元的比较器在最小泄漏间隔计数和比特泄漏间隔的值相等时，会输出一个指示信号启动上述累加、比较和减法运算(图中未示出)。二选一的选择器则根据累加值和要泄漏的比特数T的比较结果从M0和M0+1中选择一个作为下一个比特释放的比特泄漏间隔值输出。

泄漏实现单元用于在比特泄漏间隔值和最小泄漏间隔的计数值相等时输出与要泄漏的比特数T正负一致的泄漏脉冲信号，并与分频后得到的标准速率的均匀脉冲信号叠加，然后对叠加信号的脉冲计数，得到均匀变化的读写地址，用于FIFO1和FIFO2之间的读写以及地址鉴相。

从图1可以看出，该泄漏实现单元包括最小泄漏间隔计数器，用于对经过的最小泄漏间隔计数，在产生泄漏脉冲信号后清零重新计数；比较器，用于比较最小泄漏间隔计数和所述比特泄漏间隔的值，在两者相等时产生一个与要泄漏的比特数T正负一致的泄漏脉冲信号；分频器，用于对高速时钟分频得到具有所述支路信号标准速率的均匀脉冲信号；脉冲计数器，用于将所述均匀脉冲信号和泄漏脉冲信号叠加并对叠加信号的脉冲计数，计数的结果作为第一级和第二级缓存器模块之间的读写地址输出。最小泄漏间隔计数器、分频器和脉冲计数器都利用所述的高速时钟作为计数和分频的基础时钟。

通过上述装置，经指针调整和映射调整的实际支路信号相对于标准速率支路信号增加或减少的部分被均匀地泄漏到标准速率的支路信号上去。

下面将详细介绍本实施方式的泄漏方法，同时以该方法在E/T3信号平滑泄漏中的应用为实例加以说明。如图2所示，具体包括以下步骤：

步骤100，从VC虚容器中解映射出支路信号并写入第一级缓存器模块中；

步骤110，计算出每一个选定的单位时间内实际解映射出的支路信号相对于标准速率支路信号增加或减少的比特数T，该T值反映了指针调整和映射调整带来的在一个单位时间内的比特变化数；

实施方式中，选取1/3秒为单位时间，在该单位时间内根据解映射出的数据有效指示信号累加出这段时间内实际有效的信号比特数，而对标准速率E/T3信号来说，在该段时间内，对于E3有34.368*125*8000/3＝11456000个bit，T3有44.736*125*8000/3＝14912000个bit，用实际有效的信号比特数与E3信号的-11456000或T3信号的-14912000个比特值相加，就可以知道这段时间内实际信号比标准速率的支路信号增加或减少了多少个比特。

根据标准，指针调整所允许的频偏为+-4.6ppm，PDH支路信号允许的频偏为+-20ppm，因此不管是E3或是T3信号，其指针调整和映射调整最终导致的比特变化数在一定范围之内。

步骤120，对当前单位时间和此前的连续的单位时间内的所有比特数T取均值得到要泄漏的比特数T，作为下一个单位时间内要泄漏的比特数；

实施方式中，将8个单位时间内计算出来的数据做一个滑动平均，将前7个单位时间的值加上当前单位时间得出的值后再除以8，作为下一单位时间内要泄漏的比特数，这样使得8个单位时间内的比特变化数被均分，进一步保证了每个选定的单位时间内比特数T的变化更具平滑性。

步骤130，根据需要泄漏的比特数T取出对应的泄漏率，包括整数部分M0和初始余数部分N0；

最小泄漏间隔可根据支路信号映射帧的结构来确定，信号流中能够重复出现的信号结构段对应的时间都可以用来作为最小泄漏间隔，比如可以选取一个子帧对应的时间，因此这里的泄漏率就表示泄漏一个比特需要经过多少最小泄漏间隔。

根据PDH信号E3/T3的帧结构，可以看到信号是以一个子帧为单位重复发送的，E3的子帧长是T3子帧长的3倍，因此可选择最小泄漏间隔为一个E3子帧对应的时间间隔。在1/3秒的时间内，有8000个E3子帧，用单位时间内可传递的最小泄漏间隔数目除以需要泄漏的比特数T就可得到该T对应的泄漏率，即泄漏一个比特需要间隔多少个最小时间间隔，实施方式，该泄露率即为子帧。该泄漏率的值并不一定是整数，为了精确泄漏应同时取其整数部分和余数部分。对E3信号，其泄漏率值的整数部分为M0＝INT(8000/T)，余数部分为N0＝MOD(8000/T)。

在介绍装置时已提到，本实施方式将选定单位时间内所有可能的要泄漏的比特数T所对应的泄漏率的整数部分M0和初始余数部分N0的值都预先存入到ROM存储单元中，建立每一个要泄漏的比特数T与对应的泄漏率整数部分M0和初始余数部分N0的索引关系表。这样根据要泄漏的比特数T就可以直接取出泄漏率整数部分M0和初始余数部分N0。前面已指出，指针调整和映射调整最终导致的比特变化数在一定范围之内，但考虑到网络失步时候的突变影响，本实施方式还将T值的范围适当扩大。

步骤140，在每一个单位时间内，以初始余数部分N0为增量和初值，每经过一个比特泄漏间隔对余数部分累加一次，当累加的余数部分值＜要泄漏的比特数T时，以M0为下一个比特释放的比特泄漏间隔，而在累加的余数部分值≥要泄漏的比特数T时，以M0+1为下一个比特释放的比特泄漏间隔且将累加的余数值减去要泄漏的比特数T；

实施方式中，在每一个(1/3秒)单位时间开始后，根据上一(1/3秒)计算出来的T值取出相应的M0、N0，N0作为泄漏率余数部分的初值和增量，并开始子帧累加计数，当子帧计数值等于泄漏率整数部分M0时，开始泄漏掉第一个比特，子帧计数清零重新计数，同时累加一次泄漏率的余数部分，当累加的余数值大于或等于要泄漏的比特数T的时候，取下一次比特泄漏间隔为M0+1，并将余数的累加部分减去要泄漏的比特数T，否则取泄漏间隔为M0。下一次当子帧计数等于比特泄漏间隔时，又泄漏掉一个比特，并重复上边的计算：子帧计数清零，累加泄漏率余数部分，得出下一次泄漏比特的间隔等。如此，直到(1/3秒)单位时间完。下一个(1/3秒)单位时间时刻开始，又根据新的比特数T值取出相应的M0、N0开始泄漏。

用另一个简单的例子来说明一下，假定在一个单位时间内有100个子帧，平滑处理后要泄漏的比特数T＝8，则泄漏率的整数部分M0＝12，初始余数部分N0＝4。按本实施方式的方法，计算出的比特泄漏间隔依次为12，13，12，13，12，13，12，13，从而将8个比特在一个单位时间内均匀地泄漏掉。

步骤150，当比特泄漏间隔与最小泄漏间隔计数值相等时，产生一个正或负的泄漏脉冲信号(相当于泄漏一个比特的指示信号，要泄漏的比特数T为正时为正的泄漏脉冲，反之为负的泄漏脉冲)并将最小泄露间隔计数值清零，将泄漏脉冲信号叠加到具有支路信号标准速率的均匀脉冲信号上，并对叠加后信号的脉冲计数，每出现一个标准速率信号脉冲和正泄漏脉冲，计数加1，每出现一个负泄漏脉冲，计数减1；

实施方式中，基础时钟采用速率为77.76M的高速时钟。对于标准速率的支路信号部分，我们需要得到一个标准速率的均匀脉冲信号，在每一个脉冲有效位置对读写地址加一。这个标准速率脉冲可以通过对77.76M的高速时钟均匀分频而得到，只要脉冲是均匀的，读写地址累加递增就是均匀的。对于77.76M的时钟信号，在一个子帧125μs/3的时间内有3240个时钟周期，而对于标准速率的支路信号来说，速率34.368M的E3信号在相同的时间内有1432个时钟周期，速率44.736368M的T3信号则有1864个时钟周期，这就要在3240个时钟周期中均匀取出1432或1864个时钟脉冲。但在实例中我们只取1431和1863个脉冲，即比标准数目少一个，原因下边介绍。

在标准速率的脉冲上，我们还要叠加上由于指针调整和映射调整使比特数目发生变化的部分，也就是要将计算得出的泄漏比特按照计算出的泄漏率均匀叠加到标准速率的脉冲上去，应该注意的是正负泄漏脉冲的位置与标准信号脉冲的位置不能重叠。因此，根据泄漏率，在每个比特泄漏的位置产生泄漏指示的脉冲，如果要泄漏的比特数T为正，该脉冲为正泄漏脉冲，在该脉冲位置将读写地址加一；如果要泄漏的比特数T为负，该脉冲为负泄漏脉冲，在该脉冲位置应该将读写地址减一，但实际设计中并没有直接在这个位置将地址减一。因为考虑到读写地址的减法运算反而会导致其值的来回变化，导致抖动的增加，因此，在计算标准速率比特数的时候，在一个子帧内，对于E3只取了1431个脉冲，T3取1863个脉冲，比实际的数目少了一个，这样导致的标准频率偏差为大约-700ppm，远远大与±20ppm的范围，因此，对每一个子帧对应的时间间隔内，如果没有负泄漏脉冲，读写地址再加一，而在有负泄漏脉冲的时候，读写地址保持不变，不加即可。这种方式同样达到了对每出现一个负泄漏脉冲计数减1的目的，只不过是在一个子帧内实现的，而不一定是在负泄漏脉冲产生的位置。这样就解决了负频率偏差导致的比特数减少的问题。

步骤160，将对所述叠加信号计数得到的均匀变化的信号作为读写地址，将缓存的所述支路信号平滑读出并写入第二级缓存器模块；该累加的读写地址中包含了两个部分，一个是标准速率的支路信号部分，一个是泄漏部分；

步骤170，将所述计数产生的均匀地址信号作为鉴相信号，恢复出均匀时钟，然后用该均匀时钟读取二次缓存的支路信号，恢复出最终需要的均匀支路信号。二次缓存可以使恢复出的支路信号进一步平滑。

很明显，本发明并不局限于E3，T3速率信号，作为一个通用方法，在PDH支路信号从SDH恢复的时候均可运用。通过上述方法，不仅可以将选定时间内指针调整和映射调整后相对于标准速率信号增加或减少的比特数全部泄漏掉，同时也保证了比特泄漏间隔的平滑性，因此用此方法处理后恢复出的支路时钟信号有较小的抖动值。

在上述实施方式的基础上，本发明还可以做各种变换，例如：对比特数T进行滑动平均并非本发明必须的，本发明也可以不对比特数T进行取平均值而直接应用为下一单位时间内要泄漏的比特数。

另外，在使用外部处理器计算泄漏率、比特泄漏间隔时，从逻辑上也可以将单位时间内可传递的最小泄漏间隔数目除以要泄漏的比特数T的商的小数部分代替泄漏率的余数部分进行累加计算，当累加值大于1时取下一次比特泄漏间隔为M0+1并将累加的值减去1，该方案与上述实施方式的方案效果等同，并且本实施方式方法的计算更简单一些。

另外，在得到均匀变化的比特泄漏间隔后，基于该比特泄漏间隔得到均匀变化的读写地址的泄漏实现装置和方法也可以采用其它的方案，如基于整数泄漏率的支路信号恢复中采用的方案。

Claims (15)

1.一种基于非整数泄露率的支路信号恢复方法，其特征在于，包括以下步骤：

步骤(a)：从虚容器中解映射出支路信号并缓存；

步骤(b)：计算出每一个选定的单位时间内，实际解映射出的支路信号相对于其标准速率支路信号所增加或减少的比特数T，并根据该T值确定下一个单位时间内要泄漏的比特数T；

步骤(c)：根据要泄漏的比特数T和所述单位时间内包含的最小泄漏间隔数，得到要泄漏的比特数T对应的泄漏率，包括整数部分M0和初始余数部分N0；

步骤(d)：在每一个单位时间内，根据泄漏率的整数部分M0和初始余数部分N0算出为最小泄漏间隔整数倍的比特泄漏间隔并使其均匀变化，在该单位时间内将要泄漏的比特数T按当前的比特泄漏间隔逐一泄漏掉，其中是以泄漏率的初始余数部分N0为增量和初值，每经过一个比特泄漏间隔对余数部分累加一次，当该累加的值＜要泄漏的比特数T时，以泄漏率的整数部分M0为下一个比特释放的比特泄漏间隔，而在该累加的值≥要泄漏的比特数T时，以M0+1为下一个比特释放的比特泄漏间隔并将该累加的余数部分值减去要泄漏的比特数T；

步骤(e)：每经过一个比特泄漏间隔产生一个与要泄漏的比特数T值正负一致的泄漏脉冲信号，将该泄漏脉冲信号与具有所述支路信号标准速率的均匀脉冲信号相叠加，并对叠加信号的脉冲累加计数，得到均匀变化的读写地址信号，用该读写地址信号将缓存的所述支路信号读出。

2.根据权利要求1所述的支路信号恢复方法，其特征在于，所述步骤(e)中，是对所述最小泄漏间隔计数，在计数值等于所述比特泄漏间隔值时，产生一个正或负的泄漏脉冲信号并对最小泄漏间隔重新开始计数。

3.根据权利要求1、2所述的支路信号恢复方法，其特征在于，所述步骤(b)中，是对当前单位时间和此前的连续单位时间内的所有比特数T取均值，来确定所述要泄漏的比特数T。

4.根据权利要求1、2所述的支路信号恢复方法，其特征在于，所述步骤(c)中，所述泄漏率是根据要泄漏的比特数T从存储单元中直接取出的，该存储单元预先存储了所有可能的要泄漏的比特数T所对应的泄漏率。

5.根据权利要求1或2所述的支路信号恢复方法，其特征在于，所述步骤(e)将所述泄漏脉冲信号和所述标准速率的均匀脉冲信号叠加时，需要将两者的脉冲信号错开，且在对该两者的叠加信号的脉冲计数时，每出现一个标准速率信号脉冲和正泄漏脉冲，计数加1，每出现一个负泄漏脉冲，计数减1。

6.根据权利要求5所述的支路信号恢复方法，其特征在于，在对高速时钟分频时，使得到的所述标准速率的均匀脉冲信号在最小泄漏间隔内的脉冲数比其标准数目少一个，如果在一个最小泄漏间隔内所述叠加信号中没有负泄漏脉冲，则对计数产生的读写地址再加1；如果有负泄漏脉冲，则计数产生的读写地址保持不变。

7.根据权利要求1所述的支路信号恢复方法，其特征在于，所述最小泄漏间隔是指信号流中能够重复出现的信号结构段对应的时间。

8.根据权利要求1所述的支路信号恢复方法，其特征在于，还包括步骤(f)：利用所述计数产生的均匀变化的读写地址信号将读出的支路信号再写入另一缓存器二次缓存，并将该读写地址信号作为鉴相信号以恢复出均匀时钟，然后用该均匀时钟读取二次缓存的支路信号，恢复出最终需要的均匀支路信号。

9.一种基于非整数泄露率的支路信号恢复装置，包括用于缓存解映射后不规则支路信号的第一级缓存器模块和用于提供地址信号将缓存的支路信号读出的信号平滑模块，其特征在于，所述信号平滑模块进一步包括调整影响比特计数单元、泄漏间隔计算单元和泄漏实现单元，其中：

所述调整影响比特计数单元用于计算选定单位时间内实际解映射出的支路信号相对于标准速率支路信号增加或减少的比特数T，并根据该T值确定并输出下一单位时间内要泄漏的比特数T；

所述泄漏间隔计算单元用于在每一个单位时间内，根据泄漏率的整数部分M0和初始余数部分N0计算比特泄漏间隔并使其均匀变化，在该单位时间内将要泄漏的比特数T按当前的比特泄漏间隔逐一泄漏掉；

所述泄漏实现单元用于每经过一个比特泄漏间隔产生一个与要泄漏的比特数T正负一致的泄漏脉冲信号，将该泄漏脉冲信号与具有所述支路信号标准速率的均匀脉冲信号相叠加，并对叠加信号的脉冲累加计数，得到均匀变化的读写地址信号，用该读写地址信号将缓存的所述支路信号读出。

10.根据权利要求9所述的支路信号恢复装置，其特征在于，所述调整影响比特计数单元还包括一个滑动平均子单元，用于对当前单位时间和此前的连续单位时间内的所有比特数T取均值得到所述要泄漏的比特数T。

11.根据权利要求9所述的支路信号恢复装置，其特征在于，所述泄漏间隔计算单元包括泄漏率获取子单元、逻辑运算子单元和选择器，其中：

所述泄漏率获取子单元，用于根据要泄漏的比特数T得到包括整数部分M0和初始余数部分N0的泄漏率；

所述逻辑运算子单元，用于以泄露率的初始余数部分N0为增量和初值，每经过一个比特泄漏间隔对余数部分累加一次，当该累加的值＜要泄漏的比特数T时，指示所述选择器选通泄漏率的整数部分M0输出，而在该累加的值≥要泄漏的比特数T时，指示所述选择器选通M0+1值输出并将该累加的余数部分值减去要泄漏的比特数T；

所述选择器，用于根据所述逻辑运算子单元的指示信号从M0和M0+1中选择一个作为下一个比特释放的比特泄漏间隔值输出。

12.根据权利要求9所述的支路信号恢复装置，其特征在于，所述泄漏实现单元包括：最小泄漏间隔计数器，用于对经过的最小泄漏间隔计数并在输出泄漏脉冲信号后清零；比较器，用于比较所述最小泄漏间隔计数器的计数值和所述比特泄漏间隔值，在两者相等时产生一个与要泄漏的比特数T正负一致的泄漏脉冲信号；分频器，用于对高速时钟分频得到具有所述支路信号标准速率的均匀脉冲信号；脉冲计数器，用于将所述均匀脉冲信号和泄漏脉冲信号叠加并对叠加信号的脉冲计数，计数结果作为所述第一级缓存器模块的读写地址信号输出。

13.根据权利要求11所述的支路信号恢复装置，其特征在于，所述泄漏率获取子单元包括一个存储器，用于存放所有可能的要泄漏的比特数T所对应的泄漏率的整数部分M0和初始余数部分值N0供取出。

14.根据权利要求9、10、11或12所述的支路信号恢复装置，其特征在于，还包括一个与所述第一级缓存器模块连接的第二级缓存器模块，用于缓存从所述第一级缓存器模块读出的支路信号，并通过地址鉴相恢复出的均匀的支路时钟信号将其读出。

15.根据权利要求9、10、11或12所述的支路信号恢复装置，其特征在于，该支路信号恢复装置的各个模块均接入了一个速率高于所述支路信号的高速时钟作为各个模块进行支路信号平滑处理的基础时钟。

Images