CN101176141B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101176141B
CN101176141B CN2006800166335A CN200680016633A CN101176141B CN 101176141 B CN101176141 B CN 101176141B CN 2006800166335 A CN2006800166335 A CN 2006800166335A CN 200680016633 A CN200680016633 A CN 200680016633A CN 101176141 B CN101176141 B CN 101176141B
Authority
CN
China
Prior art keywords
voltage
node
switch
sub
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800166335A
Other languages
English (en)
Other versions
CN101176141A (zh
Inventor
桥本和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Hong Kong Holding Ltd
Original Assignee
TPO Hong Kong Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Hong Kong Holding Ltd filed Critical TPO Hong Kong Holding Ltd
Publication of CN101176141A publication Critical patent/CN101176141A/zh
Application granted granted Critical
Publication of CN101176141B publication Critical patent/CN101176141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种可以低耗电驱动之显示装置。本发明之显示装置(1)系藉由在子像素电极(Ep)及共用电极(Ecom)上供给电压而显示图像，且具有取得第一及第二更新电压(5V及-5V)之电压选择电路(102)，电压选择电路(102)於子像素电极(Ep)上之电压为-5V之资料电压时，通过第一导电路径(Pa)供给第一更新电压(5V)至子像素电极(Ep)，於子像素电极(Ep)上之电压为5V之资料电压时，通过第二导电路径(Pb)而供给第二更新电压(-5V)至子像素电极(Ep)。

Description

显示装置
【发明所属之技术领域】
本发明系关於一种藉由供给电压至第一及第二电极以显示资料之显示装置。
【先前技术】
先前习知有在上部电极与下部电极之间介有光电媒体，藉由在上部电极与下部电极之间施加电压，以显示图像之显示装置。该显示装置习知有采用反转驱动方式之显示装置。反转驱动方式如具有：(1)在上部电极及下部电极两者电极上，供给电压位准变化之电压的方式；(2)在上部电极及下部电极中之一方电极上供给固定电压，而在另一方电极上供给电压位准变化之电压的方式。
此外，近年来，随著行动电话等显示装置之急速普及，而要求显示装置低耗电化。为了达到该目的，如WO2004090854A1号中揭示有：各个像素具备更新电路之显示装置。
【发明内容】
(发明所欲解决之问题)
揭示於WO2004090854A1号中之更新电路可适用於采用方式(1)之显示装置。但是，揭示於WO2004090854A1号中之更新电路无法适用於采用方式(2)之显示装置。因为方式(2)比方式(1)可谋求显示品质提高等的理由，显示装置中多采用方式(2)，因而，亦要求采用方式(2)之显示装置的低耗电化。
本发明之目的为提供解决上述问题之显示装置。
(解决问题之手段)
达成上述目的之本发明的显示装置，系藉由在第一及第二电极上供给电压，以显示图像，上述显示装置具有电压选择手段，其系取得上述第一及第二更新电压，上述电压选择手段於上述第一电极上之电压系第一资料电压时，通过第一路径，而在上述第一电极上供给上述第一更新电压，於上述第一电极上之电压系第二资料电压时，通过第二路径，而在上述第一电极上供给上述第二更新电压。
藉由具有该电压选择手段，可将第一及第二更新电压分别通过第一及第二路径而供给至第一电极。藉由将第一及第二更新电压供给至第一电极，可以低耗电驱动显示装置。
【实施方式】
以下，以彩色显示装置为例来说明本发明，不过须注意，本发明亦可适用於如黑白显示装置。
第一图系本发明一种实施例之显示装置1的概略图。
显示装置1具有矩阵状排列之RGB的子像素。第一图中，为了方便说明，仅具体地显示有8个子像素100。此等子像素100藉由在横方向排列之3个子像素，而构成1个像素10。各子像素100可显示2色调。因此，1个像素10可显示8色。
此外，显示装置1具有：闸极驱动器20及源极驱动器30。闸极驱动器20驱动更新线Lrfrsh、抽样线Lsmpl、控制线Lg2及Lg4、以及闸极线Lgate，源极驱动器30驱动源极线Lsrc。藉由闸极驱动器20及源极驱动器30驱动此等线，显示装置1显示图像。
第二图系第一图所示之1子像素100的放大详细图。
子像素100具有包含液晶电容CLC与贮存电容Cs之子像素电容Cpixel。该液晶电容CLC由子像素电极Ep及共用电极Ecom而构成，而该贮存电容Cs系由贮存电容电极Es及共用电极Ecom所构成，且该贮存电容Cs亦可省略贮存电容电极Es及共用电极Ecom。子像素电极Ep连接於贮存电容电极Es。此外，子像素100具有子像素开关SWp。本实施例中，该子像素开关SWp系藉由n型TFT(薄膜电晶体)而构成，不过亦可使用其他之开关元件。子像素开关SWp之闸极端子Gp连接於闸极线Lgate。此外，子像素开关SWp之主导电路径Pp之一端连接於源极线Lsrc，另一端连接於子像素电极Ep。显示装置1采用反转施加於子像素电容Cpixel之电压的极性之反转驱动方式。本实施例系藉由在共用电极Ecom上供给固定电压，且在子像素电极Ep(及贮存电容电极Es)上供给电压位准变化之电压，以实现反转驱动方式。
再者，子像素100具有更新电路101。更新电路101具有用於暂时记忆写入子像素电极Ep(节点N1)之电压的抽样电容器Csmpl。再者，更新电路101具有用於抽样写入子像素电极Ep(节点N1)之电压的抽样开关SWs。此处，抽样开关SWs系使用n型TFT而构成，不过亦可使用其他之开关。该抽样开关SWs之闸极端子Gs连接於抽样线Lsmpl。抽样开关SWs之主导电路径Psmpl的一端连接於子像素电极Ep，另一端连接於抽样电容器Csmpl。再者，更新电路101具有电压选择电路102。具备该电压选择电路102系为了使写入子像素电极Ep(节点N1)之电压的极性反转。电压选择电路102具有4个开关SW1、SW2、SW3及SW4。此处，开关SW1系p型TFT，其余之3个开关SW2、SW3及SW4系n型TFT。开关SW1串联地连接於开关SW2，该串联连接之开关SW1及SW2形成1个导电路径Pa。此外，开关SW3串联地连接於开关SW4，该串联连接之开关SW3及SW4形成另1个导电路径Pb。串联连接之开关SW1及SW2与串联连接之开关SW3及SW4彼此并联地连接。再者，开关SW1及SW3之闸极端子G 1及G3连接於抽样电容器Csmpl。开关SW2及SW4之闸极端子G2及G4分别连接於控制线Lg2及Lg4。
此外，更新电路101具有更新开关SWr。此处，更新开关SWr系使用n型TFT而构成，不过亦可使用其他之开关。该更新开关SWr之闸极端子Gr连接於更新线Lrfrsh。更新开关SWr之主导电路径Pr的一端连接於源极线Lsrc，另一端连接於抽样电容器Csmpl与电压选择电路102。电压选择电路102从源极线Lsrc通过更新开关SWr而取得数个更新电压，从取得之数个更新电压中选择须写入子像素电极Ep之更新电压，而将该选出之更新电压输出至子像素电极Ep。藉此，电压选择电路102可使写入子像素电极Ep(节点N1)之电压的极性反转。就电压选择电路102如何反转写入子像素电极Ep(节点N1)之电压的极性，於後面详述。
全部之子像素100具有上述构成。各子像素100具有之7个开关SWp、SWs、SWr、SW1、SW2、SW3及SW4中，仅开关SW1系p型TFT，其余之6个开关系n型TFT。另外，此等7个开关分别系形成n型或形成p型，亦可依需要而变更。
如上述构成之显示装置1比先前可以低耗电进行反转驱动。就该理由，与子像素100之更新电路101的动作一起说明如下。
第三图系概略显示显示装置1进行之更新动作的内容图。
显示装置1在进行更新动作之前，首先，在资料写入期间TD1，於全部之子像素100的子像素电极Ep上写入需要之资料电压。全部之子像素100的子像素电极Ep上写入资料电压时，如可使用通常之线扫描法。显示装置1在全部之子像素100的子像素电极Ep上写入资料电压後，进行更新动作。具体而言，显示装置1系在以一定周期Trep重复之更新期间TR1、TR2、...TRn进行更新动作。显示装置1在资料写入期间TD1，使写入全部之子像素100的子像素电极Ep上之电压的极性，於最初之更新期间TR1中反转。但是，如後述无须反转时，照样保持在资料写入期间TD1写入之电压。於更新期间TR1结束後，开始保持期间TH1。
在保持期间TH1，保持於更新期间TR1中反转极性之电压。显示装置1系在保持期间TH1中保持极性反转之电压，不过，在其次之更新期间TR2再度反转电压之极性，并在保持期间TH2中保持该再度极性反转之电压。以下，同样地，在其次之资料写入期间TD2之前，交互地重复更新期间及保持期间。
其次，说明在更新期间与保持期间进行之具体动作。
第四图显示显示装置1之时序图。
第四图中显示自资料写入期间TD1至保持期间TH1之电压波形(A)至(I)。电压波形(I)之下亦显示有第一导电路径Pa之开关SW1及SW2的状态图(J)(亦即，开关SW1及SW2系接通或断开)、第二导电路径Pb之开关SW3及SW4的状态图(K)(亦即，开关SW3及SW4系接通或断开)。
本实施例系在共用电极Ecom上供给0V之共用电位Vcom(参照波形(A))，不过，共用电压Vcom亦可为0V以外之电压。另外，本实施例系将供给至共用电极Ecom之电位0V做为基准，来规定各电极上之电位、各线上之电位及各节点上之电位。因此，以下，将此等电位作为藉由与供给至共用电极Ecom之电位0V的差而规定之电压来表现。
首先，在资料写入期间TD1中，自源极线Lsrc通过子像素开关SWp，而在子像素电极Ep中写入资料电压。由於各子像素100系进行2色调显示者，因此写入之资料电压依各子像素100系显示2色调中之哪一个色调而不同。此处，系藉由将施加於子像素电容CLC之两端的电压设为5V及0V，来进行2色调(第一及第二色调)之显示，不过，施加於子像素电容CLC两端之电压亦可为5V及0V以外的电压。在子像素电容CLC之两端施加5V之电压时，子像素100显示第一色调，在子像素电容CLC之两端施加0V之电压时，子像素100显示第二色调。由於共用电压Vcom系0V，因此，将施加於子像素电容CLC两端之电压设为0V时(亦即，使子像素100显示第二色调时)，在子像素电极Ep中写入0V之电压。此外。将施加於子像素电容CLC两端之电压设为5V时(亦即，使子像素100显示第一色调时)，可在子像素电极Ep中写入5V或-5V之电压。此处，由於显示装置1系采用反转驱动方式，因此，在子像素电容CLC之两端施加5V之电压时，系在子像素电极Ep中交互地写入5V及-5V之资料电压。因此，在子像素电极Ep中有时写入0V、5V或-5V，第四图中，就子像素电极Ep中写入电压5V继续说明。子像素电极Ep中写入电压5V时，子像素100显示第一色调，此时，节点N 1上之电压Vn1成为5V(参照波形(H))。在子像素电极Ep中写入5V之电压後，子像素开关SWp断开。
此外，在资料写入期间TD1中，抽样开关SWs维持断开。为了断开抽样开关SWs，需要抽样开关SWs之闸极端子Gs对节点N1之电压Vgs-n1，及抽样开关SWs之闸极端子Gs对节点N2之电压Vgs-n2，比抽样开关SWs之临限值电压Vth充分小。本实施例中假定n型开关之临限值电压Vth约为1V，p型开关之临限值电压Vth约为-1V。由於抽样开关SWs系n型开关，因此临限值电压Vth系约1V。因此，电压Vgs-n1及电压Vgs-n2须比临限值电压Vth(≈1V)充分小。为了实现该电压，系在资料写入期间TD1中，於抽样线Lsmpl上供给-10V之抽样线电压Vsmpl(参照波形(D))。藉此，由於电压Vgs-n1保持於-15V，因此比临限值电压Vth(≈1V)充分小。另外，电压Vgs-n2虽依存於节点N2上之电压Vn2，不过，由於该电压Vn2在资料写入期间TD1中不定，因此，电压Vgs-n2亦不定。但是，考虑本实施例中可取得电压Vn2之值时(参照第四图之波形(I)及後述之第五图及第六图的波形(I))，抽样线电压Vsmpl系-10V时，电压Vgs-n2在资料写入期间TD1中形成比临限值电压Vth(≈1V)充分小之值。因此，藉由将抽样线电压Vsmpl形成-10V(参照波形(D))，电压Vgs-n1及电压Vgs-n2两者比临限值电压Vth(≈1V)充分小，因此在资料写入期间TD1中，抽样开关SWs断开。抽样开关SWs接通或断开系在波形(D)中与抽样线电压Vsmpl一起显示。
此外，资料写入期间TD1中，更新开关SWr亦维持断开。为了断开更新开关SWr，需要更新开关SWr之闸极端子Gr对节点N4之电压Vgr-n4，及更新开关SWr之闸极端子Gr对节点N3的电压Vgr-n3，比更新开关SWr之临限值电压Vth(≈1V)充分小。为了实现该电压，系在资料写入期间TD1中，於更新线Lrfrsh中供给-5V之更新线电压Vrfrsh(参照波形(E))。电压Vgr-n3虽依存於节点N3上之电压Vn3，不过，由於该电压Vn3在资料写入期间TD1中不定，因此，电压Vgr-n3亦不定。但是，考虑本实施例中可取得电压Vn3之值时(参照第四图之波形(I)的一点链线及後述之第五图及第六图的波形(I)之一点链线)，更新线电压Vrfrsh系-5V时，电压Vgr-n3形成比临限值电压Vth(≈1V)充分小之值。另外，电压Vgr-n4虽依存於节点N4上之电压Vn4，不过，由於该电压Vn4亦在资料写入期间TD1中不定，因此，电压Vgr-n4亦不定。但是，考虑本实施例中可取得电压Vn4之值时(参照第四图之波形(B)及後述之第五图及第六图的波形(B))，更新线电压Vrfrsh系-5V时，电压Vgr-n4形成比临限值电压Vth(≈1V)充分小之值。因此，藉由将更新线电压Vrfrsh形成-5V(参照波形(E))，电压Vgr-n3及电压Vgr-n4两者比临限值电压Vth(≈1V)充分小，因此在资料写入期间TD1中，更新开关SWr断开。更新开关SWr接通或断开系在波形(E)中与更新线电压Vrfrsh一起显示。
再者，於资料写入期间TD1中，电压选择电路102之开关SW2及SW4维持断开。为了断开开关SW2，需要开关SW2之闸极端子G2对节点N1之电压Vg2-n1，及开关SW2之闸极端子G2对连接端S12之电压Vg2-s12，比开关SW2之临限值电压Vth(≈1V)充分小。此外，为了断开开关SW4，需要开关SW4之闸极端子G4对节点N1之电压Vg4-n1，及开关SW4之闸极端子G4对连接端S34之电压Vg4-s34，比开关SW4之临限值电压Vth(≈1V)充分小。为了实现该电压，系在资料写入期间TD1中，於控制线Lg2及Lg4上供给-5V之控制线电压Vg2及Vg4(参照波形(F)及(G))。由於节点N1上之电压系5V(参照波形(H))，因此，电压Vg2-n1及Vg4-n1保持於-10V，比临限值电压Vth(≈1V)充分小。另外，电压Vg2-s12及Vg4-s34分别依存於连接端S12及S34上的电压Vs12及Vs34，不过，由於该电压Vs12及Vs34在资料写入期间TD1中不定，因此电压Vg2-s12及Vg4-s34亦不定。但是，考虑本实施例中可取得电压Vs12及Vs34之值时，控制线电压Vg2及Vg4系-5V时，电压Vg2-s12及Vg4-s34形成比临限值电压Vth(≈1V)充分小之值。
因此，开关SW2之电压Vg2-n1及Vg2-s12均比临限值电压Vth充分小，开关SW4之电压Vg4-n1及Vg4-s34亦比临限值电压Vth充分小。因此，在资料写入期间TD1中，开关SW2及SW4均断开(参照状态图(J)及(K))。
资料写入期间TD1结束後，存在空白期间TB1。
在空白期间TB1中，於源极线Lsrc中供给0V之源极线电压Vsrc(参照波形(B))。另外，在空白期间TB1中，将0V之源极线电压Vsrc写入子像素电极Ep时，由於子像素电极Ep中已写入与在资料写入期间TD1中写入之电压5V不同之电压，因此，子像素100不显示正确之图像。为了防止该情况，子像素开关SWp於空白期间TB1中断开。断开子像素开关SWp时，需要子像素开关SWp之闸极端子Gp对节点N0之电压Vgp-n0，及子像素开关SWp之闸极端子Gp对节点N1之电压Vgp-n1，比子像素开关SWp之临限值电压Vth(≈1V)充分小。为了实现该电压，系在空白期间TB1中，供给-5V之闸极线电压Vgate至闸极线Lgate(参照波形(C))。藉此，电压Vgp-n0保持於-5V，电压Vgp-n1保持於-10V。因此，电压Vgp-n0及Vgp-n1比临限值电压Vth(≈1V)充分小地保持，而子像素开关SWp保持於断开。子像素开关SWp接通或断开，在波形(C)中与闸极线电压Vgate一起显示。在空白期间TB1中，由於子像素开关SWp断开，因此，在空白期间TB1中，防止将0V之源极线电压Vsrc(参照波形(B))写入子像素电极Ep。
此外，在空白期间TB1中，由於抽样线电压Vsmpl仍然为-10V，更新线电压Vrfrsh及控制线电压Vg2及Vg4仍然为-5V，因此开关SWs、SWr、SW2及SW4仍然断开。
空白期间TB 1结束後，开始更新期间TR1。
更新期间TR1开始时，首先，更新线电压Vrfrsh从-5V变成10V(参照波形(E))。更新线电压Vrfrsh在更新期间TR1中系电压10V。另外，源极线电压Vsrc在更新期间TR1中，以电压0V、5V、-5V、0V之顺序变化(参照波形(B))。因此，更新线电压Vrfrsh系10V时，由於更新开关SWr之电压Vgr-n4於更新期间TR1中为5V以上，因此电压Vgr-n4比临限值电压Vth(≈1V)充分大。亦即，在更新期间TR1中，更新开关SWr接通(参照波形(E))。因此，节点N3上之电压Vn3至少在更新期间TR1中与源极线电压Vsrc相同。节点N3上之电压Vn3的波形，在波形(I)中以一点链线显示。参照更新期间TR1中之空白期间TB2时，由於源极线电压Vsrc系0V(参照波形(B))，因此节点N3上之电压Vn3亦成为0V(参照波形(I))。更新期间TR1具有空白期间TB2，在空白期间TB2後，开始抽样期间Tsmpl。
抽样期间Tsmpl开始时，首先，抽样线电压Vsmpl自-10V变成10V(参照波形(D))。抽样线电压Vsmpl在抽样期间Tsmpl中为电压10V。此外，在抽样期间Tsmpl中，节点N1上之电压Vn1为5V(参照波形(H))。因此，抽样开关SWs之电压Vgs-n1成为5V。亦即，由於比临限值电压Vth(≈1V)充分大，因此抽样开关SWs接通(参照波形(D))。由於抽样开关SWs接通，因此电性连接节点N1与N2。连接於节点N1之子像素电容Cpixel系比连接於节点N2之抽样电容器Csmpl之电容数百倍大，因此，电性连接节点N1与N2时，节点N2上之电压Vn2实质地等於节点N1上之电压Vn1。由於节点N1上之电压Vn1系5V，因此节点N2上之电压Vn2亦为5V(参照波形(I)之实线)。将该情形於波形(H)与(I)之间，以箭头A1模式地显示。如此，在资料写入期间TD1中，写入节点N1(子像素电极Ep)上之电压5V记忆於抽样电容器Csmpl。所谓抽样电容器Csmpl在节点N2中记忆电压5V(参照波形(I)之实线)，表示在资料写入期间TD1中写入节点N1之电压系5V。
另外，在抽样期间Tsmpl中，由於节点N2上之电压Vn2系5V(参照波形(I)之实线)，因此，电压选择电路102之开关SW1及SW3的闸极端子G1及G3上的电压亦系5V。此外，在抽样期间Tsmpl中，节点N3上之电压Vn3系0V(参照波形(I)之一点链线)。因此，开关SW3之闸极端子G3对节点N3的电压Vg3-n3为5V。由於开关SW3之临限值电压约为1V，因此，开关SW3接通(参照状态图(K))。虽开关SW3接通，不过，由於开关SW2及SW4仍然断开(参照状态图(I)及(K))，因此，源极线电压Vsrc不致经由电压选择电路102而供给至节点N1。抽样期间Tsmpl结束後，经过空白期间TB3，而开始重设期间Treset。
重设期间Treset系进行在开关SW1与SW2间之连接端S12上写入电压0V，并且在开关SW3与SW4间之连接端S34上亦写入电压0V的动作。为了达到该目的，闸极线电压Vgate在重设期间Treset之开始时间(tre)，自-5V变成10V，并在重设期间Treset中保持於10V(参照波形(C))。在重设期间Treset中，由於源极线电压Vsrc系0V(参照波形(B))，因此，子像素开关SWp之电压Vgp-n0系10V。因此，子像素开关SWp接通(参照波形(C))。由於子像素开关SWp接通，因此将源极线电压Vsrc(0V)写入节点N1，节点N1上之电压Vn1自5V变成0V(参照波形(H))。将该情形於波形(B)与(H)之间，以箭头A2模式地显示。此外，开关SW2及SW4之控制线电压Vg2及Vg4亦在重设期间Treset之开始时间(tre)，自-5V变成10V，并在重设期间Treset中维持10V(参照波形(F)及(G))。在重设期间Treset中，由於节点N1上之电压Vn1为0V(参照波形(H))，因此开关SW2及SW4之电压Vg2-n1及Vg4-n1成为10V。因此，电压Vg2-n1及Vg4-n1比临限值电压Vth(≈1V)充分大，而开关SW2及SW4接通(参照状态图(J)及(K))。结果，源极线电压Vsrc(0V)除了节点N1之外，还写入开关SW1与SW2间之连接端S12，并且亦写入开关SW3与SW4间之连接端S34。如此，就重设期间Treset中在连接端S12及S34上写入电压0V的理由於後述。此外，在重设期间Treset中，节点N3上之电压Vn3亦系0V(参照波形(I)之一点链线)。因此，在重设期间Treset中，连接端S12及S34以及节点N3上之电压均为0V。另外，重设期间Treset中，节点N2上之电压Vn2系5V(参照波形(I)之实线)。因此，由於开关SW1之电压Vg1-s12及Vg1-n3均为5V，因此，开关SW1断开(参照状态图(J))。另外，开关SW3仍然接通(参照状态图(K))。
重设期间Treset结束後，夹著空白期间，而第一子更新期间Tsub-r1及第二子更新期间Tsub-r2依序开始。此处须注意，源极线电压Vsrc具有不同之2个更新电压。具体而言，源极线电压Vsrc在第一子更新期间Tsub-r1中具有第一更新电压(5V)，在第二子更新期间Tsub-r2中具有第二更新电压(-5V)(参照波形(B))。在更新期间TR1中，由於更新开关SWr接通，因此，电压选择电路102自源极线Lsrc通过更新开关SWr，而在第一及第二子更新期间Tsub-r1及Tsub-r2分别取得第一及第二更新电压5V及-5V。电压选择电路102在该第一及第二更新电压5V及-5V中，选择用於反转在资料写入期间TD1写入节点N1(子像素电极Ep)之电压极性而需要之更新电压，并供给至节点N1。第四图中，由於系在资料写入期间TD1，於节点N1上写入有电压5V(参照波形(H))，因此反转极性时，电压选择电路102须选择第二更新电压(-5V)，并供给至节点N1。为了实现该电压之选择，更新电路101於重设期间Treset结束後，进行如下之动作。
重设期间Treset结束後，於第一子更新期间Tsub-r1开始前，存在空白期间TB4。在空白期间TB4中，由於控制线电压Vg2及Vg4系-5V(参照波形(F)及(G))，因此，电压选择电路102之开关SW2及SW4断开(参照状态图(J)及(K))。此外，源极线电压Vsrc在空白期间TB4中，从0V之电压变成第一更新电压(5V)(参照波形(B))。由於更新开关SWr接通(参照波形(E))，因此该第一更新电压(5V)供给至电压选择电路102。此外，源极线电压Vsrc变成5V时，节点N3上之电压Vn3亦从0V变成5V(参照波形(I)之一点链线)。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从0V变成5V时，节点N2之电压Vn2从5V变成10V(参照波形(I)之实线)。在空白期间TB4中，节点N3上之电压Vn3为5V，不过，由於节点N2之电压据此而形成10V，因此，电压选择电路102之开关SW1仍然断开(参照状态图(J)，另外，开关SW3仍然接通(参照状态图(K))。
空白期间TB4结束後，开始第一子更新期间Tsub-r1。控制线电压Vg2从-5V变成10V，在第一子更新期间Tsub-r1中保持10V(参照波形(F))。因此，开关SW2接通(参照状态图(J))。虽开关SW2接通，但是，由於开关SW1仍然断开，因此，电压选择电路102取得之第一更新电压(5V)，不经由第一导电路径Pa而输出至节点N1。再者，第一子更新期间Tsub-r1中，由於控制线电压Vg4仍然系-5V(参照波形(G))，因此开关SW4仍然断开(参照状态图(K))。因此，电压选择电路102取得之第一更新电压(5V)不经由第二导电路径Pb而输出至节点N1。亦即，电压选择电路102不将取得之第一更新电压(5V)输出至节点N1。因此，节点N1上之电压Vn1仍然为0V。
第一子更新期间Tsub-r1结束後，在第二子更新期间Tsub-r2开始前，存在空白期间TB5。在空白期间TB5中，控制线电压Vg2恢复成-5V(参照波形(F))。因此，电压选择电路102之开关SW2恢复成断开(参照状态图(J))。此外，源极线电压Vsrc在空白期间TB5中，从第一更新电压(5V)变成第二更新电压(-5V)。更新开关SWr接通(参照波形(E))，该第二更新电压(-5V)供给至电压选择电路102。此外，源极线电压Vsrc从5V变成-5V时，节点N3上之电压Vn3亦从5V变成-5V(参照波形(I)之一点链线)。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从5V变成-5V时，节点N2之电压Vn2从10V变成0V(参照波形(I)之实线)。在空白期间TB5中，虽节点N3上之电压Vn3形成-5V，不过，由於节点N2之电压据此形成0V，因此，电压选择电路102之开关SW1仍然断开(参照状态图(J))，另外，开关SW3仍然接通(参照状态图(K))。
空白期间TB5结束後，开始第二子更新期间Tsub-r2。在第二子更新期间Tsub-r2中，由於控制线电压Vg2仍为-5V(参照波形(F))，因此，开关SW2仍然断开(参照状态图(J))。因此，电压选择电路102取得之第二更新电压(-5V)不经由第一导电路径Pa而输出至节点N1。但是须注意，在第二子更新期间Tsub-r2之开始时间(tr2)，控制线电压Vg4系自-5V变成10V(参照波形(G))。由於第二子更新期间Tsub-r2之开始时间(tr2)，节点N1上之电压Vn1系0V(参照波形(H))，因此，在控制线电压Vg4形成10V之瞬间，开关SW4之电压Vg4-n1成为10V。因此，电压Vg4-n1比临限值电压Vth(≈1V)充分大，而开关SW4变成接通(参照状态图(K))。由於开关SW3仍然接通，因此，藉由开关SW4变成接通，而电压选择电路102取得之第二更新电压(-5V)经由第二导电路径Pb而输出至节点N1。亦即，由於电压选择电路102将取得之第二更新电压(-5V)输出至节点N1，因此在节点N1上写入电压-5V。於波形(B)与(H)之间，以箭头A3模式地显示该情形。
第二子更新期间Tsub-r2结束後，存在空白期间TB6。在空白期间TB6中，源极线电压Vsrc从-5V变成0V(参照波形(B))，节点N3上之电压Vn3据此从-5V变成0V(参照波形(I)之一点链线)。再者，节点N2上之电压Vn2从0V变成5V(参照波形(I)之实线)。其後，更新线Lrfrsh上之更新电压Vrfrsh从10V变成-5V，更新开关SWr断开(参照波形(E))。藉此，更新期间TR1结束。
如上述，第四图中，於资料写入期间TD1写入节点N1之电压Vn1(5V)，在抽样期间Tsmpl中记忆於抽样电容器Csmpl中。而後，於第一子更新期间Tsub-r1开始前，第一导电路径Pa之开关SW1断开(参照状态图(J))，而第二导电路径Pb之开关SW3接通(参照状态图(K))。因此，藉由预先在第一子更新期间Tsub-r1断开开关SW4，而不在节点N1上写入第一更新电压(5V)，而藉由在第二子更新期间Tsub-r2预先接通开关SW4，在节点N1上写入第二更新电压(-5V)。如此，在资料写入期间TD1中，可使写入节点N1之电压5V反转成电压-5V。显示装置1具有之全部子像素100中，在资料写入期间TD1中写入有正极性之电压5V的子像素100，全部按照第四图所示之时序图，一起写入第二更新电压(-5V)。
其次，说明在重设期间Treset於连接端S12及S34上写入电压0V之理由。
如上述，本实施例为了将在资料写入期间TD1中写入之5V的电压反转成-5V之电压，需要预先断开开关SW1并且接通开关SW3(参照状态图(J)及(K))。由於开关SW1之接通、断开依存於连接端S12之电压，开关SW3之接通、断开依存於连接端S34之电压，因此连接端S12及S34上之电压不定时，可能无法按照第四图所示之时序图来接通或断开开关SW1及SW3。因此，本实施例系设置重设期间Treset，而在连接端S12及S34中写入0V之电压。藉此，由於连接端S12及S34之电压确定，因此，按照第四图所示之时序图确实地将开关SW1及SW3变成接通或断开。因此，第一及第二更新电压(5V及-5V)中，可将需要之更新电压写入节点N1。另外，电压选择电路102正确地动作时，亦可以其他方法确定连接端S12及S34上之电压。
更新期间TR1结束後，开始保持期间TH1。
在保持期间TH1中，源极线电压Vsrc系0V之固定电压，闸极线电压Vgate、更新线电压Vrfrsh、控制线电压Vg2及Vg4系-5V之固定电压，抽样线电压Vsmpl系-10V之固定电压。藉此，子像素100内之开关SWp、SWs、SWr、SW2及SW4仍然保持断开。因此，节点N1上之电压-5V(参照波形(H))在保持期间TH1中保持。在节点N1上保持电压-5V者，表示子像素100系显示第一色调。因此，子像素100自资料写入期间TD1通过保持期间TH1而持续显示第一色调。另外，第四图之节点N1上的电压Vn1自重设期间Treset至空白期间TB5形成0V(参照波形(H))。因此，子像素100自重设期间Treset至空白期间TB5系显示第二色调，而非第一色调。但是，由於自重设期间Treset至空白期间TB5之时间间隔非常短，因此，观看显示装置1之观察者无法认识子像素100自重设期间Treset至空白期间TB5中显示第二色调。结果，观察者系认为自资料写入期间TD1至保持期间TH1，子像素100连续地显示第一色调。因此，须注意节点N1上之电压Vn1自重设期间Treset至空白期间TB5中系0V，在观察者认识第一色调上并无影响。另外，显示装置1系适当地显示图像时，亦可省略重设期间Treset。
第四图中，为了在子像素100中显示第一色调，而在资料写入期间TD1中，於节点N1上写入电压5V。但是，为了使子像素100显示第一色调，亦有时於资料写入期间TD1中在节点N1上写入电压-5V。因此，其次，说明在资料写入期间TD1中，於节点N1上写入电压-5V时的更新动作。
第五图显示在资料写入期间TD1中，写入有电压-5V之子像素100中的时序图。
第五图与第四图同样地，显示电压波形(A)至(I)、第一导电路径Pa之开关SW1及SW2的状态图(J)、以及第二导电路径Pb之开关SW3及SW4的状态图(K)。第五图所示之波形(A)至(I)中，波形(A)至(G)系与第四图完全相同之波形。
首先，在资料写入期间TD1中，於节点N1(子像素电极Ep)上写入电压-5V(参照波形(H))，并经由空白期间TB1而开始更新期间TR1。第五图与第四图不同，系在节点N1上写入电压-5V，不过，在资料写入期间TD1及空白期间TB1中之更新电路101的动作，与第四图相同。
在更新期间TR1中，更新开关SWr接通(参照波形(E))。因此，节点N3上之电压Vn3於更新期间TR1中与源极线电压Vsrc相同(参照波形(I)之一点链线)。在空白期间TB2中，由於源极线电压Vsrc系0V(参照波形(B))，因此节点N3上之电压Vn3亦成为0V(参照波形(I))。更新期间TR1具有空白期间TB2，且於空白期间TB2後，开始抽样期间Tsmpl。
在抽样期间Tsmpl中，抽样线电压Vsmpl系10V(参照波形(D))，节点N1上之电压Vn1系-5V(参照波形(H))。因此，抽样开关SWs之电压Vgs-n1成为15V，亦即，由於比临限值电压Vth(≈1V)充分大，因此抽样开关SWs接通(参照波形(D))。由於抽样开关SWs接通，因此电性连接节点N1与N2，节点N2上之电压Vn2与节点N1上之电压Vn1同样为-5V(参照波形(I)之实线)。在波形(H)与(I)之间以箭头A1模式地显示该情形。因此，抽样电容器Csmpl於节点N2中记忆-5V之电压。这表示在资料写入期间TD1中写入节点N1之电压系-5V。
另外，在抽样期间Tsmpl中，由於节点N2上之电压Vn2系-5V(参照波形(I)之实线)，因此电压选择电路102之开关SW1及SW3的闸极端子G1及G3上的电压亦系-5V。此外，在抽样期间Tsmpl中，节点N3上之电压Vn3系0V(参照波形(I)之一点链线)。因此，开关SW1之电压Vg1-n3系-5V，而开关SW1接通(参照状态图(J))。虽开关SW1接通，不过由於开关SW2及SW4仍然断开(参照状态图(J)及(K))，因此，源极线电压Vsrc不经由电压选择电路102而供给至节点N1。抽样期间Tsmpl结束後，经过空白期间TB3而开始重设期间Treset。
重设期间Treset如参照第五图之说明，由於子像素开关SWp接通(参照波形(C))，因此源极线电压Vsrc(0V)写入节点N1，节点N1上之电压Vn1从-5V变成0V。在波形(B)与(H)之间，以箭头A2模式地显示该情形。此外，在重设期间Treset中，控制线Lg2及Lg4上之控制线电压Vg2及Vg4系10V(参照波形(F)及(G))。因此，开关SW2及SW4之电压Vg2-n1及Vg4-n1成为10V，而开关SW2及SW4接通(参照状态图(J)及(K))。结果，与第四图之情况同样地，0V之源极线电压Vsrc写入开关SW1与SW2间的连接端S12，并且亦写入开关SW3与SW4间之连接端S34。此外，在重设期间Treset中，节点N3上之电压Vn3亦系0V(参照波形(I)之一点链线)。因此，在重设期间Treset中，连接端S12及S34以及节点N3上之电压均为0V。另外，在重设期间Treset中，节点N2上之电压Vn2系-5V(参照波形(I)之实线)。因此，开关SW3之电压Vg3-s34及Vg3-n3均为-5V，因此，开关SW3断开(参照状态图(J))。另外开关SW1仍然接通(参照状态图(K))。
重设期间Treset结束後，夹著空白期间，而第一子更新期间Tsub-r1及第二子更新期间Tsub-r2依序开始。如参照第四图之说明电压选择电路102在第一子更新期间Tsub-r1取得第一更新电压(5V)，在第二子更新期间Tsub-r2取得第二更新电压(-5V)。电压选择电路102从该取得之第一及第二更新电压5V及-5V中，选择用於反转在资料写入期间TD1中写入节点N1(子像素电极Ep)之电压的极性而需要的更新电压，并供给至节点N1。第五图中，由於系在资料写入期间TD1於节点N1上写入电压-5V(参照波形(H))，因此，反转极性时，电压选择电路102须选择第一更新电压(5V)，而供给至节点N1。为了实现该电压之选择，更新电路101於重设期间Treset结束後，进行如下之动作。
重设期间Treset结束後，於第一子更新期间Tsub-r1开始前，存在空白期间TB4。在空白期间TB4中，电压选择电路102之开关SW2及SW4恢复成断开(参照状态图(J)及(K))。此外，由於源极线电压Vsrc从0V变成5V(参照波形(B))，因此节点N3上之电压Vn3亦从0V变成5V(参照波形(I)之一点链线)。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从0V变成5V时，节点N2之电压Vn2从-5V变成0V(参照波形(I)之实线)。在空白期间TB4中，节点N3上之电压Vn3为5V，不过，由於节点N2之电压Vn2据此而形成0V，因此，电压选择电路102之开关SW1仍然接通(参照状态图(J))，另外，开关SW3仍然断开(参照状态图(K))。
空白期间TB4结束後，开始第一子更新期间Tsub-r1。由於第二导电路径Pb之SW3及SW4两者均断开(参照状态图(K)，因此，电压选择电路102取得之第一更新电压(5V)不经由第二导电路径Pb而输出至节点N1。但是，由於第一子更新期间Tsub-r1中，开关SW2接通(参照状态图(J))，因此第一导电路径Pa之开关SW1及SW2两者均接通。因此，电压选择电路102取得之第一更新电压(5V)经由第一导电路径Pa而输出至节点N1。亦即，由於电压选择电路102将自源极线Lsrc取得之第一更新电压(5V)输出至节点N1，因此在节点N1上写入电压5V(参照波形(H))。在波形(B)与(H)之间，以箭头A3模式地显示该情形。
第一子更新期间Tsub-r1结束後，在第二子更新期间Tsub-r2开始前，存在空白期间TB5。在空白期间TB5中，电压选择电路102之开关SW2及SW4系断开(参照状态图(J)及(K))。此外，在空白期间TB5中，源极线电压Vsrc及节点N3上之电压Vn3从5V变成-5V(参照波形(B)及(I))。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从5V变成-5V时，节点N2之电压Vn2据此从0V变成-10V(参照波形(I)之实线)。在空白期间TB5中，虽节点N3上之电压Vn3形成-5V，不过，由於节点N2之电压据此而形成-10V，因此电压选择电路102之开关SW1仍然接通(参照状态图(J))，另外开关SW3仍然断开(参照状态图(K))。
空白期间TB5结束後，开始第二子更新期间Tsub-r2。在第二子更新期间Tsub-r2中，由於开关SW2仍然断开(参照状态图(J))，因此，电压选择电路102取得之第二更新电压(-5V)不经由第一导电路径Pa而输出至节点N1。此外，在第二子更新期间Tsub-r2中，控制线电压Vg4系10V(参照波形(G))，由於节点N1上之电压Vn1系5V(参照波形(H))，因此，开关SW4之电压Vg4-n1成为5V。因此，开关SW4变成接通(参照状态图(K))。但是，由於开关SW3仍然断开，因此电压选择电路102取得之第二更新电压(-5V)不经由第二导电路径Pb而输出至节点N1。亦即，由於电压选择电路102取得之第二更新电压(-5V)无法通过第一及第二导电路径Pa及Pb，而不输出至节点N1。因此节点N1上之电压Vn1仍然为5V(参照波形(H))。
第二子更新期间Tsub-r2结束後，存在空白期间TB6。在空白期间TB6中，源极线电压Vsrc从-5V变成0V(参照波形(B))，节点N3上之电压Vn3据此从-5V变成0V(参照波形(I)之一点链线)，节点N2上之电压Vn2从-10V变成-5V(参照波形(I)之实线)。其後，更新线Lrfrsh上之更新电压Vrfrsh从10V变成-5V，更新开关SWr断开(参照波形(E))。藉此，更新期间TR1结束。
如上述，第五图中，於资料写入期间TD1写入节点N1之电压Vn1(＝-5V)，在抽样期间Tsmpl中记忆於抽样电容器Csmpl中。而後，於第一子更新期间Tsub-r1开始前，虽第二导电路径Pb之开关SW3断开(参照状态图(K))，不过，第一导电路径Pa之开关SW1接通(参照状态图(J))。因此，藉由预先在第一子更新期间Tsub-r1接通开关SW2，而在节点N1上写入第一更新电压(5V)，并藉由在第二子更新期间Tsub-r2预先断开开关SW2，不在节点N1上写入第二更新电压(-5V)。如此，在资料写入期间TD1中，可使写入节点N1之电压-5V反转成电压5V。显示装置1具有之全部子像素100中，在资料写入期间TD1中写入有负极性之电压-5V的子像素100，全部按照第五图所示之时序图，一起写入第一更新电压(5V)。
更新期间TR1结束後，开始保持期间TH1。
在保持期间TH1中，源极线电压Vsrc系0V之固定电压，闸极线电压Vgate、更新线电压Vrfrsh、控制线电压Vg2及Vg4系-5V之固定电压，抽样线电压Vsmpl系-10V之固定电压。藉此，子像素100内之开关SWp、SWs、SWr、SW2及SW4仍然保持断开。因此，节点N1上之电压5V(参照波形(H))在保持期间TH1中保持。在节点N1上保持电压5V者，表示子像素100系显示第一色调。因此，子像素100自资料写入期间TD1通过保持期间TH1而持续显示第一色调。另外，第五图之节点N1上的电压Vn1自重设期间Treset至空白期间TB5形成0V。因此，子像素100自重设期间Treset至空白期间TB4系显示第二色调，而非第一色调。但是，由於自重设期间Treset至空白期间TB4之时间间隔非常短，因此，观看显示装置1之观察者无法认识子像素100自重设期间Treset至空白期间TB4中显示第二色调。结果，观察者系认为自资料写入期间TD1至保持期间TH1，子像素100连续地显示第一色调。因此，须注意节点N1上之电压Vn1自重设期间Treset至空白期间TB4中系0V，在观察者认识第一色调上并无影响。
上述之例，系说明在资料写入期间TD1中写入电压5V时之更新动作(参照第四图)，及在资料写入期间TD1中写入电压-5V时之更新动作(参照第五图)，亦即，系子像素100显示第一色调时之更新动作。其次，系子像素100显示第二色调时之更新动作。
第六图显示子像素100显示第二色调时之更新动作的时序图。
第六图中与第四图及第五图同样地显示电压波形(A)至(I)、第一导电路径Pa之开关SW1及SW2的状态图(J)以及第二导电路径Pb之开关SW3及SW4的状态图(K)。第六图所示之波形(A)至(I)中，(A)至(G)系与第四图及第五图完全相同之波形。
使子像素100显示第二色调时，需要在节点N1(子像素电极Ep)上写入电压0V。因此，在资料写入期间TD1中，系在节点N1(子像素电极Ep)上写入电压0V(参照波形(H))。资料写入期间TD1结束後，经由空白期间TB1，而开始更新期间TR1。第六图与第四图及第五图不同之处为，在资料写入期间TD1中，於节点N1上写入电压0V(参照波形(H))，而在资料写入期间TD1及空白期间TB1中之更新电路101的动作与第四图及第五图相同。
在更新期间TR1中，更新开关SWr接通(参照波形(E))。因此，节点N3上之电压Vn3至少在更新期间TR1中，与源极线电压Vsrc相同(参照波形(I)之一点链线)。
在抽样期间Tsmpl中，抽样线电压Vsmpl系10V(参照波形(D))，节点N1上之电压Vn1系0V(参照波形(H))。因此，抽样开关SWs之电压Vgs-n1成为10V，亦即，由於比临限值电压Vth(≈1V)充分大，因此抽样开关SWs接通(参照波形(D))。由於抽样开关SWs接通，因此电性连接节点N1与N2，节点N2上之电压Vn2形成与节点N1上之电压Vn1同样的0V(参照波形(I)之实线)。在波形(H)与(I)之间，以箭头A1模式地显示该情形。另外，波形(I)中显示有2个电压Vn2(实线)及Vn3(一点链线)。此等电压Vn2及Vn3基本上系具有相同电压位准者，不过须注意，系以容易认识波形(I)显示有2个电压Vn2及Vn3之方式，而在波形(I)中，将电压Vn2及Vn3之位准稍微偏差地显示。如此，在资料写入期间TD1中写入节点N1(子像素电极Ep)之电压0V记忆於抽样电容器Csmpl。抽样电容器Csmpl在节点N2中记忆电压0V者(参照波形(I)之实线)，表示在资料写入期间TD1中写入节点N1之电压系0V。
抽样期间Tsmpl结束後，经过空白期间TB3而开始重设期间Treset。
重设期间Treset如参照第六图之说明，系进行在开关SW1与SW2之间的连接端S12上写入电压0V，并且在开关SW3与SW4之间的连接端S34上亦写入电压0V之动作。在重设期间Treset中，由於子像素开关SWp接通(参照波形(C))，因此源极线电压Vsrc(0V)写入节点N1。在波形(B)与(H)之间，以箭头A2模式地显示该情形。在重设期间Treset藉由在节点N1上写入电压0V，即使节点N1上之电压Vn1在重设期间Treset之开始前从0V偏差，仍可将节点N1上之电压Vn1确实地恢复成0V。此外，由於开关SW2及SW4之控制线电压Vg2及Vg4在重设期间Treset中系10V(参照波形(F)及(G))，因此开关SW2及SW4之电压Vg2-n1及Vg4-n1成为10V，结果，开关SW2及SW4接通(参照状态图(J)及(K))。因而，0V之源极线电压Vsrc亦写入开关SW1与SW2间之连接端S12，并且亦写入开关SW3与SW4间之连接端S34，而连接端S12及S34上之电压Vs12及Vs34形成0V。连接端S12及S34上之电压Vs12及Vs34在波形(H)中以一点链线显示。此外，在重设期间Treset中，节点N3上之电压Vn3亦系0V(参照波形(I)之一点链线)。因此，在重设期间Treset中连接端S12及S34上之电压Vs12及Vs34以及节点N3上之电压Vn3均系0V。再者，在重设期间Treset中，节点N2上之电压Vn2亦系0V(参照波形(I)之实线)。因此，开关SW1之电压Vg1-s12及Vg1-n3成为0V，开关SW3之电压Vg3-s34及Vg3-n3亦成为0V，因此开关SW1及SW3两者断开(参照状态图(J)及(K))。
重设期间Treset结束後，夹著空白期间，而第一及第二子更新期间Tsub-r1及Tsub-r2依序开始。如参照第六图之说明，电压选择电路102在第一子更新期间Tsub-r1取得第一更新电压(5V)，在第二子更新期间Tsub-r2取得第二更新电压(-5V)。此处须注意者，在资料写入期间TD1中写入节点N1之电压系0V。因此，若电压选择电路102将该取得之第一或第二更新电压5V或-5V供给至节点N1时，节点N1上系写入5V或-5V之电压，因而，子像素100显示错误之色调。因此，为了子像素100持续显示正确之色调，须电压选择电路102取得之第一及第二更新电压5V及-5V不致供给於节点N1。为了达成该目的，更新电路101进行如下之动作。
重设期间Treset结束後，於第一子更新期间Tsub-r1开始前，存在空白期间TB4。在空白期间TB4中，电压选择电路102之开关SW2及SW4恢复成断开(参照状态图(J)及(K))。此外，由於源极线电压Vsrc从0V变成5V(参照波形(B))，因此节点N3上之电压Vn3亦从0V变成5V(参照波形(I)之一点链线)。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从0V变成5V时，节点N2之电压Vn2亦从0V变成5V(参照波形(I)之实线)。在空白期间TB4中，节点N3上之电压Vn3为5V，不过，由於节点N2之电压Vn2据此而形成5V，因此，开关SW1及SW3仍然断开(参照状态图(J)及(K))。
空白期间TB4结束後，开始第一子更新期间Tsub-r1。在第一子更新期间Tsub-r1中，由於开关SW4断开(参照状态图(K)，因此，电压选择电路102取得之第一更新电压(5V)不经由第二导电路径Pb而输出至节点N1。此外，在第一子更新期间Tsub-r1中，由於控制线电压Vg2系10V(参照波形(F))，且节点N1上之电压Vn1系0V(参照波形(H))，因此开关SW2之电压Vg2-n1系10V。因此，开关SW2接通(参照状态图(J))。但是，由於开关SW1仍然断开，因此，电压选择电路102取得之第一更新电压(5V)不经由第一导电路径Pa而输出至节点N1。亦即，电压选择电路102取得之第一更新电压(5V)无法通过第一及第二导电路径Pa及Pb，而不输出至节点N1。因此在节点N1上之电压Vn1仍然系0V(参照波形(H))。
第一子更新期间Tsub-r1结束後，在第二子更新期间Tsub-r2开始前，存在空白期间TB5。在空白期间TB5中，电压选择电路102之开关SW2及SW4系断开(参照状态图(J)及(K))。此外，在空白期间TB5中，源极线电压Vsrc及节点N3上之电压Vn3从5V变成-5V(参照波形(B)及(I))。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从5V变成-5V时，节点N2之电压Vn2据此亦从5V变成-5V(参照波形(I)之实线)。在空白期间TB5中，虽节点N3上之电压Vn3形成-5V，不过，由於节点N2之电压据此亦形成-5V，因此电压选择电路102之开关SW1及SW3仍然断开(参照状态图(J)及(K))。
空白期间TB5结束後，开始第二子更新期间Tsub-r2。在第二子更新期间Tsub-r2中，由於开关SW2仍然断开(参照状态图(J))，因此，电压选择电路102取得之第二更新电压(-5V)不经由第一导电路径Pa而输出至节点N1。此外，在第二子更新期间Tsub-r2中，控制线电压Vg4系10V(参照波形(G))，由於节点N1上之电压Vn1系0V(参照波形(I))，因此，开关SW4之电压Vg4-n1系10V。因此，开关SW4变成接通(参照状态图(J))。但是，由於开关SW3仍然断开，因此电压选择电路102取得之第二更新电压(-5V)不经由第二导电路径Pb而输出至节点N1。亦即，由於电压选择电路102取得之第二更新电压(-5V)无法通过第一及第二导电路径Pa及Pb，而不输出至节点N1。因此节点N1上之电压Vn1仍然为0V(参照波形(H))。
因此，电压选择电路102取得之第一及第二更新电压(5V及-5V)均不供给至节点N1。结果，节点N1上之电压Vn1更新期间TR1中保持为0V。
更新期间TR1结束後，开始保持期间TH1。在保持期间TH1中，节点N1上之电压Vn1持续保持为0V。显示装置1具有之全部子像素100中，於资料写入期间TD1中写入电压0V之子像素100，全部按照第六图所示之时序图，仍然保持0V之电压。因此，从更新期间TR1经过保持期间TH1而持续显示第二色调。
另外，第六图在重设期间Treset中，由於在连接端S12及S34中写入有0V之电压(参照箭头A2)，因此，连接端S12及S34上之电压Vs12及Vs34在重设期间Treset中规定成0V。此处假设为在重设期间Treset中不进行对连接端S12及S34写入电压0V。此时，连接端S12及S34之电压Vs12及Vs34仍然不定(亦即仍然不了解是否为0V)，而第一及第二子更新期间Tsub-r1及Tsub-r2依序开始。由於在第一子更新期间Tsub-r1中开关SW2接通，(参照状态图(J))，因此连接端S12电性连接於节点N1，另外，由於在第二子更新期间Tsub-r2中开关SW4接通(参照状态图(K))，因此连接端S34电性连接於节点N1。因此，若连接端S12上之电压Vs12或连接端S34上之电压Vs34从0V偏差时，可能节点N1上之电压Vn1从0V偏差。如节点N1上之电压Vn1按照曲线Cv而变动，最後可能从0V偏差成vn1′(参照波形(H))。由於该电压vn1′在保持期间TH1中保持，因此若电压vn1′达到无法忽略之值时，可能产生画质之恶化。
但是，本实施例系在重设期间Treset中，於连接端S12及S34上写入电压0V。因此，在第一及第二子更新期间Tsub-r1及Tsub-r2，即使将节点N1连接於连接端S12及S34时，节点N1上之电压Vn1仍确实地保持於0V，以防止画质恶化。另外，形成於2个开关SW1与SW2之间的寄生电容C12及形成於2个开关SW3与SW4间之寄生电容C34远比子像素电容Cpixel小。如寄生电容C12及C34系子像素电容Cpixel之数百分之1的大小。因此，寄生电容C12及C34对子像素电容Cpixel系小达可忽略之程度时，亦可忽略vn1′之值，因此可实质地忽略画质之恶化。此时，在重设期间Treset中亦可省略於连接端S12及S34上写入电压0V之动作。
本实施例於资料写入期间TD1中，即使将0V、5V及-5V中的任何一个电压写入节点N1，在第一子更新期间Tsub-r1中，开关SW2接通，开关SW4断开，在第二子更新期间Tsub-r2中，开关SW2断开，而开关SW4接通。但是，於资料写入期间TD1中，在节点N1上写入5V情况下(参照第四图)，电压选择电路102之开关SW3成为接通，於资料写入期间TD1中，在节点N1上写入-5V情况下(参照第五图)，电压选择电路102之开关SW1成为接通。因此，於资料写入期间TD1中，在节点N1上写入有5V之情况下(参照第四图)，电压选择电路102可通过第二导电路径Pb，而在第二子更新期间Tsub-r2中将第二更新电压(-5V)供给至节点N1。此外，於资料写入期间TD1中，在节点N1上写入有-5V情况下(参照第五图)，电压选择电路102可通过第一导电路径Pa，而在第一子更新期间Tsub-r1中将第一更新电压(5V)供给至节点N1。因此，在资料写入期间TD1中，即使於节点N1上写入5V及-5V之电压，仍可使写入节点N1之电压的极性反转。
另外，在资料写入期间TD1中，於节点N1上写入有0V之情况下(参照第六图)，由於电压选择电路102之开关SW1及SW3均断开，因此电压选择电路102均不选择第一及第二更新电压(5V及-5V)。因此，节点N1上之电压Vn1保持为0V。
第四图至第六图系说明更新期间TR1及保持期间TH1中之动作，不过如之前的说明，显示装置1重复进行更新动作(参照第三图)。其次，说明在保持期间TH1之後的显示装置1之动作。
保持期间TH1结束後，开始更新期间TR2(参照第三图)。更新期间TR2系在之前的更新期间TR1中，於节点N1上写入有电压-5V或5V时，进行将其电压之极性进一步反转之动作。如在之前的更新期间TR1中，於节点N1上写入有电压-5V时(参照第四图)，在更新期间TR2中，使其电压-5V之极性反转，而进行写入5V之电压的动作。将电压-5V重写成5V时，只须重复与第五图所示之更新期间TR1相同动作即可。藉由该动作，而将电压-5V重写成5V。此外，在之前之更新期间TR1中，於节点N1上写入有电压5V时(参照第五图)，於更新期间TR2中，使其电压5V之极性反转，而进行写入-5V之电压的动作。将电压5V重写成-5V时，只须重复与第四图所示之更新期间TR1相同动作即可。藉由该动作，将电压5V重写成-5V。另外，在之前的更新期间TR1中，於节点N1上写入有电压0V时(参照第六图)，於更新期间TR2中，进行仍然维持其电压0V之动作。维持电压0V时，只须进行与第六图所示之更新期间TR1相同动作即可。藉由该动作，而将电压0V仍然保持为0V。更新期间TR2结束後，开始保持期间TH2。
保持期间TH2系保持在更新期间TR2结束时间之节点N1上的电压。保持期间TH2结束後，开始更新期间TR3(参照第三图)。更新期间TR3系在之前的更新期间TR2中，於节点N1上写入有电压-5V或5V时，进行将其电压之极性进一步反转的动作。如在之前的更新期间TR2中，於节点N1上写入有电压5V时，在更新期间TR3中，使其电压5V之极性反转，而进行写入-5V之电压的动作。将电压5V重写成-5V时，只须重复与第四图所示之更新期间TR1相同动作即可。藉由该动作，於更新期间TR3中，将电压5V重写成-5V。此外，在之前的更新期间TR2中，於节点N1上写入有电压-5V时，在更新期间TR3中使其电压-5V之极性反转，而进行写入5V之电压的动作。将电压-5V重写成5V时，只须重复与第五图所示之更新期间TR1相同动作即可。藉由该动作，而在更新期间TR3中将电压-5V重写成5V。另外，在之前的更新期间TR2中，於节点N1上写入有电压0V时，於更新期间TR3中，进行仍然维持其电压0V之动作。维持电压0V时，只须重复与第六图所示之更新期间TR1相同动作即可。藉由该动作，而将电压0V仍然维持0V。更新期间TR3结束後，开始保持期间TH3。
保持期间TH3系保持在更新期间TR3结束时间之节点N1上的电压。
以下同样地，在其次之资料写入期间TD2(参照第三图)开始前，持续进行将电压之极性自5V反转成-5V或自-5V反转成5V之动作，或是维持电压0V之动作。
显示装置1藉由进行此种动作而持续显示图像。
本实施例，系全部之源极线Lsrc在第一子更新期间Tsub-r1中，一起供给第一更新电压(5V)，在第二子更新期间Tsub-r2中一起供给第二更新电压(-5V)(参照波形(B))。此时，全部之子像素100的电压选择电路102依据抽样电容器Csmpl记忆於节点N2之电压，将第一或第二更新电压(5V或-5V)供给至节点N1，或是阻止对节点N1供给第一及第二更新电压。藉此，全部之子像素100同时进行更新动作。亦即，显示装置1在各更新期间TR1、...、TRn中，藉由自源极驱动器30(参照第一图)一次供给第一及第二更新电压(5V及-5V)至各源极线Lsrc，可同时更新全部之子像素100。因此，各源极线Lsrc上即使如连接有N个子像素100，无须在各源极线Lsrc上连续地供给N个资料电压，只须一次供给第一及第二更新电压即可。藉此，可以更低耗电驱动在源极线Lsrc上供给源极线电压Vsrc之源极驱动器30。
此外，显示装置1在各更新期间TR1、...、TRn中，接通有子像素开关SWp(参照重设期间Treset)，为了接通子像素开关SWp，系在各闸极线Lgate上一次程度供给10V之接通电压(参照波形(C))。因此，各闸极线Lgate上，即使如连接有M个子像素100，无须在各闸极线Lgate上连续地供给M个接通电压。藉此，可以更低耗电驱动在闸极线Lgate上供给闸极线电压Vgate之闸极驱动器20。
再者，显示装置1在各更新期间TR1、...、TRn中，由於全部之子像素100同时进行更新动作，因此亦可减低闪烁。
其次，说明另外之实施例。
第七图系显示具备另外之更新电路111的子像素100之概略图。
第七图及第二图之更新电路111及101的差异，系第七图之更新电路111中，电压选择电路102之开关SW1及SW3侧连接於节点N1，而开关SW2及SW4侧连接於节点N3。
以下说明该更新电路111之动作。
第八图显示更新电路111之时序图。
第八图中，与第四图同样地显示有电压波形(A)至(I)、第一导电路径Pa之开关SW1及SW2的状态图(J)、以及第二导电路径Pb之开关SW3及SW4的状态图(K)。第八图所示之波形(A)至(I)中，(A)至(G)系与第四图完全相同之波形。
首先，在资料写入期间TD1中，於节点N1(子像素电极Ep)上写入电压(参照波形(H))。此处，在资料写入期间TD1中与第四图同样地，就写入有5V之电压继续说明。由於资料写入期间TD1及空白期间TB1之动作与第四图相同，因此省略说明。空白期间TB 1结束後，开始更新期间TR1。
在更新期间TR1中，更新开关SWr接通(参照波形(E))。因此，节点N3上之电压Vn3在更新期间TR1中，系与源极线电压Vsrc相同(参照波形(I)之一点链线)。更新期间TR1具有空白期间TB2，该空白期间TB2後，开始抽样期间Tsmpl。
抽样期间Tsmpl中，抽样线电压Vsmpl系10V(参照波形(D))，节点N1上之电压Vn1系5V(参照波形(H))。因此，抽样开关SWs之电压Vgs-n1成为5V，亦即，由於比临限值电压Vth(≈1V)充分大，因此抽样开关SWs接通(参照波形(D))。由於抽样开关SWs接通，因此电性连接节点N1与N2，节点N2上之电压Vn2形成与节点N1上之电压Vn1相同之5V(参照波形(I)之实线)。在波形(H)与(I)之间，以箭头A1模式地显示该情形。如此，在资料写入期间TD1中，写入节点N1(子像素电极Ep)之电压5V记忆於抽样电容器Csmpl。抽样电容器Csmpl在节点N2中记忆电压5V者(参照波形(I)之实线)，表示在资料写入期间TD1中写入节点N1之电压系5V。
另外，在抽样期间Tsmpl中，由於开关SW2及SW4断开(参照状态图(J)及(K))，因此，源极线电压Vsrc不经由电压选择电路102而供给至节点N1。抽样期间Tsmpl结束後，经过空白期间TB3而开始重设期间Treset。
重设期间Treset由於子像素开关SWp接通(参照波形(C))，因此源极线电压Vsrc(0V)写入节点N1，节点N1上之电压Vn1从5V变成0V(参照波形(H))。在波形(B)与(H)之间，以箭头A2模式地显示该情形。此外，在重设期间Treset中，开关SW2及SW4之控制线电压Vg2及Vg4系10V(参照波形(F)及(G))，节点N3上之电压Vn3系0V(参照波形(I)之一点链线)。因此，开关SW2及SW4之电压Vg2-n3及Vg4-n3成为10V，而开关SW2及SW4接通(参照状态图(J)及(K))。结果，源极线电压Vsrc(0V)从更新开关SWr通过开关SW2及SW4，亦写入连接端S12及S34。藉由重设期间Treset之该动作，由於在连接端S12及S34上写入0V之电压，因此连接端S12及S34上之电压确定成0V。
另外，在重设期间Treset中，由於连接端S12上之电压及节点N1上之电压Vn1系0V(参照波形(H))，节点N2之电压Vn2系5V(参照波形(I)之实线)，因此虽开关SW1接通(参照状态图(J))，不过开关SW3接通(参照状态图(K))。因此，第二导电路径Pb全体接通，结果节点N3连接於节点N1。因而，节点N1自源极线Lsrc通过子像素开关SWp，而写入0V之电压，并且自源极线Lsrc通过更新开关SWr及第二导电路径Pb而写入0V之电压。
重设期间Treset结束後，夹著空白期间，而第一子更新期间Tsub-r1及第二子更新期间Tsub-r2依序开始。电压选择电路102自源极线Lsrc通过更新开关SWr，於第一及第二子更新期间Tsub-r1及Tsub-r2分别取得第一及第二更新电压5V及-5V。电压选择电路102从该取得之第一及第二更新电压5V及-5V中，选择用於反转在资料写入期间TD1中写入节点N1(子像素电极Ep)之电压的极性而需要的更新电压，并供给至节点N1。第八图中，由於系在资料写入期间TD1於节点N1上写入电压5V(参照波形(H))，因此，反转极性时，电压选择电路102需要选择第二更新电压(-5V)，而供给至节点N1。为了实现该电压之选择，更新电路111於重设期间Treset结束後，进行如下之动作。
重设期间Treset结束後，於第一子更新期间Tsub-r1开始前，存在空白期间TB4。在空白期间TB4中，电压选择电路102之开关SW2及SW4恢复成断开(参照状态图(J)及(K))。此外，由於源极线电压Vsrc从0V变成5V，因此节点N3上之电压Vn3亦从0V变成5V(参照波形(I)之一点链线)。由於节点N3经由抽样电容器Csmpl而电容结合於节点N2，因此，节点N3上之电压Vn3从0V变成5V时，节点N2之电压Vn2从5V变成10V(参照波形(I)之实线)。
空白期间TB4结束後，开始第一子更新期间Tsub-r1。由於控制线电压Vg2在第一子更新期间Tsub-r1中系10V(参照波形(F))，因此开关SW2断开(参照状态图(J))。虽开关SW2断开，不过，由於开关SW1接通，因此电压选择电路102取得之第一更新电压(5V)不经由第一导电路径Pa而输出至节点N1。再者，在第一子更新期间Tsub-r1中，由於控制线电压Vg4仍然为-5V(参照波形(G))，开关SW4仍然接通(参照状态图(K))。因此，电压选择电路102取得之第一更新电压(5V)不经由第二导电路径Pb而输出至节点N1。亦即，电压选择电路102不将取得之第一更新电压(5V)输出至节点N1。因此，节点N1上之电压Vn1仍然系0V。
第一子更新期间Tsub-r1结束後，在第二子更新期间Tsub-r2开始前，存在空白期间TB5。在空白期间TB5中，电压选择电路102之开关SW2及SW4系断开(参照状态图(J)及(K))。此外，在空白期间TB5中，源极线电压Vsrc从5V变成-5V(参照波形(B))。源极线电压Vsrc从5V变成-5V时，节点N2之电压Vn2据此从10V变成0V(参照波形(I))。在空白期间TB5中，由於节点N1上之电压Vn1系0V，节点N2上之电压Vn2从10V变成0V，因此开关SW1仍然断开(参照状态图(J))，另外，开关SW3从断开变成接通(参照状态图(K))。
空白期间TB5结束後，开始第二子更新期间Tsub-r2。在第二子更新期间Tsub-r2中，由於开关SW2仍然断开(参照状态图(J))，因此，电压选择电路102取得之第二更新电压(-5V)不经由第二导电路径Pb而输出至节点N1。此外，在第二子更新期间Tsub-r2中，控制线电压Vg4系10V(参照波形(G))，由於节点N3上之电压Vn3系-5V(参照波形(I)之一点链线)，因此，开关SW4之电压Vg4-n3成为15V。因此，开关SW4接通(参照状态图(K))。开关SW4接通时，由於连接端S34之电压成为与节点N3上之电压Vn3相同之-5V，因此开关SW3之电压Vg3-s34形成5V。因此，开关SW3亦接通。如此，由於开关SW3及SW4接通，第二导电路径Pb全体成为接通，结果第二更新电压(-5V)经由第二导电路径Pb而写入节点N1。在波形(B)与(H)之间，以箭头A3模式地显示该情形。
第二子更新期间Tsub-r2结束後，更新开关SWr断开，藉此更新期间TR1结束。
如上述，第八图中，显示装置1於第一子更新期间Tsub-r1中，由於开关SW1及SW4接通，因此，电压选择电路102不将第一更新电压(5V)输出至节点N1。但是，在第二子更新期间Tsub-r2，由於第二导电路径Pb全体接通，因此第二更新电压(-5V)经由第二导电路径Pb而写入节点N1。如此，可在资料写入期间TD1中，使写入节点N1之电压5V反转成-5V。
更新期间TR1结束後，开始保持期间TH1，保持写入节点N1之电压-5V。节点N1上保持电压-5V者，系表示子像素100显示第一色调。因此，子像素100自资料写入期间TD1通过保持期间TH1而持续显示第一色调。另外，第八图中，节点N1上之电压Vn1自重设期间Treset至空白期间TB5系形成0V，不过，由於自重设期间Treset至空白期间TB5之时间间隔非常短，因此，观察者自资料写入期间TD1至保持期间TH1连续地认识第一色调。因此，须注意，节点N1上之电压Vn1自重设期间Treset至空白期间TB5中形成0V者，在观察者认识第一色调上并无影响。
第八图说明为了使子像素100显示第一色调，而在资料写入期间TD1中，於节点N1上写入电压5V时之更新动作。若在资料写入期间TD1中，於节点N1上写入有电压-5V时，系在第一子更新期间Tsub-r1，於节点N1上写入第一更新电压(5V)，并且在第二子更新期间Tsub-r2，不在节点N1上写入第二更新电压(-5V)。因此，可使在资料写入期间TD1中写入节点N1之电压-5V反转成电压5V。
此外，在资料写入期间TD1中，於节点N1上写入电压0V时，由於电压选择电路102不将第一及第二更新电压(5V及-5V)供给至节点N1，因此节点N1维持电压0V。
更新期间TR1结束後，在保持期间TH1中，持续保持更新期间TR1结束时间在节点N1上之电压Vn1，以後，重复更新动作及保持动作。
即使使用第七图所示之更新电路111，仍可以低耗电驱动源极驱动器30及闸极驱动器20(参照第一图)。
另外，上述实施例中，抽样线Lsmpl与控制线Lg2及Lg4系从闸极驱动器20供给电压，不过，亦可抽样线Lsmpl与控制线Lg2及Lg4之全部或一部分从源极驱动器30供给电压。
以下，说明几个更新电路之另外改良例。
第九图系显示具有第二图所示之更新电路101的改良例之更新电路121的子像素100之概略图。
第九图与第二图不同之处为：第二图之抽样电容器Csmpl的一端系连接於更新开关SWr与电压选择电路102之间的节点N3上，而第九图系抽样电容器Csmpl之一端直接连接於源极线Lsrc。虽是抽样电容器Csmpl之一端直接连接於源极线Lsrc，不过，更新电路121在更新期间及保持期间的动作与第二图所示之更新电路101基本上相同。因此，即使具备第九图所示之更新电路121，仍可以低耗电驱动闸极驱动器20及源极驱动器30。
第十图系显示具有第二图所示之更新电路101的改良例之更新电路131的子像素100之概略图。
第十图与第二图不同之处为：第十图备有补偿线Lcomp；以及第二图系抽样电容器Csmpl的一端连接於节点N3，而第十图系抽样电容器Csmpl之一端连接於补偿线Lcomp。更新电路131在更新期间及保持期间的动作与第二图所示之更新电路101基本上相同。因此，即使具备第十图所示之更新电路131，仍可以低耗电驱动闸极驱动器20及源极驱动器30。
第九图之更新电路121，由於节点N2系藉由抽样电容器Csmpl而电容结合於源极线Lsrc，因此依存於源极线电压Vsrc之变化，节点N2上之电压Vn2亦变化。因此，第九图之更新电路121，系连接於节点N2之开关SW1及SW3依存於源极线电压Vsrc而形成接通状态或断开状态。另外，第十图之更新电路131，由於抽样电容器Csmpl连接於补偿线Lcomp，而并非源极线Lsrc，因此，可与源极线电压Vsrc分开独立地调整节点N2上之电压Vn2。因此，第十图之更新电路131藉由调整补偿线Lcomp上之电压，可将连接於节点N2之开关SW1及SW3与源极线电压Vsrc分开独立地调整成接通状态或断开状态，而可使电压选择电路102之动作形成更佳者。
另外，第七图所示之更新电路111亦可进行如第九图及第十图所示之改良。
以上之实施例中，更新电路具有更新开关SWr，不过，亦可构成不具更新开关SWr。以下，说明不具更新开关SWr之更新电路例。
第十一图及第十二图系显示具备更新电路141及151，其不具更新开关SWr之子像素100的概略区块图。
第十一图之更新电路141藉由从第九图之更新电路121除去更新开关SWr，并将节点N3直接连接於节点N4而构成。第十二图之更新电路151藉由自第十图之更新电路131除去更新开关SWr，并将节点N3直接连接於节点N4而构成。第十一图及第十二图所示之更新电路141及151在更新期间及保持期间的动作，与第二图所示之更新电路101基本上相同。因此，即使具备第十一图及第十二图所示之更新电路141及151，仍可以低耗电驱动闸极驱动器20及源极驱动器30。
第十一图及第十二图中，源极线Lsrc系直接连接於电压选择电路102之开关SW1及SW3。因此，第十一图及第十二图与第九图及第十图比较，虽连接於源极线Lsrc之寄生电容增加，不过，由於不需要更新开关SWr及更新线Lrfrsh，因此有利於显示装置1之高精密化及小型化。第七图所示之更新电路111亦可进行第十一图及第十二图之改良。
另外，上述实施例系说明将本发明适用於藉由3个子像素100之组合而构成1个像素10的显示装置】之例，不过，本发明亦可适用於各个子像素100构成1个像素之显示装置(如进行黑白显示之装置)。
此外，上述之实施例系说明将本发明适用於藉由3个子像素100之组合而构成1个像素10的显示装置1之例，不过，本发明亦可适用於藉由2个或4个以上之子像素100的组合而构成1个像素10之显示装置。
【图式简单说明】
第一图系本发明一种实施例之显示装置1的概略图。
第二图系第一图所示之1个子像素100的放大详细图。
第三图系概略显示显示装置1进行之更新动作内容之图。
第四图显示显示装置1之时序图。
第五图显示在资料写入期间TD1中写入有电压-5V之子像素100中的时序图。
第六图显示子像素100显示第二色调时之更新动作的时序图。
第七图系显示备有另外之更新电路111的子像素100之概略图。
第八图显示更新电路111之时序图。
第九图系显示具有第二图所示之更新电路101的改良例之更新电路121的子像素100之概略图。
第十图系显示具有第二图所示之更新电路101的改良例之更新电路131的子像素100之概略图。
第十一图系显示备有更新电路141，其不具更新开关SWr之子像素100的概略区块图。
第十二图系显示备有更新电路151，其不具更新开关SWr之子像素100的概略区块图。
【主要元件符号说明】
1         显示装置
10        像素
20        闸极驱动器
30        源极驱动器
100       子像素
101     更新电路
102     电压选择电路
111     更新电路
121     更新电路
131     更新电路
141     更新电路
151     更新电路
Cpixel  子像素电容
CLC     液晶电容
Cs      贮存电容
Csmpl   抽样电容器
Ecom    共用电极
Es      贮存电容电极
Ep      子像素电极
G1      闸极端子
G2      闸极端子
G3      闸极端子
G4      闸极端子
Gp      闸极端子
Gr      闸极端子
Gs      闸极端子
Lcomp   补偿线
Lg2     控制线
Lg4     控制线
Lgate   闸极线
Lrfrsh  更新线
Lsmpl   抽样线
Lsrc    源极线
N0      节点
N1      节点
N2      节点
N3      节点
N4                节点
Pa                第一导电路径
Pb                第二导电路径
Pp                主导电路径
Pr                主导电路径
Psmpl             主导电路径
S12               连接端
S34               连接端
SW1               开关
SW2               开关
SW3               开关
SW4               开关
SWp               子像素开关
SWs               抽样开关
SWr               更新开关
TB1～TB6          空白期间
TD1               资料写入期间
TD2               资料写入期间
Trep              周期
Treset            重设期间
TR1，TR2...，TRn  更新期间
TH1               保持期间
TH2               保持期间
TH3               保持期间
tr2               开始时间
tre               开始时间
Tsmpl             抽样期间
Tsub-r1           第一子更新期间
Tsub-r2           第二子更新期间
Vcom              共用电压
Vgate             闸极线电压
Vg1-n3            电压
Vg1-s12 电压
Vg2-n1  电压
Vg2-n3  电压
Vg2-s12 电压
Vg3-n3  电压
Vg3-s34 电压
Vg4-n1  电压
Vg4-n3  电压
Vg4-s34 电压
Vg2     控制线电压
Vg4     控制线电压
Vgp-n0  电压
Vgp-n1  电压
Vgr-n3  电压
Vgr-n4  电压
Vgs-n1  电压
Vgs-n2  电压
Vn1     电压
Vn1′   电压
Vn2     电压
Vn3     电压
Vn4     电压
Vrfrsh  更新线电压
Vs12    电压
Vs34    电压
Vsmpl   抽样线电压
Vsrc    源极线电压
Vth     临限值电压

Claims (5)

1.一种显示装置，是通过在第一及第二电极上供给电压，以显示图像，
且前述显示装置具有电压选择手段，其取得第一及第二更新电压，
前述电压选择手段
于前述第一电极上的电压为第一资料电压时，通过第一路径，而在前述第一电极上供给前述第一更新电压，于前述第一电极上的电压为第二资料电压时，通过第二路径，而在前述第一电极上供给前述第二更新电压，
其中，在所述第二电极上供给固定电压，并且所述第一更新电压和所述第二更新电压大小相等且极性相反。
2.如申请专利范围第1项的显示装置，其中前述电压选择手段具有前述第一及第二路径。
3.如申请专利范围第2项的显示装置，其中前述电压选择手段
于前述第一电极上的电压为第三资料电压时，阻止将前述第一及第二更新电压供给至前述第一电极。
4.如申请专利范围第3项的显示装置，其中前述第一路径具有第一及第二开关，前述第二路径具有第三及第四开关。
5.如申请专利范围第4项的显示装置，其中该显示装置具有记忆手段，其记忆：前述第一电极上的电压对前述第二电极上的电压的绝对值，与前述第一电极上的电压对前述第二电极上的电压的极性，
并依据记忆于前述记忆手段的绝对值及极性，以控制前述第一及第三开关。
CN2006800166335A 2005-05-18 2006-05-09 显示装置 Active CN101176141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP145582/2005 2005-05-18
JP2005145582 2005-05-18
PCT/JP2006/309335 WO2006123552A1 (ja) 2005-05-18 2006-05-09 表示装置

Publications (2)

Publication Number Publication Date
CN101176141A CN101176141A (zh) 2008-05-07
CN101176141B true CN101176141B (zh) 2010-06-09

Family

ID=37431129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800166335A Active CN101176141B (zh) 2005-05-18 2006-05-09 显示装置

Country Status (4)

Country Link
US (1) US8477130B2 (zh)
JP (1) JP4990761B2 (zh)
CN (1) CN101176141B (zh)
WO (1) WO2006123552A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090135170A1 (en) * 2007-11-28 2009-05-28 Tpo Hong Kong Holding Limited Display device
JP5153438B2 (ja) * 2008-04-25 2013-02-27 統寶光電股▲ふん▼有限公司 液晶ディスプレイパネル及び表示装置
JP4821029B2 (ja) * 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
US8847866B2 (en) 2009-06-12 2014-09-30 Sharp Kabushiki Kaisha Pixel circuit and display device
WO2010143613A1 (ja) 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
JP5351975B2 (ja) * 2009-11-06 2013-11-27 シャープ株式会社 画素回路及び表示装置
JP5342657B2 (ja) * 2010-01-22 2013-11-13 シャープ株式会社 表示装置
KR102208386B1 (ko) * 2014-01-22 2021-01-28 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
CN104834138B (zh) * 2015-05-25 2018-01-30 深圳市华星光电技术有限公司 高画质液晶显示器像素电路
KR102470230B1 (ko) * 2017-10-27 2022-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977940A (en) * 1996-03-07 1999-11-02 Kabushiki Kaisha Toshiba Liquid crystal display device
CN1523551A (zh) * 2003-02-18 2004-08-25 友达光电股份有限公司 降低液晶面板于待机模式时功率耗损的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07253764A (ja) * 1994-03-15 1995-10-03 Sharp Corp 液晶表示装置
JP2000347159A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001022315A (ja) * 1999-07-12 2001-01-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2002229532A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP3744818B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、及び電気光学装置
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
US7230597B2 (en) * 2001-07-13 2007-06-12 Tpo Hong Kong Holding Limited Active matrix array devices
US6897843B2 (en) * 2001-07-14 2005-05-24 Koninklijke Philips Electronics N.V. Active matrix display devices
US7187373B2 (en) * 2002-10-11 2007-03-06 Mitsubishi Denki Kabushiki Kaisha Display apparatus
TW578125B (en) * 2003-01-03 2004-03-01 Au Optronics Corp Method for reducing power consumption of an LCD panel in a standby mode
GB0308167D0 (en) 2003-04-09 2003-05-14 Koninkl Philips Electronics Nv Active matrix array device electronic device and operating method for an active matrix device
KR20060021055A (ko) * 2004-09-02 2006-03-07 삼성전자주식회사 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법
KR100799692B1 (ko) * 2006-07-25 2008-02-01 삼성전자주식회사 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법
US20090135170A1 (en) * 2007-11-28 2009-05-28 Tpo Hong Kong Holding Limited Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977940A (en) * 1996-03-07 1999-11-02 Kabushiki Kaisha Toshiba Liquid crystal display device
CN1523551A (zh) * 2003-02-18 2004-08-25 友达光电股份有限公司 降低液晶面板于待机模式时功率耗损的方法

Also Published As

Publication number Publication date
US20100134460A1 (en) 2010-06-03
WO2006123552A1 (ja) 2006-11-23
US8477130B2 (en) 2013-07-02
JP4990761B2 (ja) 2012-08-01
JPWO2006123552A1 (ja) 2008-12-25
CN101176141A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101176141B (zh) 显示装置
CN100483501C (zh) 液晶显示装置及其驱动方法
US9715861B2 (en) Display device having unit pixel defined by even number of adjacent sub-pixels
CN100527209C (zh) 驱动电路和显示设备
CN105741717B (zh) 显示装置
CN101312027B (zh) 显示器件
CN102598108B (zh) 像素电路和显示装置
US20170358268A1 (en) Data signal line drive circuit, display device provided with same, and method for driving same
CN104024928A (zh) 液晶显示装置
CN101601081A (zh) 液晶显示装置及其驱动方法
CN101339730A (zh) 数据线驱动电路、显示设备以及驱动数据线的方法
CN101379541A (zh) 用于寻址具有基于铁电薄膜晶体管的像素的有源矩阵显示器的方法
CN106652932A (zh) 液晶显示装置及其驱动方法
CN100446076C (zh) 显示驱动装置及其驱动控制方法、具有显示驱动装置的显示装置
US20090135170A1 (en) Display device
CN102915691B (zh) 显示面板及其操作方法
US9595233B2 (en) Display device and driving method thereof
JP4959728B2 (ja) 表示装置ならびにその駆動回路および駆動方法
CN101952876A (zh) 显示装置及其驱动方法
CN101645250B (zh) 液晶显示器
US20120098816A1 (en) Liquid Crystal Display and Driving Method Thereof
US20120200549A1 (en) Display Device And Drive Method For Display Device
CN100593749C (zh) 一种液晶单元矩阵及包含该矩阵的液晶显示装置
CN101369409B (zh) 液晶显示面板的驱动方法
CN101261411B (zh) 一种液晶单元矩阵及包含该矩阵的液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant