CN101174572A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101174572A
CN101174572A CN 200710197182 CN200710197182A CN101174572A CN 101174572 A CN101174572 A CN 101174572A CN 200710197182 CN200710197182 CN 200710197182 CN 200710197182 A CN200710197182 A CN 200710197182A CN 101174572 A CN101174572 A CN 101174572A
Authority
CN
China
Prior art keywords
distribution
semiconductor
semiconductor device
semiconductor chip
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710197182
Other languages
English (en)
Other versions
CN101174572B (zh
Inventor
野间崇
北川胜彦
大塚久夫
铃木彰
关嘉则
高尾幸弘
山口惠一
和久井元明
饭田正则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northeast Sanyo Semi-Conductive Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Northeast Sanyo Semi-Conductive Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004022989A external-priority patent/JP4401181B2/ja
Application filed by Northeast Sanyo Semi-Conductive Co Ltd, Sanyo Electric Co Ltd filed Critical Northeast Sanyo Semi-Conductive Co Ltd
Publication of CN101174572A publication Critical patent/CN101174572A/zh
Application granted granted Critical
Publication of CN101174572B publication Critical patent/CN101174572B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体装置及其制造方法，其谋求改善由芯片尺寸封装件构成的半导体装置的制造方法，提高成品率和可靠性。在半导体基板(302)上仅在第一配线(301)存在的区域形成能露出第一配线的窗口(303)。由此通过增大半导体基板(302)与未图示的玻璃基板介由绝缘膜和树脂粘接的区域，防止发生裂纹和剥离。而且窗口(303)形成后，沿切割线形成切口(30)，再把该切口用保护膜覆盖后进行用于分离半导体装置成各个半导体芯片的切割。因此，能极力抑制由刀片的接触导致的分离的半导体芯片的断面和边缘部剥离。

Description

半导体装置及其制造方法
本申请为三洋电机株式会社和关东三洋半导体股份有限公司于2004年8月6日向中国专利局提交的题为“半导体装置及其制造方法”的申请号为200410056261.1的中国专利申请的分案申请。
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及安装在具有与半导体芯片的外形尺寸大体相同大小的外形尺寸的封装件内的半导体装置及其制造方法。
背景技术
近年来作为封装技术，CSP(Chip Size Package)被关注。所谓CSP是指具有与半导体芯片的外形尺寸大体相同大小的外形尺寸的小型封装件。作为现有CSP的一种，众所周知，有BGA型的半导体装置。该BGA型半导体装置把由焊锡等金属部件构成的多个球状导电端子点阵状排列在封装的一个主面上，并与在封装件另一面上形成的半导体芯片电连接。
在把该BGA型的半导体装置装入电子设备时，通过把各导电端子压接在印刷基板上的配线图形上，电连接半导体芯片与安装在印刷基板上的外部电路。
这种BGA型半导体装置与具有在侧部突出的引脚的SOP(SmallOutline Package)和QFP(Quad Flat Package)等其他CSP型半导体装置相比，能设置多个导电端子，且具有能小型化的优点。该BGA型半导体装置例如有作为安装在手机上的数码相机的图像传感器芯片的用途。
图13是现有BGA型半导体装置的概略结构，图13(a)是该BGA型半导体装置表面一侧的立体图。并且，图13(b)是该BGA型半导体装置背面的立体图。
BGA型半导体装置100通过树脂105a、105b把半导体芯片101密封在第一和第二玻璃基板104a、104b间。在第二玻璃基板104b的一主面上，即BGA型半导体装置100的背面上点阵状排列配置有多个球状端子(以下称导电端子111)。该导电端子111通过第二配线109与半导体芯片101连接。从各半导体芯片101内部引出的铝配线分别连接在多个第二配线109上，电连接各导电端子111与半导体芯片101。
参照图14进一步详细说明该BGA型半导体装置100的剖面结构。图14是表示沿切割线分割成了各个芯片的BGA型半导体装置100的剖面图。
第一配线103设置在配置于半导体芯片101表面上的绝缘膜102上。该半导体芯片101由树脂105a与第一玻璃基板104a粘接。且该半导体芯片101的背面由树脂105b与第二玻璃基板104b粘接。并且第一配线103的一端与第二配线109连接。该第二配线109从第一配线103的一端延伸设置在第二玻璃基板104b的表面上。并且在延伸设置在第二玻璃基板104b上的第二配线109上形成有球状导电端子111。
上述技术在下面的专利文献1中记载。
专利文献1：
(日本)专利公表2002-512436号公报
发明内容
上述的半导体装置由于使用了两片玻璃基板，例如具有半导体装置厚和成本高的缺陷。因此研究了把玻璃基板仅粘接在形成有第一配线一侧的方法。在这种情况下因为没有粘接玻璃基板的一侧是半导体基板，所以与玻璃基板相比蚀刻加工容易。为了有效利用该优点来连接第一配线和第二配线，蚀刻划线区域的半导体基板和绝缘膜，使第一配线露出。结果与使用两片玻璃的方法相比，能增大第一配线与第二配线的接触面积。然后通过形成第二配线、保护膜、导电端子等，最终切断玻璃基板而分离半导体装置。
相反，露出第一配线后，划线区域成为在半导体基板上形成电路时成膜的绝缘膜露出的状态。这时在所述划线区域上只存在所述绝缘膜、树脂、玻璃基板。考虑到各部的厚度，实质上成为仅用玻璃基板支承所有半导体芯片的状态。另外，由于半导体基板的材料与玻璃基板中的热膨胀率不同，所以玻璃基板上产生大的弯曲。因此由作业中的装卸而对玻璃基板作用有粘接玻璃基板的半导体芯片等的载荷。结果如图11所示，在半导体芯片的外周部半导体芯片与未图示的玻璃基板间产生剥离204，在玻璃基板202上产生裂纹205。结果出现半导体装置的成品率和可靠性降低的问题。
如图12所示，本发明不蚀刻整个划线区域，而是仅蚀刻露出第一配线的部分。以后把露出该第一配线的部分称窗口303。其结果是未图示的玻璃基板的大部分通过未图示的树脂和绝缘膜保持与半导体基板302粘接的状态。在该状态下通过形成绝缘膜、第二配线等，最后用切割除去图12中304所示的区域而分离半导体装置。
另外，本发明中，在分离半导体装置时，沿切割线时的切断区域304的整体形成未图示的切口，再把该切口用保护膜覆盖后进行切割。
本发明具有通过防止玻璃基板上产生的裂纹和半导体芯片周边部产生的剥离而提高半导体装置成品率和可靠性的效果。另外通过把玻璃基板从两片变为一片，还能谋求半导体装置的薄型化和降低成本。
附图说明
图1是表示本发明实施方式的半导体装置制造方法的剖面图；
图2(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图3(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图4(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图5(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图6(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图7(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图8(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图9(a)～(b)表示本发明实施方式的半导体装置制造方法的剖面图；
图10(a)～(b)表示本发明实施方式半导体装置制造方法的剖面图；
图11是现有例的BGA型半导体装置制作中的平面图；
图12是本发明实施方式的半导体装置制作中的平面图；
图13(a)～(b)是现有例BGA型半导体装置的立体图；
图14是现有例BGA型半导体装置的剖面图。
具体实施方式
以下，参照图1到图10的半导体装置的剖面图和图12的半导体装置的平面图说明本发明实施例半导体装置的制造方法。
首先如图1所示，准备半导体基板1。这些半导体基板1是通过半导体工艺过程在所述半导体基板1上形成如CCD的图像传感器和半导体存储器的。在其表面上涂敷第一绝缘膜2，然后，在用于分断成每个半导体芯片的边界S(被称切割线或划线)附近具有规定间隙并形成第一配线3。在此，第一配线3是从半导体装置的焊盘到边界S附近扩张的焊盘。即，第一配线3是外部连接焊盘，与半导体装置未图示的电路电连接。
然后，把作为支承体使用的玻璃基板4通过作为透明粘接剂的树脂5(例如环氧树脂)粘接在形成有第一配线3的半导体基板1上。在此，支承体使用玻璃基板、粘接剂使用环氧树脂，但作为支承体也可以使用硅基板和塑料板，粘接剂可选择对这些支承体合适的粘接剂。
然后，对所述半导体基板1，把粘接玻璃基板4的面的反面进行背磨，把基板的厚度变薄。在背磨的半导体基板1的面上产生擦痕，可出现宽度、深度数μm左右的凹凸。为了使其变小，则使用与作为半导体基板1的材料硅和作为第一绝缘膜2的材料硅氧化膜相比具有高蚀刻选择比的药液来进行湿蚀刻。
如前所述，作为药液，只要与硅和硅氧化膜相比具有高蚀刻选择比，就不特别的限定。例如本发明中作为硅蚀刻溶液使用氟化氢酸2.5％、硝酸50％、醋酸10％和水37.5％的溶液。
另外，最好进行该湿蚀刻，但本发明不限制不进行湿蚀刻。
然后，如图2(a)和图2(b)所示，在所述半导体基板1中对粘接玻璃基板4的面的反面以设置了开口部的未图示抗蚀图形作为掩膜进行半导体基板1的各向同性蚀刻(或各向异性蚀刻)，以把第一配线3的一部分露出。其结果，一方面如图2(a)所示，在存在有第一配线3的部分中，在边界S部分形成开口的窗口20，成为露出第一绝缘膜2的状态。另一方面，如图2(b)所示，在不存在有第一配线3的部分，原封不动保留半导体基板1。结果，从半导体基板1一侧观察图2(a)和图2(b)的半导体装置时就成为如图12的平面图。
如上所述，通过设置仅能把对应于第一配线3的位置露出而得到的窗口20使半导体基板1与玻璃基板4通过第一绝缘膜2和树脂5粘接的区域增大。由此能提高由玻璃基板4的支承强度。而且可降低由半导体基板1与玻璃基板4热膨胀率的差异导致的玻璃基板4的弯曲，并降低在半导体装置中产生的裂纹和剥离。
该蚀刻可用干蚀刻、湿蚀刻的任一种进行。并且在这以后的工序说明中与图2(a)和图2(b)一样，把形成有窗口20的部分的剖面图表示为图号(a)，把没形成有窗口20的部分的剖面图表示为图号(b)。
蚀刻的半导体基板1的面上有面内的凹凸和残渣、异物，并且如图2(a)中围成的圆圈1a、1b所示，窗口20中成为角的部分成为尖的形状。
因此，如图3(a)和图3(b)所示，为除去残渣和异物、把尖的部分的前端部变圆进行湿蚀刻。由此在图2(a)中围成的圆圈1a、1b的尖的部分就变成如图3(a)中围成圆形的1a、1b所示圆滑的形状。
然后如图4(a)和图4(b)所示，在所述半导体基板1中，对粘接了玻璃基板4的面的反面进行第二绝缘膜6的成膜。在本实施例，把硅烷基的氧化膜成膜3μm左右。
然后，所述半导体基板1中，对粘接玻璃基板4的面的反面涂布未图示的抗蚀剂，以使沿窗口20内的边界S的部分开口的方式形成图案，形成蚀刻膜。然后，如图5(a)和图5(b)所示，以该未图示的抗蚀膜作为掩膜进行第二绝缘膜6和第一绝缘膜2的蚀刻，使第一配线3的一部分露出。
然后，如图6(a)和图6(b)所示，以对应于以后形成导电端子11的位置的方式形成具有柔软性的缓冲部件7。另外，缓冲部件7具有吸收加在导电端子11上的力而缓和导电端子11接合时的应力的功能，但本发明不限制不使用缓冲部件7。
然后，在所述玻璃基板4的反面上形成第二配线层8。由此第一配线3与第二配线8电连接。
然后，在所述玻璃基板4的反面上涂布未图示的抗蚀剂。在此，在形成有窗口20的部分以使沿窗口20内的边界S的部分开口的方式形成抗蚀膜图形。而在窗口20没有开口的部分以使第二配线层8露出的方式形成抗蚀膜图形。然后，以所述未图示的抗蚀膜作为掩膜进行蚀刻，除去边界S附近的第二配线层8而形成第二配线8。并且，把没形成有窗口20的部分的第二配线8除去。
然后如图7(a)和图7(b)所示，以把玻璃基板4例如切削30μm左右的深度方式，沿边界S形成切口30(倒V字型的槽)。
即在半导体基板1上存在有第一配线3的部分(即沿窗口20内的边界S的部分)中切削树脂5和玻璃基板4的一部分而形成所述切口30。这时，必须使用不接触窗口20内的第二配线那样宽的刀片。
而在半导体基板1上不存在有第一配线3的区域(即没形成有窗口20的区域)切削半导体基板1、第一绝缘膜2、树脂5、和玻璃基板4的一部分而形成所述切口30。
另外，在本实施方式中，切口30的形状呈楔形的剖面形状，但也可以是矩形的剖面形状。而且本发明并不强制进行切入上述那样的切口30的工序。
然后，如图8(a)和图8(b)所示，对玻璃基板4的反面进行非电解镀敷处理，在第二配线8形成Ni-Au镀膜9。该膜由于是镀敷，所以仅在存在有第二配线8的部分形成。
然后，如图9(a)和图9(b)所示，在玻璃基板4的反面上形成保护膜10。为了形成保护膜10，把玻璃基板4的反面朝上，从上方滴下热固化性的有机系树脂，使半导体基板自身旋转，利用由该旋转产生的离心力使该有机系树脂扩展到基板面上。由此，包含沿边界S形成的切口30的内壁的半导体基板1的背面一侧形成保护膜10。
即，在半导体基板1上存在有第一配线3的部分(即沿窗口20内的边界S的部分)中，形成有保护膜10，以把从第二绝缘膜6的表面到切口30的内壁露出的树脂5和玻璃基板4覆盖。而在半导体基板1上存在有第一配线3以外的区域(即没形成有窗口20的区域)中，形成有保护膜10，以把从第二绝缘膜6的表面到切口30的内壁露出的第二绝缘膜6、半导体基板1、第一绝缘膜2、树脂5和玻璃基板4的各露出部覆盖。
然后，通过利用未图示的抗蚀掩膜(在与缓冲部件7对应的位置处具有开口部)的蚀刻把形成导电端子11部分的保护膜10除去，在对应于缓冲部件7的Ni-Au镀膜9上的位置处形成导电端子11。该导电端子11通过Ni-Au镀膜9与第二配线8电连接。导电端子11由焊锡突起和金突起形成。特别是使用金突起时能把导电端子11的厚度从160微米减少到数微米～数十微米。
然后如图10(a)和图10(b)所示，从设置了切口30的部分沿边界S进行切割，把半导体装置分离成各个的半导体芯片。这时切割中所用刀片宽度必须是仅能切削玻璃基板4和切口30内的保护膜的宽度。
如上所述，根据本实施方式的半导体装置的制造方法，其是两阶段的切割，即形成切口30，再在形成覆盖该切口30的保护膜10之后进行切割。由此因为在把半导体装置分离成各个半导体芯片而进行切割时，沿边界S(即切割线)形成的切口30的内壁用保护膜10覆盖，所以仅通过切割玻璃基板4和保护膜10就能进行分离。即刀片与玻璃基板4和保护膜10以外的层(树脂5和第二配线8等)不接触。因此能极力抑制在分离的半导体装置，即半导体芯片的断面和边缘部切割时由刀片的接触导致的剥离。
结果，能提高半导体装置的成品率和可靠性。并且本发明的半导体装置是由一片玻璃基板构成的，所以能谋求半导体装置的薄型化和降低成本。
本实施例中形成了与第二配线8电连接的导电端子11，但本发明不限于此。即本发明对不形成导电端子的半导体装置(例如LGA：Land GridArray型封装件)也适用。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，具有如下工序：
经由形成于包括多个半导体芯片的半导体基板的第一面上的第一绝缘膜，在从所述多个半导体芯片的边界离开的位置配置第一配线，经由粘接剂粘接支承体以覆盖所述第一配线的工序；
有选择地除去所述半导体基板的一部分，并形成使位于所述第一配线下部的所述第一绝缘膜露出的开口部的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，所述第一配线隔着所述半导体芯片的边界配置成一对，所述开口部在各所述一对第一配线的形成区域不连续地存在。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，具有如下工序：
除去所述第一绝缘膜以使所述第一配线的一部分露出的工序；
形成与所述第一配线连接，并在所述半导体芯片背面延伸的第二配线的工序。
4.一种半导体装置，其特征在于，具有：
第一配线，其形成在半导体芯片上；
支承体，其经由粘接剂粘接在包括所述第一配线上的所述半导体芯片上；
凹部，其仅形成在所述半导体芯片的侧面中、形成有所述第一配线的区域，使所述第一配线的一部分露出；
第二配线，其形成为经由所述凹部与所述第一配线连接，并在所述半导体芯片的背面延伸。
5.一种半导体装置，其特征在于，具有：
第一配线，其形成在半导体芯片上；
凹部，其仅形成在所述半导体芯片的侧面中、形成有所述第一配线的区域，使所述第一配线的一部分露出；
第二配线，其形成为经由所述凹部与所述第一配线连接，并在所述半导体芯片的背面延伸。
6.如权利要求4或5所述的半导体装置，其特征在于，经由形成于所述半导体芯片侧面部和背面部的绝缘膜，形成有所述第二配线。
7.如权利要求4所述的半导体装置，其特征在于，覆盖所述第二配线的保护膜形成为覆盖所述支承体侧面的一部分。
8.如权利要求7所述的半导体装置，其特征在于，具有导电端子，该导电端子经由形成在所述保护膜的开口部而形成在所述第二配线上。
CN 200710197182 2003-08-06 2004-08-06 半导体装置及其制造方法 Expired - Fee Related CN101174572B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003288150 2003-08-06
JP288150/03 2003-08-06
JP2004022989A JP4401181B2 (ja) 2003-08-06 2004-01-30 半導体装置及びその製造方法
JP022989/04 2004-01-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100562611A Division CN100367451C (zh) 2003-08-06 2004-08-06 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101174572A true CN101174572A (zh) 2008-05-07
CN101174572B CN101174572B (zh) 2010-12-15

Family

ID=39422967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710197182 Expired - Fee Related CN101174572B (zh) 2003-08-06 2004-08-06 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP4805362B2 (zh)
CN (1) CN101174572B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623411A (zh) * 2011-01-17 2012-08-01 英飞凌科技股份有限公司 半导体器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JPH09330992A (ja) * 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JP3839271B2 (ja) * 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623411A (zh) * 2011-01-17 2012-08-01 英飞凌科技股份有限公司 半导体器件及其形成方法
US8722514B2 (en) 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
CN102623411B (zh) * 2011-01-17 2015-10-28 英飞凌科技股份有限公司 半导体器件及其形成方法
US9391263B2 (en) 2011-01-17 2016-07-12 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US9608201B2 (en) 2011-01-17 2017-03-28 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof

Also Published As

Publication number Publication date
JP4805362B2 (ja) 2011-11-02
CN101174572B (zh) 2010-12-15
JP2009100005A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
CN100367451C (zh) 半导体装置及其制造方法
US7271466B2 (en) Semiconductor device with sidewall wiring
KR101173075B1 (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
KR100661042B1 (ko) 반도체 장치의 제조 방법
CN101355058B (zh) 半导体装置及其制造方法
CN101295686B (zh) 半导体装置及其制造方法
US6753238B2 (en) Semiconductor device and manufacturing method thereof
US6046073A (en) Process for producing very thin semiconductor chips
JP3189799B2 (ja) 半導体装置の製造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
KR20050054864A (ko) 반도체 장치 및 그 제조 방법
CN101174572B (zh) 半导体装置及其制造方法
JP4371719B2 (ja) 半導体装置及びその製造方法
JP2010016395A (ja) 半導体装置の製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP2006173198A (ja) 半導体装置及びその製造方法
JP2005101411A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20210806