CN101171622A - 具有新颖的子像素结构的显示系统的有效存储器结构 - Google Patents

具有新颖的子像素结构的显示系统的有效存储器结构 Download PDF

Info

Publication number
CN101171622A
CN101171622A CNA2006800152953A CN200680015295A CN101171622A CN 101171622 A CN101171622 A CN 101171622A CN A2006800152953 A CNA2006800152953 A CN A2006800152953A CN 200680015295 A CN200680015295 A CN 200680015295A CN 101171622 A CN101171622 A CN 101171622A
Authority
CN
China
Prior art keywords
display system
subpixels
display
pixel
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800152953A
Other languages
English (en)
Inventor
韩锡振
汤玛斯·劳埃得·克莱戴尔
莫恩·瓦恩·因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Clairvoyante Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clairvoyante Inc filed Critical Clairvoyante Inc
Publication of CN101171622A publication Critical patent/CN101171622A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明揭示新颖的显示系统的有效的存储器实现的实施例(见图19)。一个实施例包括有显示器的显示系统，所述显示器包括多个逻辑像素，其中所述逻辑像素进一步包括第一数量的中心子像素以及存储器，所述存储器存储由所述显示器着色的所述图像数据；其中所述存储器这样映射，使得所述中心子像素存储在可寻址的存储器单元中。

Description

具有新颖的子像素结构的显示系统的有效存储器结构
交叉参考相关的申请
本申请要求2005年4月4日提交的、美国专利申请60/668578、名称为“IMPROVED METHODS AND SYSTEMS FOR BY-PASSING SUBPIXELRENGDERING IN DISPLAY SYSTEMS”的权利并且引用全文供参考。
下列权利共有的(并且在同一天申请)申请与本申请相关并引用在这里作为参考：(1)美国专利申请序列号60/668511，名称为“SYSTEMS ANDMETHODS FOR IMPLEMENTING LOW-COST GAMUT MAPPINGALGORITHMS”：(2)美国专利申请序列号60/668512，名称为“SYSTEMSAND METHODS FOR IMPLEMENTING IMPROVED GAMUT MAPPINGALGORITHMS”(3)美国专利申请序列号60/668578，名称为“IMPROVEDMETHODS AND SYSTEMS FOR BY-PASSING SUBPIXEL RENGDERING INDISPLAY SYSTEMS”。
技术领域
本申请涉及提供包括新颖的子像素布局的显示器的有效的存储器结构和方法的各种实施例的系统和方法。
背景技术
在下列权利共有的美国专利和专利申请中：(1)美国专利6903754(“‘754专利”)，名称为“ARRANGEMENT OF COLOR PIXELS FOR FULL COLORIMAGING DEVICES WITH SIMPLIFIED ADDRESSING”；(2)美国专利申请公开号No.2003/0128225(“‘225号申请”)，申请序列号为No.10/278353，名称为“IMPROVEMENTS TO COLOR FLAT PANEL DISPLAY SUB-PIXELARRANGEMENTS AND LAYOUTS FOR SUB-PIXEL RENDERING WITHINCREASED MODULATION TRANSFER FUNCTION RESPONSE”，申请日为2002年10月22日；(3)美国专利公开号No.2003/0128179(“‘179号申请”)，申请序列号No.10/278,352，名称为“IMPROVEMENTS TO COLORFLATPANEL DISPLAY SUB-PIXEL ARRANGEMENTS AND LAYOUTS FORSUB-PIXEL RENDERING WITH SPLIT BLUE SUB-PIXELS”，申请日为2002年10月22日；(4)美国专利公开号No.2004/0051724(“‘724号申请”)，申请序列号为No.10/243,094，名称为“IMPROVED FOUR COLORARRANGEMENTS AND EMITTERS FOR SUB-PIXEL RENDERING”，申请日为2002年9月13日；(5)美国专利公开号No.2003/0117423(“‘423号申请”)，申请序列号为No.10/278,328,名称为“IMPROVEMENTS TO COLORFLAT PANEL DISPLAY SUB-PIXEL ARRANGEMENTS AND LAYOUTSWITH REDUCED BLUE LUMINANCE WELL VISIBILITY”，申请日为2002年10月22日；(6)美国专利公开号No.2003/0090581(“‘581号申请”)，申请序列号为No.10/278,393，名称为“COLOR DISPLAY HAVINGHORIZONTAL SUB-PIXEL ARRANGEMENTS AND LAYOUTS”，申请日为2002年10月22日；(7)美国专利公开号No.2004/0080479(“‘479号申请”)，申请序列号为No.10/347,001，名称为“IMPROVED SUB-PIXELARRANGEMENTS FOR STRIPED DISPLAYS AND METHODS ANDSYSTEMS FOR SUB-PIXEL RENDERING SAME”，申请日为2003年1月16日，揭示了用于改善图像显示设备的成本/性能曲线的新颖的子像素排列。上述申请‘225，‘179，‘724，‘423，‘581和‘479的每个申请和美国专利6903754全部引用在这里供参考。
对于在水平方向具有偶数个子像素的一些子像素重复组，在下列权利共有的美国专利文件中揭示了进行例如合适的点反转方案的改进和其它改进的系统和技术：(1)美国专利公开号No.2004/0246280(“‘280号申请”)，申请序列号为10/456,839，名称为“IMAGE DERADATION CORRECTION INNOVEL LIQUID CRYSTAL DISPLAY”；(2)美国专利公开号No.2004/0246213(“‘213号申请”)(美国专利申请序列号为10/455,925)，名称为“DISPLAY PANEL HAVING CROS SOVER CONNECTION EFFECTINGDOT INVERSION”；(3)美国专利公开号No.2004/0246381(“‘381号申请”)，申请序列号为10/455,931，名称为“SYSTEM AND METHOD OFPERFORMANCE DOT INVERSION WITH STANDARD DRIVERS ANDBACKPLANE ON NOVEL DISPLAY PANEL LAYOUT”；(4)美国专利公开号No.2004/0246278(“‘278号申请”)，申请序列号为10/455,927，名称为“SYSTEM AND METHOD FOR COMPENSATING FOR VISUAL EFFECTSUPON PANELS HAVING FIXED PATTERN NOISE WITH REDUCEDQUANTIZATION ERROR”；(5)美国专利公开号No.2004/0246279(“‘279号申请”)，申请序列号为10/456,806，名称为“DOT INVERSION ON NOVELDISPLAY PANEL LAYOUTS WITH EXTRA DRIVERS”；(6)美国专利公开号No.2004/0246404(“‘404号申请”)，申请序列号为10/456,838，名称为“LIQUID CRYSTAL DISPLAY BACKPLANE LAYOUTS ANDADDRES SING FOR NON-STANDARD SUBPIXEL ARRANGEMENTS”；(7)美国专利公开号No.2005/0083277(“‘277号申请”)，申请的申请序列号10/696,236，名称为“IMAGE DEGRADATION CORRECTION IN NOVELLIQUID CRYSTAL DISPLAY WITH SPLIT BLUE SUBPIXEL”申请日为2003年10月28日；(8)申请的美国专利公开号No.2005/0212741(“‘741号申请”)申请序列号为10/807,604，名称为“IMPROVED TRANSISTORBACKPLANE FOR LIQUID CRYSTAL DISPLAY COMPRISING DIFFERENTSIZED SUBPIXEL”，申请日为2004年3月23日。上述公开的申请‘280，‘213，‘381，‘278，‘404，‘277和‘741的全部内容引用在这里供参考。
当与在上面引用的美国专利文件和在共有的美国专利及专利申请中进一步揭示的子像素着色(SPR)系统和方法结合时，这些改善将特别明显：(1)美国专利公开号No.2003/0034992(“‘992号申请”)，申请序列号为No.10/051,612，名称为“CONVERSION OF RGB PIXEL FORMAT DATA TOPENTILE MATRIX SUB-PIXEL DAIA FORMAT”，申请日为2002年1月16日；(2)美国专利公开号No.2003/0103058(“‘058号申请”)，申请序列号为No.10/150,355，名称为“METHODS AND SYSTEMS FOR SUB-PIXELRENDERING WITH GAMMAADJUSTMENT”，申请日为2002年5月17日；(3)美国专利公开号No.2003/0085906(“‘906号申请”)，申请序列号为No.10/215,843，名称为“METHODS AND SYSTEMS FOR SUB-PIXELRENDERING WITH ADAPTIVE FILTERING”，申请日为2002年8月8日；(4)美国专利公开号No.2004/0196302(“‘302号申请”)申请序列号为No.10/379,767，名称为“SYSTEMS AND METHODS FOR TEMPORALSUB-PIXEL RENDERING OF IMAGE DATA”，申请日为2003年3月4日；(5)美国专利公开号No.2004/0174380(“‘380号申请”)，申请序列号为No.10/379,765，名称为“SYSTEMS AND METHODS FOR MOTIONADAPTIVE FILTERING”，申请日为2003年3月4日；(6)的美国专利号No.6917368(“‘368号专利”)，名称为“SUB-PIXEL RENDERING SYSTEMAND METHOD FOR IMPROVED DISPLAY VIEWING ANGLES”；(7)美国专利公开号No.2004/0196297(“‘297号申请”)，申请序列号为No.10/409,413，名称为“IMAGE DATA SET WITH EMBEDDED PRE-PIXELRENDERED IMAGE”，申请日为2003年4月7日。上述‘992，‘058，‘906，‘302，‘380和‘297申请和‘368号专利引用在这里作为参考。
在下列权利共有的美国专利并待审批的美国专利申请中揭示了全范围转换和映射的改进：(1)美国专利No.6980219(‘219号专利)，名称为“HUEANGLE CALCULATION SYSTEM AND METHODS”；(2)美国专利公开号No.2005/0083341(“‘341号申请”)，申请序列号No.10/691,377，名称为“METHOD AND APPARATUS FOR CONVERTING FROM SOURCECOLOR SPACE TO RGBW TRARGET COLOR SPACE”，申请日为2003年10月21日”；(3)美国专利公开号No.2005/0083352(“‘352号申请”)，申请序列号为No.10/691,396，名称为“METHOD AND APPARATUS FORCONVERTING FROM A SOURCE COLOR SPACE TO A TRARGET COLORSPACE”，申请日为2003年10月21日；和(4)美国专利公开号No.2005/0083344(“‘344号申请”)，申请序列号为No.10/690,716，名称为“GAMUT CONVERSION SYSTEMAND METHODS”，申请日为2003年10月21日。上述‘341，‘352和‘344号申请及‘219号专利全部引用在这里作为参考。
另外的优点已在下列专利申请中描述了：(1)美国专利公开号No.2005/0099540(“‘540号申请”)，申请序列号为No.10/696,235，名称为“DISPLAY SYSTEM HAVING IMPROVED MULTIPLE MODES FORDISPLAYING IMAGE DATA FROM MULITIPLE INPUT SOURCEFORMATS”，申请日为2003年10月28日；和(2)美国专利公开号No.2005/0088385(“‘385号申请”)，申请序列号为No.10/696,026，名称为“SYSTEM AND METHOD FOR PERFORMING IMAGERECONSTRUCTION AND SUBPIXEL RENDERING TO EFFECT SCALINGFOR MULTI-MODE DISPLAY”，申请日为2003年10月28日。全部引用在这里作为参考。
此外，在这里引用下列共有的和审批的申请的全部内容作为参考：(1)美国专利公开号No.2005/0225548(“‘548号申请”)，申请序列号为No.10/821,387，名称为“SYSTEM AND METHOD FOR IMPROVINGSUB-PIXEL RENDERING OFIMAGE DATA IN NON-STRIPED DISPLAYSYSTEMS”；(2)美国专利公开号No.2005/0225561(“‘561号申请”)，申请序列号为No.10/821,353，名称为“SYSTEMS AND METHODS FORSELECTING A WHITE POINT FOR IMAGE DISPLAY”；(3)美国专利公开号No.2005/0225574(“‘574号申请”)和美国专利公开号No.2005/0225575(“‘575号申请”)，申请序列号分别为No.10/821,353和No.10/961,506，名称都为“NOVEL SUBPIXEL LAYOUTS AND ARRANGEMENTS FORHIGH BRIGHTNESS DISPLAYS”；(4)美国专利公开号No.2005/0225562(“‘562号申请”)，申请序列号为No.10/821,306，名称为“SYSTEMS ANDMETHODS FOR IMPROVED GAMUT MAPPING FROM ONE IMAGEDATA SET TO ANOTHER”；(5)美国专利公开号No.2005/0225563(“‘563号申请”)，申请序列号为No.10/821,388，名称为“IMPROVED SUBPIXELRENDERING FILTERS FOR HIGH BRIGHTNESS SUBPIXEL LAYOUTS”；(6)美国专利公开号No.2005/00276502(“‘502号申请”)，申请序列号为No.10/866,477，名称为“INCREASING GAMMA ACCURACY INQUANTIZED DISPLAY SYSTEMS”。
发明内容
在一个实施例中，公开了一种显示系统，所述显示系统包括：显示器，所述显示器还包括多个逻辑像素，其中所述逻辑像素还包括第一数量的中心子像素；存储器，所述存储器存储由所述显示器着色的所述图像数据；其中所述存储器这样进行映射，使得所述中心子像素存储在可寻址的存储器单元中。
在另一个实施例中，公开了一种显示系统，所述显示系统包括能够着色第一分辨率数据组和第二分辨率数据组两者的显示器，所述显示系统能够输入RGB条纹色彩数据并能够输出子像素着色图像数据到所述显示器；所述显示系统进一步包括：用于所述第一分辨率数据组的第一处理单元；用于处理所述第二分辨率数据组的第二处理单元；其中来自所述第一处理单元和所述第二处理单元的所述图像数据进行多路复，根据同步信号输出到所述显示器。
附图说明
与本说明书结合并构成其一部分的附图说明本发明示例的实施方案和实施例，并且和说明书一起用来说明本发明的原理。
图1显示采用RGB条纹布局的常规的显示系统。
图2显示具有常规的RGB条纹重复子像素组的显示屏。
图3显示RGB条纹显示系统的常规的存储器结构。
图4-5分别显示具有6和8子像素重复组的的示例的子像素布局，以及如何可使用一些子像素来生成逻辑子像素。
图6-7分别描绘如何将奇数个的和偶数个的子像素重复组的概念以它们如何构成逻辑像素来概括。
图8描述可以根据两个中心子像素的位置使用的两个独立的读-修改-写周期。
图9-10分别描述取决于它们是否具有奇数或者偶数子像素重复组的两个示例的显示系统。
图11-12描述如在图9-10中看到的显示系统的显示。
图13-14分别描述用于奇数和偶数子像素重复组的显示器和系统的存储器映射的示例的实施例。
图15-16分别描述奇数和偶数子像素重复组的显示器和系统的时序图的示例的实施例。
图17-18描述具有特定子像素重复的特定显示器的时序图的两个实施例。
图19说明具有帧缓存器的RGBW显示系统的示例的基本结构。
图20说明没有帧缓存器的RGBW显示系统的可替换的基本结构。
图21描述可以支持VGA图像着色的改进结构的一个实施例。
图22描述如果VGA数据可以用来着色时可替换的数据通路。
图23示意地描述支持qVGA并支持VGA着色的一个实施例。
图24显示输出伽玛值的一个可能范围。
图25显示输出伽玛值中的可能差别。
具体实施方式
如图1所示的，传统的RGB条纹系统，常规的RGB条纹显示系统(100)包括存储器写(110)，存储器(120)，存储器读(130)，行/列驱动器(140)和RGB条纹显示器(150)。输入RGB数据是基于写许可信号通过存储器写(110)控制器存储到存储器(120)中。存储的RGB数据通过存储器读(130)控制器和行/列驱动器(140)在RGB条纹显示器(150)上显示。如图2所示，RGB条纹显示器(150)包括基于红(154)，绿(155)和蓝(156)子像素的水平和垂直重复子像素阵列(152)。这个常规型的重复子像素阵列称为“物理”像素。
如图3所示，常规的存储器结构(120)也显示包括红色子像素数据(124)，绿色子像素数据(125)和蓝色子像素数据(126)的多个三子像素阵列(122)。每个子像素数据通常具有T1，T2和T3比特深度(Bit Depth)并且像素的总比特深度是T＝T1+T2+T3。由于该存储器方案是基于物理像素，这个存储器结构完全一对一地映射到RGB条纹显示器中。这意味着需要一个存储器写周期来更新一个物理像素。
一般地说，组合几个子像素来显示称为像素的一个彩色点。对于上面提到的以前的RGB条纹显示器，一个物理子像素通常包括三个彩色子像素：红，绿和蓝。然而，对于具有新颖的子像素结构的一些显示器(如在这里引用供参考的许多申请中所提到的)，彩色子像素的其它逻辑分组可以提供潜在的多彩色点。例如，通过子像素着色算法，一个或两个中心子像素和一些相邻的子像素可组合为一个像素，它仍然作为一个潜在的多彩色点。这种安排称为“逻辑”像素。“中心子像素”在物理上可以处于逻辑像素的中心并且还可以是逻辑像素中最亮的部分。图4-7显示中心子像素的例子。这种逻辑子像素组可以是实际的彩色子像素的各种空间组，其中每个这种彩色子像素在时间上保持其数据。其它逻辑子像素组可以在瞬时的基础上采用子像素共享，从而实际子像素逐帧地改变它们的数据值来给人眼生成单个多彩色点的印象。讨论这种基于瞬时的逻辑像素进一步参考例如授予Phan的美国专利号6,661,429。
为了表示一个像素，逻辑像素方法通常比物理的像素方法需要更多的子像素；然而，由于所有相邻的子像素由其它的像素共享，可以减少屏幕上的子像素的总数。逻辑像素中的中心子像素的数量还可以比物理像素中的子像素的数量少。注意，中心子像素的色彩可以根据其位置改变；然而，中心子像素的阵列通常是重复的。
在根据本申请的原理构成的系统的一个实施例中，组合中心子像素和一些相邻的子像素来形成逻辑像素。对于引用在这里供参考的专利申请中讨论的各种新颖的子像素布局，有两大类的布局：(1)子像素布局包括两个逻辑像素的奇数个中心子像素，和(2)子像素布局包括两个逻辑像素的偶数个中心子像素。
作为第一类的子像素布局的例子，图4表示两个子像素布局400和410，每个布局具有奇数个中心子像素。子像素布局400和410二者都包括6个子像素重复阵列，其中红色和绿色子像素是在棋盘图案上，并且布局400进一步包括两个蓝色子像素，而布局410进一步包括蓝色和白色子像素。布局400和410两者都包括三个中心子像素来显示两个逻辑像素，如图4所示。
作为第二类的子像素布局的例子，图5表示两个子像素布局500和510，每个布局具有偶数个中心子像素。两个子像素布局500和510都包括8子像素重复阵列。布局500表示绿色子像素用位于棋盘图案上的红色和蓝色子像素点缀。布局510表示红色和蓝色子像素形成第一棋盘图案，而绿色和白色子像素形成第二棋盘图案。布局500和510二者都包括四个中心子像素来显示两个逻辑像素，如图5所示。
应该意识到，图4和5中描绘的布局仅仅是示例性的，并且很多其它的布局(如从上面指定的专利申请中引用供参考的)满足并由本发明考虑了。此外，应该意识到，本发明的原理推广到包括2个逻辑像素的2M-1个中心子像素并且每个逻辑像素需要M个子像素的任何“奇数”布局，如图6所示的。而且，本发明的原理推广到包括2个逻辑像素的2M个中心子像素并且每个逻辑像素需要M个子像素的任何“偶数”布局，如图7所示的。
在一个实施例中，包括不同于传统的RGB条纹布局的子像素布局的这种显示系统可能需要接收传统的(legacy)RGB条纹图像数据。在这种情况下，对于这种系统的一个RGB条纹输入像素有一个更新多少个中心子像素的概念。在“奇数”显示系统的情况下(例如，如图4中所示)，对于每个RGB输入像素更新1.5个中心子像素是可能的，或者替代地，对于两个RGB输入像素应该实际上更新三个中心子像素。在“偶数”显示系统的情况下(例如，如图5中所示)，对一个RGB输入像素更新2个中心子像素是可能的。总而言之，对于奇数系统，两个RGB输入像素可以更新2M-1个中心子像素，而对于偶数系统，一个RGB输入像素应该更新M个中心子像素。
新颖系统的存储器结构
对于这些新颖的系统，可能期望设计RGB条纹系统是典型的存储器结构。例如，如果偶数系统是基于如图3所示的三子像素重复组使用常规的存储器结构，存储器写模块(110)可能需要更多的步骤获得每个子像素与传统的存储器结构匹配。例如，图8描绘取决于2个中心子像素位置可能需要不同的读-修改-写周期。
因此，可能能够并期望基于偶数和奇数显示系统设计两种显示器结构。这些存储器可以基于需要每个显示器的多少个中心子像素来更新。例如，对于奇数显示器，用一个存储器写周期可以更新两个逻辑像素的2M-1个中心子像素。例如，对于偶数显示器，用一个存储器写周期可以更新一个逻辑像素的M个中心子像素。
上述新颖的显示系统的一个好处可能是输出伽玛查找表(LUT)的数量的减少。例如，大部分常规显示系统每种颜色使用一个输出伽玛LUT。由于并行处理三种颜色并且一起显示，通常有三个输出伽玛LUT。然而，在这里揭示的奇数和偶数显示系统的情况下，由于它们以一个存储器写周期输出M或者2M-1个中心子像素，取决于子像素布局，M或者2M-1个输出伽玛LUT可能足够。例如，对于偶数显示器，中心子像素的数量M小于每个物理像素的子像素的数量。在上面的图5的布局的情况下，M等于2。因此，假设所有的子像素色彩需要相同或者相似的输出伽玛曲线，仅在一个存储器写周期期间两个输出伽玛LUT足够。
如图9所示，表示奇数显示系统(200)的一个例子。系统200包括存储器写(210)，2M-1存储器(220)，存储器读(230)，行/列驱动器(240)，奇数显示器(250)和图像处理器(260)。在图像处理器(260)接收两个输入RGB像素和两个写许可信号之后，它可以以一个写许可(262)生成2M-1个中心子像素，通过存储器写210存储在2M-1存储器(220)中。这些着色的数据通过存储器读(230)和行/列驱动器(240)显示在奇数显示器(250)。
如图10所示，表示偶数显示系统(201)的一个例子。系统201包括存储器写(210)，M存储器(221)，存储器读(230)，行/列驱动器(240)，偶数显示器(251)和图像处理器(261)。在图像处理器(260)接收一个输入RGB像素和一个写许可之后，它可以以一个写许可(263)生成M个中心子像素，它们通过存储器写210存储在M存储器(221)中。这些着色的数据通过存储器读(230)和行/列驱动器(240)显示在偶数显示器(251)上。
图11和12中分别表示奇数显示器和偶数显示器的实施例。在奇数显示器250中，两个相邻的逻辑像素(252，253)可以共用一个中心子像素。对两个逻辑像素显示来自2M-1存储器的2M-1个中心子像素(254)。在偶数显示器251中，由于两个相邻的逻辑像素(256，257)不共用中心子像素，对一个逻辑像素显示来自M存储器的M个中心子像素(258)。
图13和14分别是奇数和偶数系统的存储器映射的两个实施例。在奇数存储器映射220中，可以以一个写周期将两个逻辑像素的2M-1个中心子像素存储到一个编址的第一存储器单元(222)中。可以以下一个写周期将下两个逻辑像素的下面2M-1个中心子像素存储到一个编址的第二存储器单元(223)中。每个中心子像素数据(224)具有不同的比特深度(N1比特，N2比特，...，N(2M-1)比特)。第一中心子像素(224)具有N1比特深度而第2M-1个中心子像素(225)具有N(2M-1)比特深度。在偶数存储器映射221中，可以以一个写周期将一个逻辑像素的M个中心子像素存储到一个编址的第一存储器单元(226)中。可以以下一个写周期将下一个逻辑像素的下面的M个中心子像素存储到一个编址的第二存储器单元(227)中。每个中心子像素数据(224)具有不同的比特深度(K1比特，K2比特，...，K(M)比特)。第一中心子像素(228)具有K1比特深度而第M个中心子像素(229)具有KM比特深度。
图15和16分别表示奇数和偶数处理器的一般时序图的实施例。特别地，图17表示包括图4所示的面板400的显示系统的时序图。因此，基于两个RGB输入像素和两个写许可，可以以一个写许可输出三个中心子像素。还特别地，图18表示包括图5中的面板510的显示系统的时序图。因此，利用两个RGB输入像素和两个写许可，可以以两个写许可输出四个中心子像素，这意味着每个写许可两个中心子像素。
支持VGA着色的存储器
VGA操作要求大的帧缓存器(例如，3.7Mb)，这增加了驱动器IC的额外成本和尺寸，特别是对于蜂窝电话和其它小型便携式显示系统。如果去除帧缓存器，则到面板的用于同步操作的带宽高(～20MHz)，这可能引起EMI问题。因此，这里揭示了应用于各种便携式显示系统的新颖的VGA结构。
图19表示具有集成帧缓存器1914和驱动器IC的驱动器IC的基本结构1900。系统1900可以包括几个(任选)子系统，例如输入伽玛LUT 1902，编程寄存器1904，白像素处理(或者替代地，多个主显示系统的GMA)1906，子像素处理单元1910，输出伽玛LUT 1912，刷新缓存器1914，源驱动器1916。刷新缓存器的输出可以一次一条线地定时到源驱动器D/A之前的线缓存器(line buffer)。由于数据可以存储在刷新缓存器中，这个结构提供与MPU和RGB输入两者的兼容性。这个方法有关的问题主要是存储器速度(它将支持VGA带宽)和成本。
图20表示替代的结构，其中去除了帧缓存器。系统2000可以包括几个(任选的)子系统，例如输入伽玛LUT 2002，编程寄存器2004，白像素处理(或者替代地，多个主显示系统的GMA)2006，子像素处理单元2010，输出伽玛LUT 2012，串行-并行线缓存器2014，源驱动器2016。在一个实施例中，数据可以是同步的并且以60Hz刷新以防止闪烁。此外，数据速率可以运行在大约20MHz。然而，甚至这个系统可能导致EMI问题并可能使用更多的功率。
图21显示用于支持可作为双qVGA/VGA显示系统使用的qVGA操作模式中的同步数据流的新结构2100。系统2100可以包括输入伽玛处理单元2102，伽玛映射算法单元(GMA)以及反伽玛处理2104，分为存储器2106和2108的960×320帧缓存器，线缓存器2110和驱动器2112。
存储器2106，2108可以包括12比特结构，RG数据在上部存储器而BW数据在下部存储器。将意识到，其它的结构也可以工作，例如18比特。在这个操作模式中，可以由图象处理器进行白像素处理。也可以进行RG和BW交换来支持该显示器的旋转模式。因此，能够以系统2100实现与现有qVGA数据的兼容性。
如果VGA数据是可用的，可以使用不同的数据通路，如图22所示。系统2200可以包括输入伽玛2202，GMA 2204，子像素着色2206，反伽玛2208，多路复用器2210，线缓存器2212以及驱动器2214。在这个通路中，来自RGB源的数据可以通过伽玛流水线，GMA和SPR进行处理。在输出，数据可以多路复用为正确的RGBW顺序以便输出到显示器。在这个例子中的数据可以以LCD操作需要的刷新率，例如60Hz同步。
为了同时支持VGA和qVGA数据，组合两个数据通路2302和2304。这示意性地显示在图23中。系统2300可以包括输入伽玛2306和2308，GMA2310，SPR 2314和2316，反伽玛2318，存储器2320，多路复用器2322，线缓存器2324以及驱动器2326。在qVGA定时的异步或者同步数据可以以通常的方式写入存储器。来自VGA数据通路的同步数据可以流到就在源驱动器前面的线缓存器。VGA数据可以是全屏幕的或者只是480×640显示器内的一个窗口。在窗口模式中，数据可以与qVGA数据在最后的线缓存器组合。
应该注意，虽然表示两个输入伽玛和GMA模块，它们实际上可以多路复用，使得仅要求一组门电路(gates)。还应该注意，存储器读定时可以跟随VGA同步信号。在qVGA模式中，PLL可以产生LCD输出定时。
有效的伽玛表的实施
在显示系统的至少一个实施例中，使用伽玛表来支持“伽玛流水线”。为了实施伽玛流水线，可以采用RAM表。这种方法可以很好地工作；但是对于这种系统可能有其他的考虑，例如1)加载时间可能长，特别是对于移动电话，2)ASIC尺寸增加了。可能期望使用ROM表，但是系统可能失去了调节伽玛值的能力。
在根据本发明的原理制成的显示系统的一个实施例中，可能采用两级系统和方法来调节输入和输出伽玛两者的伽玛，它是基于并以少量寄存器编程的ROM。
常规的输出伽玛，特别是对于移动电话和其它显示系统，典型的是使用10比特来处理和6比特输出。因此采用10比特至6比特表，它使用每个色彩1024*6/8＝768字节的存储器。因此，对于三色系统(例如RGB)，有三个这样的表；而对于四色系统(例如RGBW)，可能有四个表。
下面的讨论将描述一个可能的实施例，特别是一种色彩的处理。将意识到，可以相似地处理其它色彩。一个实施例可以在期望的反伽玛值(例如仅仅一个例子是1/2.2)附近的预定的数量(例如对于一个例子+/-0.5)内可能以某个增量(例如0.1或者可以是预定的或者动态产生的一些其它值)内调节伽玛。在这个实施例中，能够存储伽玛(例如仅仅一个例子是1/2.2)作为10比特地址和6比特入口(或者M比特地址和N比特入口，其中通常M＝＞N)。
对于大部分的LCD，使用这个默认表是足够了。然而，如果需要调节伽玛，可增加包含在多个伽玛值之间(例如在1/2.2和1/2.0之间)的“差别”的额外较小的校正LUT ROM表。数据处理中的第一步骤可以是查找对应10比特输入的6比特值。接着，可以使用6比特输出值作为第二LUT的地址来查找校正值。两个输出相加并输出给显示器。
仅仅作为一个例子，图24中表示以步长0.1从1.7到2.7的输出伽玛的范围(例如10比特到6比特)。如可以看到的，输出值中的差别可以不大。实际上，与1/2.2伽玛的差别可以由3比特数字表示，如在图25中可以看到的，表示1/2.2的参考伽玛与从1/1.7至1/2.7的伽玛值之间的伽玛表的值的差别。最大的差别小于8。因此，校正ROM每个是64*3/8＝24字节。对于10个表，能够使用每个色彩768+240＝1008字节，而不是10个分开的表的7680字节。还可以增加4比特寄存器来选择四个色彩的每个色彩的输出表(例如，RGBW系统)。因此，两个(2)8比特寄存器对于使用组合的LUT的输出伽玛足够得到从1.7到2.7的伽玛范围。
在另一个实施例中，在这个处理中的计算误差与固定的ROM表相比可以小于63中的0.5。如果这个误差在灰度梯级中变得可见，可以使用抖动方法来减少误差。这可以通过以帧速率在两个ROM校正LUT之间切换容易地实现。由于亮度的变化很小，可以忽略闪烁。
对于输入伽玛，每个彩色RGB使用一个伽玛表，例如sRGB，可以满足。作为一个例子，这是具有10比特输出的6比特地址(例如80字节*3＝240字节)。然而，如果需要调节来输入伽玛，可以采用如输出伽玛所述的相同策略。在这种情况下，由于10比特输出，次级表可以使用更多的比特。仅仅作为一个例子，对于+/-0.5输入，与2.2伽玛的误差可以具有最大大约96，因此可以将7比特LUT输出加到2.2值上。由于输入伽玛的目的是匹配人眼，可能仅仅一个或者两个额外的伽玛选择可能足够，例如2.0，2.2，2.4。对于这个限制的组，可以减小误差最大值，例如接近36，因此6比特的表可能是足够的。因此，在一个实施例中，对于每个色彩的每个表，校正LUT的尺寸可以是64*6/8＝48字节。仅仅作为一个例子，如果使用两个表，主要使用的总的ROM尺寸可以是64*10/8＝80字节，加上用于两个额外表的96字节，总共176字节/色彩。
与常规的系统相比，为了得到6-6-6输入的完全可编程的伽玛表，10比特内部处理以及RGBW输出，常规的系统可能包括：240字节输入SRAM以及3072字节输出SRAM。替代地，对于使用ROM表的常规的系统，它可能需要1920×3＝720字节输入ROM(每个RGB的三种选择)以及输出ROM的11个选择的34K字节(RGBW)。
通过比较，本申请的实施例可以满足sRGB ROM的240字节，次级输入LUT的528字节的总的输入ROM的要求。因此，对于主LUT，具有768*4＝3072字节，加上RGBW的次级LUT的960字节将足够了。完全编程可以三个8比特寄存器实现。对于其它实施例，如果输入和输出的比特数改变了，将很容易计算存储器的节省。
虽然已经参考示例的实施例描述了本发明，本领域的技术人员将理解，在不偏离本发明的范围下可以进行各种修改并且可以用等效物替换其中的元件。此外，在不偏离其基本范围下，可以对本教导进行很多修改来适应特定的情况或者材料。因此，意图是本发明不局限于作为意图实施本发明的最佳模式所揭示的特定的实施例，本发明将包括落入所附的权利要求书的范围内的所有实施例。

Claims (13)

1.一种显示系统，其特征在于包括：
显示器，所述显示器包括多个逻辑像素，其中所述逻辑像素进一步包括第一数量的中心子像素；
存储器，所述存储器存储由所述显示器着色的所述图像数据；
其中所述存储器这样进行映射，使得所述中心子像素存储在可寻址的存储器单元中。
2.根据权利要求1所述的显示系统，其特征在于每个逻辑像素的所述中心子像素的数量是奇数。
3.根据权利要求1所述的显示系统，其特征在于每个逻辑像素的所述中心子像素的数量是偶数。
4.根据权利要求2所述的显示系统，其特征在于至少两个逻辑像素在多个中心子像素中共用至少一个子像素。
5.根据权利要求2所述的显示系统，其特征在于两个逻辑像素的2M-1个中心子像素存储在一个可寻址的存储器单元中。
6.根据权利要求3所述的显示系统，其特征在于一个逻辑像素的M个中心子像素存储在一个可寻址的存储器单元中。
7.在一种显示系统中，所述显示系统包括能够着色第一分辨率数据组和第二分辨率数据组两者的显示器，所述显示系统能够输入RGB条纹色彩数据并能够输出子像素着色图像数据到所述显示器；其特征在于所述显示系统进一步包括：
用于所述第一分辨率数据组的第一处理单元；
用于处理所述第二分辨率数据组的第二处理单元；
其中来自所述第一处理单元和所述第二处理单元的所述图像数据进行多路复用以根据同步信号输出到所述显示器。
8.根据权利要求7所述的显示系统，其特征在于所述第一分辨率的数据组是qVGA数据组，而所述第二分辨率的数据组是VGA数据组。
9.根据权利要求8所述的显示系统，其特征在于所述输出图像数据被转换为RGBW图像数据。
10.根据权利要求10所述的显示系统，其特征在于所述第一处理单元进一步包括至少两个存储器，用来存储第一组彩色图像数据和第二组彩色图像数据。
11.根据权利要求11所述的显示系统，其特征在于所述第一组彩色图像数据是红色和绿色彩色图像数据，而所述第二组彩色图像数据是蓝色和白色彩色图像数据。
12.根据权利要求7所述的显示系统，其特征在于所述显示系统进一步包括第一级和第二级伽玛表，其中所述第一级伽玛表编码对预定量的反伽玛值调节的值，并且其中所述第二级伽玛表编码对所述第一级伽玛表的值进行小校正的值。
13.根据权利要求12所述的显示系统，其特征在于所述第二级伽玛值编码多个伽玛值之间的差值。
CNA2006800152953A 2005-04-04 2006-04-04 具有新颖的子像素结构的显示系统的有效存储器结构 Pending CN101171622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66851005P 2005-04-04 2005-04-04
US60/668,510 2005-04-04

Publications (1)

Publication Number Publication Date
CN101171622A true CN101171622A (zh) 2008-04-30

Family

ID=37074088

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800152953A Pending CN101171622A (zh) 2005-04-04 2006-04-04 具有新颖的子像素结构的显示系统的有效存储器结构

Country Status (4)

Country Link
US (1) US20080170083A1 (zh)
CN (1) CN101171622A (zh)
TW (1) TWI356385B (zh)
WO (1) WO2006108084A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714794A (zh) * 2012-10-05 2014-04-09 三星显示有限公司 显示装置及显示装置的驱动方法
CN106710514A (zh) * 2015-07-24 2017-05-24 西安诺瓦电子科技有限公司 可编程逻辑器件、接收卡和led显示屏控制系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008100826A1 (en) 2007-02-13 2008-08-21 Clairvoyante, Inc Subpixel layouts and subpixel rendering methods for directional displays and systems
KR101273468B1 (ko) * 2007-10-01 2013-06-14 삼성전자주식회사 화이트값 추출을 이용한 ｒｇｂ-ｔｏ-ｒｇｂｗ 변환 시스템및 방법
EP2051235A3 (en) 2007-10-19 2011-04-06 Samsung Electronics Co., Ltd. Adaptive backlight control dampening to reduce flicker
US9692946B2 (en) * 2009-06-29 2017-06-27 Dolby Laboratories Licensing Corporation System and method for backlight and LCD adjustment
EP2742134A2 (en) 2011-08-11 2014-06-18 Qiagen GmbH Cell- or virus simulating means comprising encapsulated marker molecules
CN103366683B (zh) * 2013-07-12 2014-10-29 上海和辉光电有限公司 像素阵列、显示器以及将图像呈现于显示器上的方法
CN104240195B (zh) * 2014-08-20 2017-01-18 京东方科技集团股份有限公司 一种基于虚拟算法的模型建立方法和系统
CN104505015B (zh) * 2015-01-13 2017-02-15 京东方科技集团股份有限公司 显示面板的显示方法、显示面板及显示装置
CN104795016B (zh) * 2015-04-22 2016-06-01 京东方科技集团股份有限公司 像素排列结构、阵列基板、显示装置及显示控制方法
US20160342570A1 (en) * 2015-05-18 2016-11-24 Microsoft Technology Licensing, Llc Document presentation qualified by conditions evaluated on rendering
KR102486398B1 (ko) * 2015-10-14 2023-01-10 삼성디스플레이 주식회사 영상 신호 처리 회로 및 이를 포함하는 표시 장치
CN116486738B (zh) * 2023-06-19 2023-09-19 长春希达电子技术有限公司 像素复用方法、数据传输系统以及显示屏控制系统和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615018A (en) * 1983-03-24 1986-09-30 Ricoh Company, Ltd. Method for writing data into a memory
KR100349205B1 (ko) * 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
US7221381B2 (en) * 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
US20040051724A1 (en) * 2002-09-13 2004-03-18 Elliott Candice Hellen Brown Four color arrangements of emitters for subpixel rendering
US6999087B2 (en) * 2002-03-12 2006-02-14 Sun Microsystems, Inc. Dynamically adjusting sample density in a graphics system
JP2003333506A (ja) * 2002-05-10 2003-11-21 Canon Inc 画像処理装置、画像処理システム、画像処理方法、プログラム、及び記憶媒体
KR100915238B1 (ko) * 2003-03-24 2009-09-02 삼성전자주식회사 액정 표시 장치
KR100973810B1 (ko) * 2003-08-11 2010-08-03 삼성전자주식회사 4색 액정 표시 장치
TWI220749B (en) * 2003-08-12 2004-09-01 Toppoly Optoelectronics Corp Altering resolution circuit apparatus of liquid crystal display panel
US7525526B2 (en) * 2003-10-28 2009-04-28 Samsung Electronics Co., Ltd. System and method for performing image reconstruction and subpixel rendering to effect scaling for multi-mode display
US7248268B2 (en) * 2004-04-09 2007-07-24 Clairvoyante, Inc Subpixel rendering filters for high brightness subpixel layouts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714794A (zh) * 2012-10-05 2014-04-09 三星显示有限公司 显示装置及显示装置的驱动方法
CN106710514A (zh) * 2015-07-24 2017-05-24 西安诺瓦电子科技有限公司 可编程逻辑器件、接收卡和led显示屏控制系统
CN106710514B (zh) * 2015-07-24 2018-10-26 西安诺瓦电子科技有限公司 可编程逻辑器件、接收卡和led显示屏控制系统

Also Published As

Publication number Publication date
US20080170083A1 (en) 2008-07-17
TWI356385B (en) 2012-01-11
WO2006108084A3 (en) 2007-04-12
TW200707375A (en) 2007-02-16
WO2006108084A2 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
CN101171622A (zh) 具有新颖的子像素结构的显示系统的有效存储器结构
US7825921B2 (en) System and method for improving sub-pixel rendering of image data in non-striped display systems
CN101292279B (zh) 用于图像处理的改进的存储器结构
KR102306598B1 (ko) 표시 장치
CN101390153B (zh) 改进的色域映射和子像素着色系统及方法
US9412316B2 (en) Method, device and system of displaying a more-than-three primary color image
US7619637B2 (en) Systems and methods for improved gamut mapping from one image data set to another
US8120629B2 (en) Display device
US20040164943A1 (en) Liquid crystal display device and driving method thereof
US20050012754A1 (en) Image display system
CN105895035A (zh) 用于显示装置的过驱动电路
US8982167B2 (en) Sub-pixel rendering of a multiprimary image
KR20130100679A (ko) 표시 장치, 표시 장치의 구동 방법, 및 전자 기기
KR20070111791A (ko) 표시 장치, 그 구동 장치 및 방법
US20210217373A1 (en) Method for driving pixel matrix and display device
JPWO2002056288A1 (ja) カラー画像表示装置
CN101086824A (zh) 液晶显示器像素结构及其驱动方法
JPH0359595A (ja) マトリックス表示装置
CN101465092A (zh) 图像显示系统以及云纹缺陷消除方法
US20100289834A1 (en) Field color sequential display control system
US20070176878A1 (en) Liquid crystal display device and driving method thereof
KR101351922B1 (ko) 액정 표시장치 및 그 구동 방법
CN113327560B (zh) 一种改善大视角色偏的方法、装置及显示面板
KR20080053647A (ko) 액정 표시 장치
KR20060087738A (ko) 표시 장치 및 데이터 구동 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: CLAIRVOYANTE INC.

Effective date: 20080801

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080801

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: American California

Applicant before: Clairvoyante Inc.

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130111

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130111

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080430