CN101169975B - 内存测试方法 - Google Patents
内存测试方法 Download PDFInfo
- Publication number
- CN101169975B CN101169975B CN 200610117486 CN200610117486A CN101169975B CN 101169975 B CN101169975 B CN 101169975B CN 200610117486 CN200610117486 CN 200610117486 CN 200610117486 A CN200610117486 A CN 200610117486A CN 101169975 B CN101169975 B CN 101169975B
- Authority
- CN
- China
- Prior art keywords
- internal memory
- memory
- data
- storage location
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种内存测试方法，包括：a.调整内存的相关参数，以选定一特定的工作模式和读写模式；b.在内存的各个储存位置中，填入各个储存位置的地址，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的数据相比较，以判断内存是否正常；c.如果内存正常，在内存的各个储存位置中，填入0或1，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的0或1相比较，以判断内存是否正常；d.如果内存正常，将一预设的测试数据，依序填入内存的各个储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；e.如果内存正常，将一预设的测试数据，以一预设模数(module)为差值逐步增加，依序填入内存的各个储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；f.如果内存正常，随着内存的各个储存位置地址的递增，依序填入相对应的测试数据，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常。
Description
技术领域
本发明是关于一种内存的测试方法，尤其是一种组合不同运作模式，来检测内存的测试方法。
背景技术
可携式技术的发展使人们越来越依赖移动电话、PDA和导航系统这类可携式装置。随着处理器技术的不断进步，过去几年中大容量内存的设计和开发呈指数级成长。其中，设计的关键组件不是速度更快的处理器，而是采用闪存取代了硬盘。因此，这些可携式装置的可靠性取决于内存的正确设计和测试。
内存测试的主要目标是验证内存上的每一个储存位都能够可靠地储存数据。因此，内存测试包括验证实体连接是否正确以及确保内存的每一个记忆位置功能正常。
验证实体连接(包括内存地址和数据I/O线路)对于确保数据被正确储存在所期望的位置至关重要。地址线规定每一个作业的储存位置，而双向数据线负责将数据输入和输出内存。如果有一个实体连接产生故障，其它测试也会出错。
内存的功能测试由数字测试设备执行的一系列读写作业构成。每次执行读取作业之后，测试系统将读取的数据与期望值做比较。例如图1所示，一个四位内存需要四次写入和读取作业，以完全验证数据线并核查其功能是否正常。初始化时，内存各位均设定为‘0’。测试的第一步是把‘1000’写入预设的地址，然后对此地址进行读取作业。接下来，以前进1s(marching-1s)的模式逐步写入数据并读取数据，即可有效率地测试数据线。如果由内存读出的数据与所写入的数据相匹配，那么就显示数据线功能正确。
前述针对数据线所进行的测试也可适用于地址线。不过，此等测试通常仅能简单检测出内存的地址线(address bus)、数据线(data bus)与控制线(control bus)是否可以正常工作，而难以检测出内存在不同工作模式下所可能产生的异常错误。
因此，如何确保内存在不同工作或读写模式下，均可以正常运作，将会对可携式电子产品的可靠性，产生严重的影响。
发明内容
本发明的主要目的在于提供一种理想的测试流程，以有效检测内存在不同工作或读写模式下所可能产生的异常错误。
本发明提供一种内存测试方法，包括：a.调整内存的相关参数，以选定一特定的工作模式和读写模式；b.在内存的各个储存位置中，填入各个储存位置的地址，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的数据相比较，以判断内存是否正常；c.如果内存正常，在内存的各个储存位置中，填入0或1，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的0或1相比较，以判断内存是否正常；d.如果内存正常，将一预设的测试数据，依序填入内存的各个储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；e.如果内存正常，将一预设的测试数据，以一预设模数(module)为差值逐步增加，依序填入内存的各个储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；f.如果内存正常，随着内存的各个储存位置地址的递增，依序填入相对应的测试数据，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常。
基于此，本发明的内存检测方法是提供一有效率的内存检测流程，以检测出内存在不同工作模式下的异常错误。同时，也可以避免不必要的检测步骤的执行，以节省不必要的检测成本。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1是一典型内存测试方法的示意图；
图2是本发明的内存测试方法一较佳实施例的流程图；
图3是一典型同步动态随机存取内存的储存地址配置的示意图；
图4是步骤520的测试方式一较佳实施例的示意图；以及
图5是本发明内存测试方法另一较佳实施例的流程图。
具体实施方式
请参照图2所示，是本发明的内存测试方法一较佳实施例的流程图。首先，调整内存的相关参数，如工作频率、工作电压、读写方式(例如SDRAM CL(CAS latency)，BL(burst length)等内存读写特征参数)，借以选定一特定工作模式和读写模式(步骤100)。随后，在设定内存的各个储存位置的地址(步骤110)后，从内存的起始地址至结束地址，在内存的各个储存位置中，填入各个储存位置自身的地址(步骤120)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的数据(即各个储存位置自身的地址)相比较，以判断内存是否正常运作(步骤130)。若是比较结果发现错误，即不需进行后续测试。
若是步骤130的判断结果认为内存正常运作，则进行下一阶段的测试。此阶段的测试是从内存的起始地址至结束地址，在内存的各个储存位置中填入0或1(步骤220)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的数据(0或1)相比较，以判断内存是否正常运作(步骤230)。若是比较结果发现错误，即不需进行后续测试。
若是步骤230的判断结果认为内存正常运作，则进行下一阶段的测试。此阶段的测试是从内存的起始地址至结束地址，将一预设的测试数据，依序填入内存的各个储存位置(步骤320)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的数据(即前述预设的测试数据)相比较，以判断内存是否正常运作(步骤330)。举例来说，此阶段的测试可以是如图1所示的以单一位为移动单位的前进‘一’测试(walkingones)，或者以八位为移动单位的‘八位’前进测试(walking 8 bit test)。若是比较结果发现错误，即不需进行后续测试。
若是步骤330的判断结果认为内存正常运作，则进行下一阶段的测试。此阶段的测试是从内存的起始地址至结束地址，将一预设的测试数据，以一预设模数(module)为差值逐步增加，依序填入内存的各个储存位置(步骤420)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的数据相比较，以判断内存是否正常运作(步骤430)。若是比较结果发现错误，即不需进行后续测试。
若是步骤430的判断结果认为内存正常运作，则进行下一阶段的测试。此阶段的测试是从内存的起始地址至结束地址，随着内存的各个储存位置地址的递增，依序填入相对应的测试数据(步骤520)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的数据相比较，以判断内存是否正常运作(步骤530)。
基本上，如图3所示，一典型同步动态随机存取内存(SynchronousDynamic Random Access Memory，SDRAM)的地址是由区块(Bank)地址与行列(Row&Column)的地址所构成。行列地址的位数，即可决定区块的范围。请参照图4所示，是步骤520的测试方式一实施例的示意图。首先，由第一列(X＝0000)开始填入测试数据，各个地址的测试数据随着行的地址的递增而增加。例如：由0001、0002、0004...逐步增加。在行的地址递增至最大值(Ymax)后，将此填入Ymax处的测试数据(即图中的1000)重复填入第二列(X＝0001)第一行。然后，再由第二列第二行开始，随着行地址的递增重复填入前述测试数据。前述步骤一直重复进行，直至填满内存的所有区域。然后，读出内存各个储存位置内的数据，并与填入各个储存位置内的数据相比较，以判断内存是否正常运作。前述填入第一列(X＝0000)的测试数据可按位移动变换，例如：原本由第一列第一行开始填入的数据(由0001、0002、0004...逐步增加至1000)可改由第一列第二行开始填入。每此变换后再按照上述方式重复进行测试。
值得注意的是，前述填入测试数据的方式，造成不同列的测试数据间产生位移(pattern shift)现象。亦即第一列中，测试数据0001是位于第一行处，但在第二列中，测试数据0001则移动至第二行处，依此类推。
值得注意的是，经由前述步骤100特定内存的工作模式与读写模式，后续的内存测试步骤120，220，320，420，520均是以此特定的工作模式与读写模式为条件进行测试。利用步骤100改变内存的工作模式与读写模式的设定，并重复整套测试流程，即可以找到一个比较有效的测试环境模式(即内存最容易出错的工作模式或读写模式)。随后，相类的内存即可设定在此模式下进行测试以提高效率，节省测试所需的时间。
前述各个测试步骤120，220，320，420，520是由内存的起始地址至结束地址，依序填入数据，然而也不限于此。也可以由内存的结束地址至起始地址，依序填入数据以进行测试。或者两者并行。其次，前述测试步骤320，420中所填入的测试数据，也可以取其负数后，重复进行测试。此外，测试步骤520的测试方法，也不限于随着内存的各个储存位置地址的递增，依序填入相对应的测试数据。也可随着内存的各个储存位置地址的递减，依序填入相对应的测试数据。
同时，前述测试步骤120，220，320，420，520也不限于内存的所有地址均填入测试数据后，再去读取比对相对应的测试数据。也可在填入测试数据于特定地址后，随着内存的各个储存位置地址先读取数据，与相对应的测试数据相比较，以判断内存是否正常运作。然后，再填入下一个测试数据。如此做的目的是可以检测出因填入当前地址的测试数据而影响其它地址的存储数据的错误。
请参照图5所示，是本发明内存测试方法另一较佳实施例的流程图。相较于图2的实施例具有五阶段的测试，本实施例增加至八阶段，以确保内存在任何运作状态下，均能正确无误。
第一阶段与第二阶段的内存测试，如同图2的实施例中，在内存的各个储存位置中，填入各个储存位置自身的地址(步骤120)的测试步骤，以及在内存的各个储存位置中填入0或1(步骤220)的测试步骤。
第三阶段的内存测试，是以内存的储存区块(bank)为单位，以固定的测试数据进行测试。也就是，将此固定的测试数据，依序填入内存的各个储存区块，直至填满内存所有的储存区块(步骤620)。然后，读出内存内的数据，并与填入各个储存区块内的数据相比较，以判断内存是否正常运作(步骤630)。
第四阶段的内存测试，是以八位为移动单位的‘八位’前进测试(walking 8 bit test)。将一测试数据，以八位为移动单位，依序填入内存的各个储存位置(步骤720)。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的测试数据相比较，以判断内存是否正常运作(步骤730)。
第五阶段的内存测试，是如同图2中，将一预设的测试数据，以一预设模数(module)为差值逐步增加，依序填入内存的各个储存位置(步骤420)的测试步骤。第六阶段的内存测试步骤(步骤820)，是类似第四阶段的‘八位’前进测试(walking 8 bit test)。但是，其中的测试数据是由处理器随机产生的测试数据。第七阶段的内存测试，是如同图2中随着内存的各个储存位置地址的递增，依序填入相对应的测试数据(步骤520)。第八阶段的内存测试步骤(步骤920)，是类似第七阶段的内存测试。但是，此测试步骤是随着内存的各个储存位置地址的递减，依序填入相对应的测试数据。然后，读出内存的各个储存位置内的数据，并与填入各个储存位置内的测试数据相比较，以判断内存是否正常运作(步骤930)。随着可携式电子产品的发展，内存的可靠性要求也更加严苛。传统的检测方法仅能简单检测出内存的地址线(address bus)、数据线(data bus)与控制线(control bus)是否可以正常工作，而不敷使用。
相较之下，本发明的内存检测方法，提供一有效率的内存检测流程，以检测出内存在不同工作模式下的异常错误。同时，也可以避免不必要的检测步骤的执行，以节省不必要的检测成本。
以上所述是利用较佳实施例详细说明本发明，而非限制本发明的范围，而且熟知此类技艺人士皆能明了，适当而作轻微的改变及调整，仍将不失本发明的要义所在，也不脱离本发明的精神和范围。
Claims (12)
1.一种内存测试方法，包括下列步骤：
a.调整内存的相关参数，以选定一特定工作模式和读写模式；
b.在内存的各储存位置中，填入各储存位置的地址，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的数据相比较，以判断内存是否正常；
c.如果内存正常，在内存的各储存位置中，填入0或1，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的0或1相比较，以判断内存是否正常；
d.如果内存正常，将一预设的测试数据，依序填入内存的各储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；
e.如果内存正常，将一预设的测试数据，以一预设模数为差值逐步增加，依序填入内存的各储存位置，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常；以及
f.如果内存正常，随着各储存位置地址的递增，依序填入相对应的测试数据，并且，读出内存的各个存储位置内的数据，并与填入各个存储位置内的测试数据相比较，以判断内存是否正常。
2.如权利要求1所述的内存测试方法，其特征在于，当所述比较结果发现错误时，停止所述内存后续的测试。
3.如权利要求1所述的内存测试方法，其特征在于，所述预设的测试数据是由一处理器产生的随机数据。
4.如权利要求1所述的内存测试方法，其特征在于，所述预设的测试数据是一固定的测试数据。
5.如权利要求1所述的内存测试方法，其特征在于，还包括将所述预设的测试数据取其负数，依序填入所述内存的各储存位置。
6.如权利要求1所述的内存测试方法，其特征在于，所述参数包括工作频率、工作电压与内存读写特征参数。
7.如权利要求1所述的内存测试方法，其特征在于，还包括：重复步骤a至步骤f，并通过步骤a改变内存的工作模式与读写模式，以找到该内存最容易出错的工作模式或读写模式。
8.一种内存测试方法，包括下列步骤：
调整内存的相关参数，以选定一工作模式和读写模式；
设定内存的各储存位置的地址；
在内存的各储存位置中，填入各储存位置的地址，并且，读出各储存位置内的数据，并与各储存位置的地址比较，以判断内存是否正常；
若是内存正常，在内存的各储存位置中，填入0或1，并且，读出各储存位置内的数据，并与填入各储存位置的0或1比较，以判断内存是否正常；
若是内存正常，将一预设的测试数据，依序填入内存的各储存区块，并且，读出各储存区块内的数据，并与填入各储存区块的预设测试数据比较，以判断内存是否正常；
若是内存正常，以八位为移动单位，将一预设的测试数据，依序填入内存的各储存位置，并且，读出各储存位置内的数据，并与填入各储存位置的预设测试数据比较，以判断内存是否正常；
若是内存正常，将一预设的测试数据，以一预设模数为差值逐步增加，依序填入内存的各储存位置，并且，读出各储存位置内的数据，并与填入各储存位置的数据比较，以判断内存是否正常；
若是内存正常，以八位为移动单位，将一随机的测试数据，依序填入该内存的各储存位置，并且，读出各储存位置内的数据，并与填入各储存位置的预设测试数据比较，以判断内存是否正常；
若是内存正常，随着各储存位置地址的递增，重复填入一系列相对应的测试数据，并且，读出各储存位置内的数据，并与填入各储存位置的该一系列相对应的测试数据比较，以判断内存是否正常；以及
若是内存正常，随着各储存位置地址的递减，重复填入一系列相对应的测试数据，并且，读出各储存位置内的数据，并与填入各储存位置的该一系列相对应的测试数据比较，以判断内存是否正常。
9.如权利要求8所述的内存测试方法，其特征在于，当所述比较结果发现错误时，停止该内存后续的测试。
10.如权利要求8所述的内存测试方法，其特征在于，还包括将所述预设的测试数据取其负数，依序填入该内存的各储存位置。
11.如权利要求8所述的内存测试方法，其特征在于，所述参数包括工作频率、工作电压与内存读写特征参数。
12.如权利要求8所述的内存测试方法，其特征在于，还包括选定不同的工作模式或读写模式，并重复该内存的测试步骤，以找到该内存最容易出错的工作模式或读写模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610117486 CN101169975B (zh) | 2006-10-24 | 2006-10-24 | 内存测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610117486 CN101169975B (zh) | 2006-10-24 | 2006-10-24 | 内存测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101169975A CN101169975A (zh) | 2008-04-30 |
| CN101169975B true CN101169975B (zh) | 2011-05-04 |
Family
ID=39390556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610117486 Active CN101169975B (zh) | 2006-10-24 | 2006-10-24 | 内存测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101169975B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137212A (zh) * | 2011-12-05 | 2013-06-05 | 北大方正集团有限公司 | Sdram测试方法 |
| CN103208314A (zh) * | 2013-03-04 | 2013-07-17 | 深圳市硅格半导体有限公司 | 嵌入式系统的内存测试方法及嵌入式系统 |
| CN114649051B (zh) * | 2022-03-22 | 2022-11-11 | 合肥悦芯半导体科技有限公司 | 存储器测试方法、设备及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528553A (en) * | 1993-10-01 | 1996-06-18 | Hal Computer Systems, Inc. | Method and apparatus for testing random access memory |
| JP2934608B2 (ja) * | 1996-09-30 | 1999-08-16 | アジアエレクトロニクス株式会社 | 半導体メモリ試験方法及びその装置 |
| US6058495A (en) * | 1996-05-16 | 2000-05-02 | Samsung Electronics, Co. Ltd. | Multi-bit test circuit in semiconductor memory device and method thereof |
| CN1681048A (zh) * | 2004-04-07 | 2005-10-12 | 华为技术有限公司 | 存储器地址线测试方法 |
-
2006
- 2006-10-24 CN CN 200610117486 patent/CN101169975B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528553A (en) * | 1993-10-01 | 1996-06-18 | Hal Computer Systems, Inc. | Method and apparatus for testing random access memory |
| US6058495A (en) * | 1996-05-16 | 2000-05-02 | Samsung Electronics, Co. Ltd. | Multi-bit test circuit in semiconductor memory device and method thereof |
| JP2934608B2 (ja) * | 1996-09-30 | 1999-08-16 | アジアエレクトロニクス株式会社 | 半導体メモリ試験方法及びその装置 |
| CN1681048A (zh) * | 2004-04-07 | 2005-10-12 | 华为技术有限公司 | 存储器地址线测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101169975A (zh) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11901037B2 (en) | Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters | |
| US7571276B2 (en) | Read operation for semiconductor memory devices | |
| CN109390024B (zh) | 确定是否进行重新训练操作的存储器装置及包含其的系统 | |
| KR20190000663A (ko) | 메모리 장치 및 그 동작 방법 | |
| US8589654B2 (en) | Memory device, memory system, and access timing adjusting method in memory system | |
| US20080031055A1 (en) | Semiconductor memory device capable of performing low-frequency test operation and method for testing the same | |
| US20200202905A1 (en) | Semiconductor apparatus and semiconductor system with training function | |
| CN101169975B (zh) | 内存测试方法 | |
| KR20190086936A (ko) | 메모리 장치 | |
| US20080222460A1 (en) | Memory test circuit | |
| US9007867B2 (en) | Loading trim address and trim data pairs | |
| CN105047229A (zh) | 一种用于rram的存储单元片内自测电路及方法 | |
| US7660170B2 (en) | Methods of operating non-volatile memory devices to generate data strobe signals during data reading and related devices | |
| CN115470052B (zh) | 存储芯片的坏块检测方法、检测装置及存储介质 | |
| KR20210040707A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| KR20060053431A (ko) | 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법 | |
| CN113064844B (zh) | 存储器写入的训练方法和系统 | |
| KR100594294B1 (ko) | 메모리 장치 및 데이터 트레이닝 방법 | |
| KR20150020838A (ko) | 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 동작 방법 | |
| US8254204B2 (en) | Burst address generator and test apparatus including the same | |
| JP2010040092A (ja) | 半導体集積回路 | |
| US11049583B2 (en) | Semiconductor system with a training operation | |
| US9613667B2 (en) | Data storage device and operating method thereof | |
| EP4325492A1 (en) | Control apparatus, memory, signal processing method, and electronic device | |
| TW200816211A (en) | Memory test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |