CN101158932A - 通过i2c接口访问现场可编程门阵列内部存储器的方法 - Google Patents
通过i2c接口访问现场可编程门阵列内部存储器的方法 Download PDFInfo
- Publication number
- CN101158932A CN101158932A CNA2007100454945A CN200710045494A CN101158932A CN 101158932 A CN101158932 A CN 101158932A CN A2007100454945 A CNA2007100454945 A CN A2007100454945A CN 200710045494 A CN200710045494 A CN 200710045494A CN 101158932 A CN101158932 A CN 101158932A
- Authority
- CN
- China
- Prior art keywords
- data
- attitude
- state machine
- write
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供一种通过I2C接口访问现场可编程门阵列内部存储器的方法，通过将一I2C接口状态机输入端的时钟控制端与数据通信端分别与I2C总线的时钟输出端及数据通信端相连接，将其输出端的状态输出端及数据通信端分别与一存储器控制模块输入端的状态输入端及数据通信端相连接，并将存储器控制模块输入端的时钟控制端与I2C总线的时钟输出端相连接，将其输出端的存储器读写信号输出端、数据通信端及地址输出端分别与待访问的FPGA内部存储器的读写信号接收端、数据输入/输出端及地址接收端相连接，同时将待访问的FPGA内部存储器的时钟控制端与I2C总线的时钟输出端相连接，通过I2C接口状态机的状态变换可实现对FPGA内部存储器的访问。
Description
技术领域
本发明涉及一种集成电路实现方法，特别涉及一种通过I2C接口访问现场可编程门阵列内部存储器的方法。
背景技术
内部集成电路(Inter-Integrated Circuit，I2C)通信是一种利用两根数据线实现中高速数据通信的通信技术，内部集成电路通信的标准速率是100KBit/s，在高速的情况下，可以达到400KBit/s。内部集成电路通信的电路很简单，就是利用两根数据线，一根传递时钟信号的线路，命名为时钟信号线路(SCL)，一根传递数据的线路，命名为数据线路(SDA)。
现场可编程门阵列器件(FPGA)是一种在系统可编程的器件，是一种实现系统集成的主流器件。现场可编程门阵列器件集成了存储器模块，低成本的实现对存储器模块的访问是系统集成的要求之一。而在现有技术中，当微处理器(micro-processing unit，MPU)与FPGA直接构建系统时，常常需要额外的时钟信号来实现与FPGA的通信，由此导致系统实现的复杂度增加，进而增加了系统的成本，因此如何解决现有技术存在的缺点实已成为本领域技术人员亟待解决的课题。
发明内容
本发明的目的在于提供一种通过I2C接口访问现场可编程门阵列内部存储器的方法，以实现无需额外的时钟的情况下，对现场可编程门阵列器件内存储器的访问。
为了达到上述的目的，本发明提供的通过I2C接口访问现场可编程门阵列内部存储器的方法，包括步骤：a)提供一至少包括空闲态、待命状态、读或写数据状态在内的多个状态的I2C接口状态机，并提供一存储器控制模块，其中，所述I2C接口状态机的输入端包括数据通信端及时钟控制端，其输出端包括状态输出端及数据通信端，所述存储器控制模块的输入端包括时钟控制端、状态输入端及数据通信端，其输出端包括存储器读写信号输出端、数据通信端及地址输出端；b)将所述I2C接口状态机输入端的时钟控制端与数据通信端分别与I2C总线的时钟输出端及数据通信端相连接，将其输出端的状态输出端及数据通信端分别与所述存储器控制模块输入端的状态输入端及数据通信端相连接，并将所述存储器控制模块输入端的时钟控制端与所述I2C总线的时钟输出端相连接，将其输出端的存储器读写信号输出端、数据通信端及地址输出端分别与待访问的现场可编程门阵列内部存储器的读写信号接收端、数据输入/输出端及地址接收端相连接，同时将所述待访问的现场可编程门阵列内部存储器的时钟控制端与所述I2C总线的时钟输出端相连接；c)当所述I2C总线的时钟输出端输出复位信号时，所述I2C接口状态机根据所述复位信号进入空闲态；d)当所述I2C总线的时钟输出端输出工作信号时，所述I2C接口状态机、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都进入待命状态；e)当所述I2C接口状态机处于待命状态时，根据所述I2C总线传输至的数据有选择性进入对所述待访问的现场可编程门阵列内部存储器的读或写数据状态；f)当所述I2C接口状态机处于读数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I2C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号使所述待访问的现场可编程门阵列内部存储器处于读许可状态，然后根据所述存储器控制模块输入端的数据通信端读取所述待访问的现场可编程门阵列内部存储器的数据，所读取的数据依次经由所述存储器控制模块输出端的数据通信端、所述存储器控制模块输入端的数据通信端、所述I2C接口状态机输出端的数据输出端及所述I2C接口状态机输入端的数据输入端传输至所述I2C总线；以及g)当所述I2C接口状态机处于写数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I2C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应写信号使所述待访问的现场可编程门阵列内部存储器处于写许可状态，并根据其输入端的数据通信端接收的要写入的数据对所述待访问的现场可编程门阵列内部存储器进行写操作。
当所述I2C接口状态机的待命状态包括移位态、地址比对态及应答态3个子态时，且所述存储器控制模块包括一地址计数器时，在步骤d)中，所述I2C接口状态机进入待命状态中的移位态，步骤e)进一步包括步骤：(1)当所述I2C接口状态机处于移位态时，其接收到由所述I2C总线传送至的数据后进入地址比对态，即将接收的数据与所述I2C接口状态机预设被设定的地址进行比对以确定地址是否正确，同时所述存储器控制模块根据接收的状态信号将所述地址计数器清零；(2)当地址正确时所述I2C接口状态机向所述I2C总线传回一应答符；(3)所述I2C总线根据接收的应答符做出相应读或写回复；(4)所述I2C接口状态机根据接收的相应读或写回复选择性进入读数据状态或应答态；以及(5)当所述I2C接口状态机处于应答态时，使其输入端的数据通信端处于接收数据的状态，并当接收到的数据并非是结束符或重启符时，其进入写数据状态，当接收到的数据是结束符或重启符时返回空闲态。
当所述读数据状态包括读数据移位态、读应答态及读数据重复态3个子态时，在上述步骤(4)中，所述I2C接口状态机进入读数据状态中的读数据移位态，所述步骤f)进一步包括步骤：(1)当所述I2C接口状态机处于读数据移位态时，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号，所述I2C接口状态机将已载入的所述存储器控制模块读取的所述待访问的现场可编程门阵列内部存储器相应地址的数据传输至所述I2C总线，然后其转入读应答态并将当前状态传输至所述存储器控制模块，所述存储器控制模块根据接收的状态信号使所述地址计数器加一，否则所述I2C接口状态机仍处于读数据移位态；(2)当所述I2C接口状态机处于读应答态时，所述存储器控制模块根据所述地址计数器的计数读取所述待访问的现场可编程门阵列内部存储器相应地址的数据，并将所读取的数据传输至所述I2C接口状态机，同时，所述I2C接口状态机立即转移到读数据重复态；以及(3)当所述I2C接口状态机处于读数据重复态时，如果接收到重启符或者结束符，其返回到空闲态；否则转移到读数据移位态。
当所述写数据状态包括写数据移位态、写应答态、写数据重复态3个子态时，在上述步骤(5)中，所述I2C接口状态机选择性进入写数据状态中的写数据移位态，所述步骤g)进一步包括：(1)当所述I2C接口状态机处于写数据移位态时，其通过输入端的数据接收端接收数据，若接收到的预设数目的数据后其转入写应答态，否则继续处于写数据移位态；(2)当所述I2C接口状态机处于写应答态时，其将当前状态输出，所述存储器控制模块根据接收的状态信号其存储器读写信号输出端输出写信号，所述I2C接口状态机继续接收数据以使接收的数据完整，同时将接收的数据全部传输至所述存储器控制模块后，其立即转移到写数据重复态，同时所述存储器控制模块根据地址计数器的计数将接收的数据写入所述待访问的现场可编程门阵列内部存储器相应地址，然后所述地址计数器加一；以及(3)所述I2C接口状态机处于写数据重复态时，如果接收到到重启符或者结束符，其返回到空闲态；否则转移到写数据移位态，开始新一轮写数据操作。
综上所述，本发明通过I2C接口访问现场可编程门阵列内部存储器的方法通过在现场可编程门阵列器件内增加一个I2C接口状态机，即可以在不需要额外的时钟的情况下，方便的访问现场可编程门阵列器件内的存储器模块。
附图说明
本发明的通过I2C接口访问现场可编程门阵列内部存储器的方法由以下的实施例及附图给出。
图1为本发明的通过I2C接口访问现场可编程门阵列内部存储器的方法形成的读写连接结构示意图；
图2为本发明的通过I2C接口访问现场可编程门阵列内部存储器的方法的状态转换示意图。
具体实施方式
以下将对本发明的通过I2C接口访问现场可编程门阵列内部存储器的方法作进一步的详细描述。
本发明采用XC2V6000芯片作为载体，以通过I2C接口来访问XC2V6000芯片内部的存储器模块为实施例来进行说明，其包括下列步骤：
首先，提供一至少包括空闲态、待命状态、读或写数据状态在内的多个状态的I2C接口状态机，并提供一存储器控制模块，其中，所述I2C接口状态机的输入端包括数据通信端及时钟控制端，其输出端包括状态输出端及数据通信端，所述存储器控制模块的输入端包括时钟控制端、状态输入端及数据通信端，其输出端包括存储器读写信号输出端、数据通信端及地址输出端。此外，所述存储器控制模块包括一地址计数器，所述I2C接口状态机的待命状态又包括移位态、地址比对态及应答态3个子态，所述读数据状态包括读数据移位态、读应答态及读数据重复态3个子态，所述写数据状态包括写数据移位态、写应答态、写数据重复态3个子态，由此，所述I2C接口状态机共具有10个状态，详细说明如下：
(1)空闲态：所述I2C接口状态机复位即进入该状态；接收到起始符时，就进入移位态；
(2)移位态：如果接收了7个数据的话，就转入地址比对态，否则留在本状态；
(3)地址比对态：将收到的7个数据与本地设备(即待访问的现场可编程门阵列内部存储器)具有的地址比对，地址错误的话则返回空闲态，并产生一个非应答符；地址正确的话则产生一个应答符，并且如果新收到的数据为高则转往读移位态，并且装载一个要发送的数据；否则转往应答态；
(4)应答态：如果探测到结束符或者重启符，则返回空闲态；否则进入写数据移位态；
(5)写数据移位态：如果接收了7个数据的话，就转入写应答态，否则留在本状态；
(6)写应答态：接收了最后一个数据，同时产生一个应答符；转移到写数据重复态；
(7)写数据重复态：若探测到重启符或者结束符，都返回到空闲态；否则转移到写数据移位态；
(8)读数据移位态：如果发送了8个数据的话，就转入读应答态，否则留在本状态；
(9)读应答态：装载一个要发送的数据；
(10)读数据重复态：若探测到重启符或者结束符，都返回到空闲态；否则转移到读数据移位态。
接着，请参见图1，将所述I2C接口状态机输入端的时钟控制端与数据通信端分别与I2C总线的时钟输出端(SCL)及数据通信端(SDA)相连接，将其输出端的状态输出端及数据通信端分别与所述存储器控制模块输入端的状态输入端及数据通信端相连接，并将所述存储器控制模块输入端的时钟控制端与所述I2C总线的时钟输出端相连接，将其输出端的存储器读写信号输出端、数据通信端及地址输出端分别与待访问的现场可编程门阵列内部存储器的读写信号接收端、数据输入/输出端及地址接收端相连接，同时将所述待访问的现场可编程门阵列内部存储器的时钟控制端与所述I2C总线的时钟输出端相连接。
接着，请参见图2，当所述I2C总线的时钟输出端输出复位信号时，所述I2C接口状态机根据所述复位信号进入空闲态。
接着，当所述I2C总线的时钟输出端输出工作信号时，所述I2C接口状态机、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都进入待命状态，更为具体的说，所述I2C接口状态机进入所述待命状态中的移位态。
接着，当所述I2C接口状态机处于移位态时，其接收到由所述I2C总线传送至的数据(通常为7个)后进入地址比对态，即将接收的数据与所述I2C接口状态机预设被设定的地址进行比对以确定地址是否正确，同时所述存储器控制模块根据接收的状态信号将所述地址计数器清零，若所述I2C接口状态机没有接收到7个数据，则其仍留在移位态。
接着，当比对出接收的7个数据与所述I2C接口状态机预先设定的地址一致时，其向所述I2C总线传回一应答符；而当比对出7个数据与所述I2C接口状态机预先设定的地址不一致时，即设备地址错误，其返回空闲态。
接着，所述I2C总线根据接收的应答符做出相应读或写回复。
接着，当所述I2C接口状态机接收到的相应读回复(即高电平)时其进入读数据状态中的读数据移位态，否则进入应答态(即相应回复为写回复时进入应答态)。
接着，当所述I2C接口状态机处于应答态时，使其输入端的数据通信端处于接收数据的状态，并当接收到的数据并非是结束符或重启符(即SCL_CN时钟推动)时，其进入写数据状态中的写数据移位态，当接收到的数据是结束符或重启符时返回空闲态。
随后，当所述I2C接口状态机处于写数据移位态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I2C接口状态机通过输入端的数据接收端接收数据，若接收到的预设数目(即7个)的数据后其转入写应答态，否则继续处于写数据移位态。
然后，当所述I2C接口状态机处于写应答态时，其将当前状态输出，所述存储器控制模块根据接收的状态信号其存储器读写信号输出端输出写信号(通常为1)，所述I2C接口状态机继续接收数据以使接收的数据完整(即接收了8个数据)，同时将接收的数据全部传输至所述存储器控制模块后，其立即转移到写数据重复态，同时所述存储器控制模块根据地址计数器的计数(此时为0)将接收的数据写入所述待访问的现场可编程门阵列内部存储器相应地址，然后所述地址计数器加一。
最后，当所述I2C接口状态机处于写数据重复态时，如果接收到重启符或者结束符，其返回到空闲态；否则转移到写数据移位态，开始新一轮写数据操作。
此外，当所述I2C接口状态机处于读数据移位态时，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号(通常为0)，所述I2C接口状态机将已载入的所述存储器控制模块读取的所述待访问的现场可编程门阵列内部存储器相应地址(即0)的数据(8个数据)传输至所述I2C总线，然后其转入读应答态并将当前状态传输至所述存储器控制模块，所述存储器控制模块根据接收的状态信号使所述地址计数器加一，否则所述I2C接口状态机仍处于读数据移位态(即没有传输8个数据时其处于读数据移位态)。需注意的是，由于所述I2C接口状态机仅处于写应答态时，所述存储器控制模块输出端的存储器读写信号输出端才输出写信号，即执行写操作，否则其一直输出读信号，所以所述存储器控制模块可在输出读信号时根据地址计数器的计数相应读取所述待访问的现场可编程门阵列内部存储器相应地址的数据，如果其读取出的数据不被发送，显然读取出的数据也是无意义的，不会影响所述I2C接口状态机及存储器控制模块的功能。
接着，当所述I2C接口状态机处于读应答态时，所述存储器控制模块根据所述地址计数器的计数读取所述待访问的现场可编程门阵列内部存储器相应地址的数据，并将所读取的数据传输至所述I2C接口状态机，同时，所述I2C接口状态机立即转移到读数据重复态。
最后，当所述I2C接口状态机处于读数据重复态时，如果接收到重启符或者结束符，其返回到空闲态；否则转移到读数据移位态进行新一轮数据的读取。
需注意的是，地址计数器在I2C接口状态机为移位状态时清零，在I2C接口状态机为读应答态，或者I2C接口状态机为写应答态且所述存储器控制模块将数据写入所述待访问的现场可编程门阵列内部存储器后，其自动加1，直到地址为所述待访问的现场可编程门阵列内部存储器的最高值时停止，所以对所述待访问的现场可编程门阵列内部存储器的访问总是从地址0开始。
综上所述，本发明的通过I2C接口访问现场可编程门阵列器件内存储器的方法，可以在不需要额外的时钟的情况下，完成对FPGA内存储器的读写操作。
Claims (4)
1.一种通过I2C接口访问现场可编程门阵列内部存储器的方法，其特征在于，包括步骤：
a)提供一至少包括空闲态、待命状态、读或写数据状态在内的多个状态的I2C接口状态机，并提供一存储器控制模块，其中，所述I2C接口状态机的输入端包括数据通信端及时钟控制端，其输出端包括状态输出端及数据通信端，所述存储器控制模块的输入端包括时钟控制端、状态输入端及数据通信端，其输出端包括存储器读写信号输出端、数据通信端及地址输出端；
b)将所述I2C接口状态机输入端的时钟控制端与数据通信端分别与I2C总线的时钟输出端及数据通信端相连接，将其输出端的状态输出端及数据通信端分别与所述存储器控制模块输入端的状态输入端及数据通信端相连接，并将所述存储器控制模块输入端的时钟控制端与所述I2C总线的时钟输出端相连接，将其输出端的存储器读写信号输出端、数据通信端及地址输出端分别与待访问的现场可编程门阵列内部存储器的读写信号接收端、数据输入/输出端及地址接收端相连接，同时将所述待访问的现场可编程门阵列内部存储器的时钟控制端与所述I2C总线的时钟输出端相连接；
c)当所述I2C总线的时钟输出端输出复位信号时，所述I2C接口状态机根据所述复位信号进入空闲态；
d)当所述I2C总线的时钟输出端输出工作信号时，所述I2C接口状态机、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都进入待命状态；
e)当所述I2C接口状态机处于待命状态时，其根据所述I2C总线传输至的数据有选择性进入对所述待访问的现场可编程门阵列内部存储器的读或写数据状态；
f)当所述I2C接口状态机处于读数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I2C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号使所述待访问的现场可编程门阵列内部存储器处于读许可状态，然后所述存储器控制模块输出端的数据通信端读取所述待访问的现场可编程门阵列内部存储器的数据，所读取的数据依次经由所述存储器控制模块输出端的数据通信端、所述存储器控制模块输入端的数据通信端、所述I2C接口状态机输出端的数据输出端及所述I2C接口状态机输入端的数据输入端传输至所述I2C总线；以及
g)当所述I2C接口状态机处于写数据状态、所述存储器控制模块及所述待访问的现场可编程门阵列内部存储器都处入待命状态时，所述I2C接口状态机输出端的状态输出端将其当前状态输出，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应写信号使所述待访问的现场可编程门阵列内部存储器处于写许可状态，并根据其输入端的数据通信端接收的要写入的数据对所述待访问的现场可编程门阵列内部存储器进行写操作。
2.如权利要求1所述的通过I2C接口访问现场可编程门阵列内部存储器的方法，其特征在于：当所述I2C接口状态机的待命状态包括移位态、地址比对态及应答态3个子态时，且所述存储器控制模块包括一地址计数器时，在步骤d)中，所述I2C接口状态机进入待命状态中的移位态，步骤e)进一步包括步骤：
(1)当所述I2C接口状态机处于移位态时，其接收到由所述I2C总线传送至的数据后进入地址比对态，即将接收的数据与所述I2C接口状态机预先被设定的地址进行比对以确定地址是否正确，同时所述存储器控制模块根据接收的状态信号将所述地址计数器清零；
(2)当地址正确时所述I2C接口状态机向所述I2C总线传回一应答符；
(3)所述I2C总线根据接收的应答符做出相应读或写回复；
(4)所述I2C接口状态机根据接收的相应读或写回复选择性进入读数据状态或应答态；以及
(5)当所述I2C接口状态机处于应答态时，使其输入端的数据通信端处于接收数据的状态，并当接收到的数据并非是结束符或重启符时，其进入写数据状态，当接收到的数据是结束符或重启符时返回空闲态。
3.如权利要求2所述的通过I2C接口访问现场可编程门阵列内部存储器的方法，其特征在于：当所述读数据状态包括读数据移位态、读应答态及读数据重复态3个子态时，在所述步骤(4)中，所述I2C接口状态机进入读数据状态中的读数据移位态，所述步骤f)进一步包括步骤：
(1)当所述I2C接口状态机处于读数据移位态时，所述存储器控制模块输出端的存储器读写信号输出端根据接收的状态信号输出相应读信号，所述I2C接口状态机将已载入的所述存储器控制模块读取的所述待访问的现场可编程门阵列内部存储器相应地址的数据传输至所述I2C总线，然后其转入读应答态并将当前状态传输至所述存储器控制模块，所述存储器控制模块根据接收的状态信号使所述地址计数器加一，否则所述I2C接口状态机仍处于读数据移位态；
(2)当所述I2C接口状态机处于读应答态时，所述存储器控制模块根据所述地址计数器的计数读取所述待访问的现场可编程门阵列内部存储器相应地址的数据，并将所读取的数据传输至所述I2C接口状态机，同时，所述I2C接口状态机立即转移到读数据重复态；以及
(3)当所述I2C接口状态机处于读数据重复态时，如果接收到重启符或者结束符，其返回到空闲态；否则转移到读数据移位态。
4.如权利要求2所述的通过I2C接口访问现场可编程门阵列内部存储器的方法，其特征在于：当所述写数据状态包括写数据移位态、写应答态、写数据重复态3个子态时，在所述步骤(5)中，所述I2C接口状态机选择性进入写数据状态中的写数据移位态，所述步骤g)进一步包括：
(1)当所述I2C接口状态机处于写数据移位态时，其通过输入端的数据接收端接收数据，若接收到的预设数目的数据后其转入写应答态，否则继续处于写数据移位态；
(2)当所述I2C接口状态机处于写应答态时，其将当前状态输出，所述存储器控制模块根据接收的状态信号其存储器读写信号输出端输出写信号，所述I2C接口状态机继续接收数据以使接收的数据完整，同时将接收的数据全部传输至所述存储器控制模块后，其立即转移到写数据重复态，同时所述存储器控制模块根据地址计数器的计数将接收的数据写入所述待访问的现场可编程门阵列内部存储器相应地址，然后所述地址计数器加一；以及
(3)所述I2C接口状态机处于写数据重复态时，如果接收到到重启符或者结束符，其返回到空闲态；否则转移到写数据移位态，开始新一轮写数据操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100454945A CN100498753C (zh) | 2007-08-31 | 2007-08-31 | 通过i2c接口访问现场可编程门阵列内部存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100454945A CN100498753C (zh) | 2007-08-31 | 2007-08-31 | 通过i2c接口访问现场可编程门阵列内部存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101158932A true CN101158932A (zh) | 2008-04-09 |
| CN100498753C CN100498753C (zh) | 2009-06-10 |
Family
ID=39307036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100454945A Active CN100498753C (zh) | 2007-08-31 | 2007-08-31 | 通过i2c接口访问现场可编程门阵列内部存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100498753C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102141971A (zh) * | 2011-01-13 | 2011-08-03 | 哈尔滨工业大学 | 具有大容量存储功能的1553b硬件定时通讯模块 |
| CN102023954B (zh) * | 2009-09-17 | 2012-08-22 | 研祥智能科技股份有限公司 | 具有多路i2c总线的装置、处理器、系统主板及工控计算机 |
| CN103324593A (zh) * | 2013-06-27 | 2013-09-25 | 成都林海电子有限责任公司 | 一种基于FPGA的PCI Express数据传输控制方法 |
| CN103324594A (zh) * | 2013-06-27 | 2013-09-25 | 成都林海电子有限责任公司 | 一种基于FPGA的PCI Express AHBUS状态机的实现方法 |
| CN114443544A (zh) * | 2022-04-02 | 2022-05-06 | 井芯微电子技术(天津)有限公司 | 基于i2c模块主从模式切换方法及设备 |
| CN117201222A (zh) * | 2023-08-16 | 2023-12-08 | 天津瑞发科半导体技术有限公司 | I2c接口系统、数据写入方法以及数据读取方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003039001A1 (en) * | 2001-10-29 | 2003-05-08 | Leopard Logic, Inc. | Programmable interface for field programmable gate array cores |
| CN1677346A (zh) * | 2004-04-01 | 2005-10-05 | 迈普（四川）通信技术有限公司 | 可编程器件程序更新方法及可更新程序的板卡 |
-
2007
- 2007-08-31 CN CNB2007100454945A patent/CN100498753C/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102023954B (zh) * | 2009-09-17 | 2012-08-22 | 研祥智能科技股份有限公司 | 具有多路i2c总线的装置、处理器、系统主板及工控计算机 |
| CN102141971A (zh) * | 2011-01-13 | 2011-08-03 | 哈尔滨工业大学 | 具有大容量存储功能的1553b硬件定时通讯模块 |
| CN103324593A (zh) * | 2013-06-27 | 2013-09-25 | 成都林海电子有限责任公司 | 一种基于FPGA的PCI Express数据传输控制方法 |
| CN103324594A (zh) * | 2013-06-27 | 2013-09-25 | 成都林海电子有限责任公司 | 一种基于FPGA的PCI Express AHBUS状态机的实现方法 |
| CN114443544A (zh) * | 2022-04-02 | 2022-05-06 | 井芯微电子技术(天津)有限公司 | 基于i2c模块主从模式切换方法及设备 |
| CN117201222A (zh) * | 2023-08-16 | 2023-12-08 | 天津瑞发科半导体技术有限公司 | I2c接口系统、数据写入方法以及数据读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100498753C (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101583933B (zh) | 包含双模式存储器互连的存储器控制器 | |
| CN100498753C (zh) | 通过i2c接口访问现场可编程门阵列内部存储器的方法 | |
| CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
| CN101405708B (zh) | 自动计算机器的存储器系统 | |
| CN101583934B (zh) | 包含高速串联缓冲器的存储器系统 | |
| KR100818298B1 (ko) | 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법 | |
| CN101281783B (zh) | 编制片内终结值的方法、系统及集成电路 | |
| KR101678348B1 (ko) | 대용량 스토리지-기반 인터페이스들을 통한 m-phy 기반 통신들의 동작, 및 관련된 커넥터들, 시스템들, 및 방법들 | |
| CN106294040B (zh) | 光模块状态信息的获取方法和装置 | |
| CN104350720B (zh) | 提供用于双向串行互连的串行协议的装置、方法和系统 | |
| TWI516942B (zh) | 分配位址至互連上之裝置 | |
| CN101315812A (zh) | 基于并口的flash存储器在线编程方法 | |
| CN103714036A (zh) | 支持批量读取校验的i2c多路复用器及控制方法 | |
| CN104184454B (zh) | 适用多种类型存储的sfp芯片电路连接及其检测方法 | |
| CN104320317A (zh) | 一种以太网物理层芯片状态的传送方法和装置 | |
| KR100960542B1 (ko) | 메모리 에이전트, 메모리 시스템 및 방법 | |
| CN111948971A (zh) | 一种智能卡管理装置及其数据转接方法 | |
| CN108920299B (zh) | 储存媒体 | |
| CN102142093A (zh) | 一种存储卡操作方法及装置 | |
| CN109388533A (zh) | 一种多功能在线调试系统 | |
| CN210380890U (zh) | 一种Modbus设备的通讯系统及SIS系统 | |
| CN111083072A (zh) | 交换机报文传输装置及方法 | |
| CN114968892B (zh) | 一种调度硬件电路及调度方法 | |
| CN112612732B (zh) | 一种电路装置及电子设备 | |
| CN112397121B (zh) | 存储设备、存储器及数据处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: GUANGDIAN ELECTRONIC CO., LTD., SHANGHAI Free format text: FORMER OWNER: CENTRAL RESEARCH ACADEMY OF SVA (GROUP) CO., LTD. Effective date: 20120625 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120625 Address after: 200233 No. 168, Shanghai, Tianlin Road Patentee after: Guangdian Electronic Co., Ltd., Shanghai Address before: 200233, No. 2, building 757, Yishan Road, Shanghai Patentee before: Central Institute of Shanghai Video and Audio (Group) Co., Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: INESA ELECTRON CO., LTD. Free format text: FORMER NAME: SVA ELECTRON CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: 200233 Building 1, building 200, Zhang Heng Road, Zhangjiang hi tech park, Shanghai, Pudong New Area, 2 Patentee after: INESA Electron Co., Ltd. Address before: 200233 No. 168, Shanghai, Tianlin Road Patentee before: Guangdian Electronic Co., Ltd., Shanghai |