CN101153383A - 离子束电荷量控制方法 - Google Patents

离子束电荷量控制方法 Download PDF

Info

Publication number
CN101153383A
CN101153383A CNA2006101169031A CN200610116903A CN101153383A CN 101153383 A CN101153383 A CN 101153383A CN A2006101169031 A CNA2006101169031 A CN A2006101169031A CN 200610116903 A CN200610116903 A CN 200610116903A CN 101153383 A CN101153383 A CN 101153383A
Authority
CN
China
Prior art keywords
insulation layer
electronics
wafer
test piece
square resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101169031A
Other languages
English (en)
Other versions
CN101153383B (zh
Inventor
朱津泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610116903A priority Critical patent/CN101153383B/zh
Priority to US11/618,236 priority patent/US7501643B2/en
Publication of CN101153383A publication Critical patent/CN101153383A/zh
Application granted granted Critical
Publication of CN101153383B publication Critical patent/CN101153383B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种离子束电荷量控制方法,用于正式生产前的试片测试,包括:提供一半导体晶片作为测试用试片;在所述晶片表面形成测试图形;向具有所述图形的晶片表面注入杂质离子并加入特定剂量的电子;测量所述晶片表面不同区域的复数个方块电阻值;根据所述复数个方块电阻值的变化趋势调整所述电子的加入剂量。本发明的离子束电荷量控制方法能够通过监测离子注入的均匀度来确定晶片上加入电子的剂量是否达到最佳并相应地进行调整。

Description

离子束电荷量控制方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种离子束的电荷特性检测方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能,半导体晶片朝向更高的元件密度、高集成度方向发展,CMOS(互补金属氧化物半导体晶体管)器件的栅极特征尺寸已经进入深亚微米阶段,栅极长度变得越来越细且长度变得较以往更短。为了获得较好的电学特性,例如载流子迁移率、阈值电压和驱动电流,通常需要在器件的特定区域进行杂质离子注入,例如向MOS晶体管的源极区和漏极区注入N型或P型杂质。为避免短沟效应,还需对源极区和漏极区的延伸区域进行轻掺杂,通常称为延伸掺杂,以使源/漏结区变浅。图1为对MOS器件的源/漏极区进行延伸掺杂的剖面示意图。图2为对MOS器件的源/漏极区进行重掺杂的剖面示意图。如图1所示,在半导体衬底100上形成栅极140之后,注入杂质离子形成延伸掺杂区域120和130。然后,如图2所示,在栅极140两侧形成侧墙(offset spacer)141,采用自对准工艺,在源极区和漏极区执行重掺杂形成源极121和漏极131。对于NMOS器件而言,n型杂质离子为磷(P+)或砷(As);对于PMOS器件而言,p型杂质离子主要为硼(B+)。
对于65nm以下的工艺节点,离子注入剂量和均匀性需要得到很好的控制。在离子注入中,电离的杂质原子经静电场加速注射到晶片表面,通过测量离子电流可以严格控制注入剂量,通过控制静电场可以控制杂质离子的穿透深度。注入工艺所用的剂量范围从很轻掺杂的1011cm-2到诸如源/漏极的低电阻区所用的1016cm-2。某些特殊的应用要求剂量大于1018cm-2
在对整个晶片进行注入时,离子注入系统首先将含有注入物质的气体送入反应室,硅工艺中常用的气体有BF3、AsH3和PH3;GaAs工艺中常用的气体为SiH4和H2。图3为离子注入时在晶片表面积累电荷的剖面示意图。如图3所示,在放电腔室将气体激发为带电离子212,带电离子212通常为带正电的离子。在电极的作用下带电离子212形成离子束。在许多情况下,硅衬底表面具有的一个或多个材料层,例如二氧化硅或光刻胶等。当离子注入时,采用剂量均匀的地毯式注入方式,暴露在硅片表面的材料,例如光刻胶或氧化层200都是绝缘体,离子轰击硅片表面时会发射出二次电子,使这些层充满电荷211而使晶片表面局部带电。
在半导体器件制造过程中,由于很多工艺步骤,例如离子注入、等离子刻蚀或化学气相淀积等工艺,都需要借助带电粒子进行,晶片带电是经常发生的现象。晶片表面绝缘层上聚集的电荷会建立起空间电场,随着离子注入过程的推移,聚集电荷的绝缘层会随着电荷聚集量的增加而对离子束产生越来越强的排斥作用。这样,靠近绝缘层的衬底区域注入的离子数量便会减少,从而使硅片表面离子注入的均匀程度下降。此外,MOS晶体管薄的栅极氧化层极易因多晶硅或金属层表面传导的电荷产生的隧道电流所损坏,造成器件的良率降低。
申请号为02156342.X的中国专利申请公开了一种在晶片处理和器件制造、特别是等离子体和离子注入工艺期间晶片表面出现的电荷的检测方法。该方法在衬底中形成由MOS晶体管和MOS电容器组成的检测电路。检测电路将聚集在晶片上的电荷传送给一个电荷收集极板,通过读取极板上的电荷来获得电荷量。该方法虽然能够检测晶片表面的带电电荷,但并未给出如何消除离子束的正电荷对晶片的充电现象。而且该方法需要在衬底上形成单独的器件结构作为电荷检测电路,占用了芯片面积,提高了工艺复杂程度和制造成本。
另一篇专利号为ZL02154880.3的中国专利中,介绍了一种用与扼制衬底电荷积累的离子束辐照装置和方法,该方法通过在电子回旋加速器共振(ECR)离子产生装置中采用调制射频功率输出的方式建立ECR放电,获得能量可调的电子,通过改变调制频率控制加入电子的能量,从而达到控制离子束中电子的能量,降低或调整离子束在衬底表面的电荷电势的积累。虽然该方法能够通过调整调制频率得到具有合适的电荷电势的离子束,其目的是降低离子束的电荷电势并维持一个合适的离子状态。但是该方法并没有解决如何确定加入电子的剂量与衬底表面离子注入均匀度之间的关系问题,以及如何通过控制加入电子的剂量使离子注入的均匀度达到最佳。
发明内容
本发明的目的在于提供一种离子束电荷量控制方法,能够通过监测离子注入能量的均匀度来确定晶片上加入电子的剂量是否达到最佳并相应地进行调整。
为达到上述目的,本发明提供的一种离子束电荷量控制方法,用于正式生产前的试片测试,包括:
在反应室内提供一半导体晶片作为测试试片;
在所述试片表面形成绝缘层,所述绝缘层之间具有间隔,将所述试片表面分为开阔区域和狭长区域;
对所述试片进行离子束注入并向所述离子束中加入特定剂量的电子;
沿着所述开阔区域和狭长区域测量复数个方块电阻值;
根据所述复数个方块电阻值的变化趋势调整所述加入电子的剂量。
形成所述绝缘层的步骤包括:
在所述试片表面淀积绝缘物质;
涂布光刻胶并图案化所述光刻胶形成绝缘层掩膜图形;
刻蚀未被所述掩膜图形覆盖的绝缘层并去除所述光刻胶。
所述绝缘物质为氧化硅或氮化硅。
所述绝缘层的厚度为20~30000。
所述狭长区域的宽度为1mm~200mm。
所述开阔区域和狭长区域为相通的连续区域。
所述连续区域沿所述试片的直径方向对称分布。
若所述开阔区域的方块电阻值小于所述狭缝区域的方块电阻值,则增大电子的加入剂量;
若所述开阔区域的方块电阻值大于所述狭缝区域的方块电阻值,则减小电子的加入剂量。
所述方块电阻值的数量为15~50个。
测量方块电阻之前,所述方法还包括对试片进行退火的步骤。
与现有技术相比,本发明具有以下优点:
本发明的离子束电荷量控制方法首先在测试晶片上形成特定布局的绝缘层图形,该绝缘层图形将晶片表面划分成“平原区”,即面积较大的区域;+和“峡谷区”,即狭长区域。然后采用实际离子注入的工艺条件对测试晶片进行离子注入,并向反应室内部加入适量的电子。离子注入的过程中,离子束在整个晶片范围内进行地毯式注入。其中的带正电的离子不断地轰击绝缘层和硅衬底表面。轰击到硅衬底表面的离子进入衬底内部,而轰击到绝缘层表面的离子在绝缘层表面释放出二次电子并不断积累正电荷而使绝缘层带正电。随着离子注入过程的推移,带正电的绝缘层对离子束产生越来越强的排斥作用,从而削弱了晶片表面狭缝区域的离子注入能量,减少了狭缝区域的离子注入剂量,使平原区和峡谷区的离子注入均匀程度不一致,导致平原区和峡谷区的衬底方块电阻不同。通过向反应室中加入适量电子,对离子束中的正电荷和绝缘层表面积累的正共同起到中和作用。那么离子束中的电荷电势会有所降低,在绝缘层积累的电荷将减少,对离子束的排斥作用减弱,峡谷区的离子注入强度增加,从而缩小了平原区和峡谷区离子注入均匀程度的差异。加入电子的量决定了平原区和峡谷区离子注入的均匀性差异程度,而这种差异可以用衬底方块电阻的变化表征。本发明的方法在对测试晶片离子注入的过程结束后,通过测量平原区和峡谷区的方块电阻的变化趋势,确定离子束中加入电子的量与衬底表面离子注入均匀度之间的关系,进而通过调整加入电子的剂量使离子束和绝缘层表面达到一个合适的电荷电势水平,获得最佳的离子注入均匀度。为后续正式晶片的生产提供了准确和有价值的工艺参数,确保离子注入达到良好的效果。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图,重点在于示出本发明的主旨。在附图中,为清楚明了,放大了层和区域的厚度。
图1为对MOS器件的源/漏极区进行延伸掺杂的剖面示意图;
图2为对MOS器件的源/漏极区进行重掺杂的剖面示意图;
图3为离子注入时在晶片表面积累电荷的剖面示意图;
图4A为本发明方法在测试晶片上形成的绝缘层图形示意图;
图4B为图4A所示示意图沿B-B’线的剖面示意图;
图4C为图4A所示示意图沿A-A’线的剖面示意图;
图5为离子束在图4B所示位置注入的情形的示意图;
图6A为离子束在图4C所示位置注入的情形的示意图;
图6B为向图6A所示离子束中加入电子的情形的示意图;
图7为本发明的方法沿晶片表面径向测量方阻的示意图;
图8A为当电子加入量过小时测得的方阻沿径向的变化示意图;
图8B为当电子加入量过大时测得的方阻沿径向的变化示意图;
图8C为当电子加入量适宜时测得的方阻沿径向的变化示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
离子注入工艺是半导体制造技术中的重要工艺。为便于使用和控制,离子注入大多采用气态源,将气态掺杂物原子离化产生离子。离子注入是一个物理过程,也就是说注入动作不依赖于杂质与晶片材料的反应。掺杂原子被离化、分离、加速形成离子束流,扫过晶片。杂质离子对晶片进行物理轰击,进入表面并在表面以下停下。注入的杂质离子会使晶片表面的方块电阻发生改变
离化过程发生在通有源蒸气的离化反应腔中。该反应腔保持约10-3托的低压。反应腔内部的气体从热灯丝(阴极)和金属极板(阳极)之间流过。相对于金属极板而言,灯丝维持一个大的负电位,其表面被加热到可以发射电子的温度。带负电的电子被反应腔中的阳极所吸引而向阳极加速运动。电子从灯丝运动到阳极的过程中与杂质源分子碰撞,产生包含大量杂质分子所包含元素形成的正离子束。
在许多情况下,晶片表面具有在一个或多个绝缘材料层,例如二氧化硅、氮化硅或光刻胶。利用光刻工艺在硅片表面形成绝缘层图形,然后将硅片置于离子注入反应腔室内,当离子轰击硅片表面时,高强度束流携带大量正电荷使晶片表面的绝缘层带电。
离子注入的过程中,离子束在整个晶片范围内进行地毯式注入。其中的带正电的离子不断地轰击绝缘层和衬底表面。轰击到衬底表面的离子进入衬底内部,而轰击到绝缘层表面的离子在绝缘层表面释放出二次电子并不断积累正电荷而使绝缘层带正电。随着离子注入过程的推移,带正电的绝缘层对离子束产生越来越强的排斥作用,从而削弱了晶片表面狭缝区域的离子注入能量,减少了狭缝区域的离子注入剂量,使平原区和峡谷区的离子注入均匀程度不一致,导致平原区和峡谷区的衬底方块电阻不同。
本发明的离子束电荷量控制方法首先在测试晶片上形成特定布局的绝缘层图形,该绝缘层图形将晶片表面划分成“平原区”,即面积较大的区域;和“峡谷区”,即狭长区域。然后采用实际离子注入的工艺条件对测试晶片进行离子注入,并向离子束中加入适量的电子。加入电子的量决定了平原区和峡谷区离子注入能量均匀性的差异程度,而这种差异可以用衬底方块电阻的变化表征。本发明的方法在对测试晶片离子注入的过程结束后,通过测量平原区和峡谷区的方块电阻的变化趋势,确定离子束中加入电子的量与衬底表面方块电阻之间的关系,进而通过调整加入电子的剂量使离子束和绝缘层表面达到一个合适的电荷电势水平,获得最佳的离子注入能量均匀度。为后续正式晶片的生产提供了准确和有价值的加入电子剂量参数,确保离子注入达到良好的效果。下面结合图4至图8对本发明的方法进行更为详细的说明。
图4A为本发明方法在测试晶片上形成的绝缘层图形示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图4所示,本发明的方法为了获得电子加入量与离子注入均匀性之间的关系,首先提供一测试晶片,在测试晶片表面形成测试图形。测试图形为特定形状的绝缘层布局,其目的是将晶片表面划分为具有较大面积的区域,在此简称为平原区,以及狭长区域,在此简称峡谷区。例如,晶片表面覆盖的绝缘层200将晶片表面分为平原区110和峡谷区120。形成绝缘层200的方法采用常规光刻、刻蚀工艺即可。首先在晶片表面淀积一层绝缘层,其材料为氧化硅或氮化硅,可采用化学气相淀积(CVD)的方法,厚度可以在20~30000之间。然后涂布光刻胶,通过曝光、显影形成所需图形,再以上述图形为掩膜,刻蚀暴露部分的绝缘层,除去光刻胶后便形成了绝缘层200。绝缘层200的形状并没有严格的要求,只要能够将晶片划分为上述区域,即能够保证晶片表面具有一个大面积的平原区110和一个狭长的峡谷区120。绝缘层200的位置优选为在接近晶片半圆的位置将晶片表面划分平原区110和峡谷区120。峡谷区120之间的宽度优选为1mm~200mm。在此需要说明的是,峡谷区120也可以为多个,可以视正式晶片有源区(AA)的分布情况而定,即应该使绝缘层200的面积与AA区域的面积大致相等。在AA区域较密集时可设置2-5个峡谷区。
图4B为图4A所示示意图沿B-B’线的剖面示意图;图4C为图4A所示示意图沿A-A’线的剖面示意图;所述示意图只是实例,在此不应过多限制本发明保护的范围。如图4B和4C所示,衬底100可以是整体半导体衬底,例如单晶、多晶或非晶结构的硅(Si)或硅锗(SiGe),混合的半导体结构(例如碳化硅、砷化镓、磷化镓、锑化铟、磷化铟、砷化铟、砷化镓或锑化镓)。也可以是绝缘层上有半导体的衬底,例如绝缘体上硅(SOI),本发明以硅衬底为例。绝缘层200可以是氧化硅或氮化硅等材料,也可以是其它绝缘材料。平原区110和峡谷区120分别由绝缘层200划分确定,并一起作为测试图形。
图5为离子束在图4B所示位置注入的情形的示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。在反应室中对晶片表面进行离子注入操作。晶片表面包括绝缘区200、平原区110以及峡谷区120(本图为示出)。气态源的分子被电离后分解为带正电的离子212,众多离子212在电场的作用下形成密度均匀且向晶片表面高速移动的离子束,对晶片表面进行轰击。当离子束轰击到硅衬底100表面平原区110时,离子进入平原区110下面的衬底内部,在随后的退火过程中离子和硅离子形成共价键从而改变平原区110下面衬底的方块电子的阻值,使平原区110下面的衬底具有特定阻值的方块电阻RS。当离子束轰击到绝缘层200时,绝缘材料不能传导电荷,因此随着时间的推移离子束会在绝缘层200表面积累电荷。
图6A为离子束在图4C所示位置注入的情形的示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图6A所示,衬底100的表面包括绝缘层200,和绝缘层200之间的峡谷区120,以及平原区(图中未示出)。随着离子注入过程的推移,离子束不断向绝缘层200表面积累正电荷211,使绝缘层200表面具有越来越强的正电荷电势,该电势会对包括众多正电荷212的离子束起到越来越强的排斥作用,阻碍离子束向绝缘层200之间的峡谷区120的移动和离子注入,使峡谷区120离子注入的浓度下降,与平原区110相比离子注入的浓度存在差异。平原区110相比峡谷区120,衬底的方块电阻也因而存在差异。
图6B为向离子束中加入电子的情形的示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。为了降低上述绝缘层200表面电场的作用造成的离子注入浓度的差异,本发明的方法在离子注入过程中向反应室中注入特定量的电子。注入的电子213会在空间电场的作用下向绝缘层200和离子束移动,从而中和绝缘层200表面积累的正电荷,同时还会对离子束中的正离子其到一定程度的中和作用。总体表现为加入电子213之后,绝缘层200表面的正电荷电势下降,对离子束的排斥作用降低。离子束对绝缘层200之间的峡谷区120的离子注入浓度得到提高,从而缩小了峡谷区120与平原区110之间离子注入浓度之间的差异,因此方块电阻之间的差异也随之缩小。
本发明的方法通过测量平原区110和峡谷区120之间方块电阻的变化趋势来确定加入电子的量是否合适。离子注入过程结束后,需进行1000℃以上的快速热退火,其目的是使注入的离子修复共价键,然后进行方块电阻测试。图7为本发明的方法沿晶片表面径向测量方阻的示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图7所示,沿晶片的直径方向,从晶片平原区110顶端300开始,沿直径方向,从平原区110逐渐进入峡谷区120,每隔一定距离测量一次衬底表面的方块电阻,直至晶片直径方向的另一端,也就是底端400。中间取不少于15个点测量衬底表面的方块电阻。也就是测量过程会获得不少于15个方块电阻值。将这些方块电阻值放入坐标中进行分析可以绘制成一条方块电阻值RS沿直径方向变化的曲线。通过上述曲线可以确定衬底表面方块电阻与离子束中加入电子的量之间的关系,进而确定离子束中加入电子的量与离子注入能量均匀度之间的关系,通过调整加入电子的剂量使离子束和绝缘层表面达到一个合适的电荷电势水平,获得最佳的离子注入能量均匀度。
图8A为当电子加入量过小时测得的方阻沿径向的变化示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图8A所示,横坐标表示晶片直径方向,坐标原点“0”表示晶片预端,“1”表示晶片底端,“1/2”表示平原区向峡谷区的过渡位置。由图中可以看出,沿直径方向平原区向峡谷区过渡时,方块电阻RS的值增加,亦即峡谷区的方块电阻值要大于平原区的方块电阻值。这说明电子加入量过小,绝缘层表面的电场对离子束的排斥作用还是比较大的,使离子束对峡谷区的注入量无法得到提高,峡谷区衬底中离子注入浓度较小,导致峡谷区的方块电阻大于平原区的方块电阻。
图8B为当电子加入量过大时测得的方阻沿径向的变化示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图8B所示,横坐标表示晶片直径方向,坐标原点“0”表示晶片顶端,“1”表示晶片底端,“1/2”表示平原区向峡谷区的过渡位置。由图中可以看出,沿直径方向平原区向峡谷区过渡时,方块电阻RS的值减小。亦即峡谷区的方块电阻值要小于平原区的方块电阻值。这说明电子加入量过大,电子过度地中和了绝缘层表面的正电荷,绝缘层表面的正电荷电势过低甚至出现了负电荷电势,使绝缘层表面的电场对离子束的吸引作用大大增强,离子束对峡谷区的注入量得到提高,峡谷区衬底中离子注入浓度增加,大于平原区衬底中注入的离子浓度,导致峡谷区的方块电阻小于平原区的方块电阻。
图8C为当电子加入量适宜时测得的方阻沿径向的变化示意图,所述示意图只是实例,在此不应过多限制本发明保护的范围。如图8C所示,横坐标表示晶片直径方向,坐标原点“0”表示晶片顶端,“1”表示晶片底端,“1/2”表示平原区向峡谷区的过渡位置。由图中可以看出,当加入了合适剂量的电子时,平原区和峡谷区的方块电阻值是趋于一致的,没有明显的变化。这说明加入了合适剂量的电子时,电子对离子束和绝缘层表面积累的正电荷的中和作用达到了一个平衡的中间状态,使得平原区和峡谷区表面的离子注入能量趋于一致,离子注入的均匀性达到最佳状态。
在离子注入过程中,通过加入一定量的电子,注入结束后测量方块电阻。若得到如图8A所示的曲线则需重新制作测试图形,重复上述本发明的方法并加大加入电子的量。反之若得到如图8B所示的曲线则需重新制作测试图形,重复上述本发明的方法并减小加入电子的量,直至获得如图8C所示的曲线。此时加入电子的量便为合适的量。将上述加入电子的量作为工艺参数应用于后续正式晶片的生产,可确保离子注入得到良好的均匀度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种离子束电荷量控制方法,用于正式生产前的试片测试,包括:
在反应室内提供一半导体晶片作为测试试片;
在所述试片表面形成绝缘层,所述绝缘层之间具有间隔,将所述试片表面分为开阔区域和狭长区域;
对所述试片进行离子束注入并向所述离子束中加入特定剂量的电子;
沿着所述开阔区域和狭长区域测量复数个方块电阻值;
根据所述复数个方块电阻值的变化趋势调整所述加入电子的剂量。
2.如权利要求1所述的方法,其特征在于:形成所述绝缘层的步骤包括:
在所述试片表面淀积绝缘物质;
涂布光刻胶并图案化所述光刻胶形成绝缘层掩膜图形;
刻蚀未被所述掩膜图形覆盖的绝缘层并去除所述光刻胶。
3.如权利要求2所述的方法,其特征在于:所述绝缘物质为氧化硅或氮化硅。
4.如权利要求3所述的方法,其特征在于:所述绝缘层的厚度为20~30000。
5.如权利要求1所述的方法,其特征在于:所述狭长区域的宽度为1mm~200mm。
6.如权利要求1所述的方法,其特征在于:所述开阔区域和狭长区域为相通的连续区域。
7.如权利要求6所述的方法,其特征在于:所述连续区域沿所述试片的直径方向对称分布。
8.如权利要求1所述的方法,其特征在于:
若所述开阔区域的方块电阻值小于所述狭缝区域的方块电阻值,则增大电子的加入剂量;
若所述开阔区域的方块电阻值大于所述狭缝区域的方块电阻值,则减小电子的加入剂量。
9.如权利要求1所述的方法,其特征在于:所述方块电阻值的数量为15~50个。
10.如权利要求1所述的方法,其特征在于:测量方块电阻之前,所述方法还包括对试片进行退火的步骤。
CN200610116903A 2006-09-30 2006-09-30 离子束电荷量控制方法 Expired - Fee Related CN101153383B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200610116903A CN101153383B (zh) 2006-09-30 2006-09-30 离子束电荷量控制方法
US11/618,236 US7501643B2 (en) 2006-09-30 2006-12-29 Method for controlling charge amount of ion beam and a wafer applied in the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610116903A CN101153383B (zh) 2006-09-30 2006-09-30 离子束电荷量控制方法

Publications (2)

Publication Number Publication Date
CN101153383A true CN101153383A (zh) 2008-04-02
CN101153383B CN101153383B (zh) 2010-05-12

Family

ID=39255266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610116903A Expired - Fee Related CN101153383B (zh) 2006-09-30 2006-09-30 离子束电荷量控制方法

Country Status (2)

Country Link
US (1) US7501643B2 (zh)
CN (1) CN101153383B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367187A (zh) * 2012-03-28 2013-10-23 无锡华润上华科技有限公司 离子束均匀性的检测方法
CN104347441A (zh) * 2013-07-26 2015-02-11 和舰科技(苏州)有限公司 离子注入的监控方法
CN106653634A (zh) * 2016-10-09 2017-05-10 武汉华星光电技术有限公司 监控离子植入剂量和植入均匀性的方法
CN112259448A (zh) * 2020-10-14 2021-01-22 上海华力集成电路制造有限公司 栅极形成后的离子注入方法
CN113030198A (zh) * 2021-03-31 2021-06-25 深圳市溢鑫科技研发有限公司 一种直立石墨烯薄膜材料的品质检测分析方法
WO2022041270A1 (zh) * 2020-08-31 2022-03-03 深圳市大疆创新科技有限公司 半导体元件、半导体元件的测试方法和设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100560790C (zh) * 2006-09-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 离子束电荷量控制方法
US9315892B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Method and apparatus for controlling beam angle during ion implantation of a semiconductor wafer based upon pressure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10154392A1 (de) * 2001-11-06 2003-05-15 Philips Corp Intellectual Pty Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
US7714414B2 (en) * 2004-11-29 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for polymer dielectric surface recovery by ion implantation
CN100560790C (zh) * 2006-09-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 离子束电荷量控制方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367187A (zh) * 2012-03-28 2013-10-23 无锡华润上华科技有限公司 离子束均匀性的检测方法
CN103367187B (zh) * 2012-03-28 2016-03-23 无锡华润上华科技有限公司 离子束均匀性的检测方法
CN104347441A (zh) * 2013-07-26 2015-02-11 和舰科技(苏州)有限公司 离子注入的监控方法
CN104347441B (zh) * 2013-07-26 2018-01-19 和舰科技(苏州)有限公司 离子注入的监控方法
CN106653634A (zh) * 2016-10-09 2017-05-10 武汉华星光电技术有限公司 监控离子植入剂量和植入均匀性的方法
CN106653634B (zh) * 2016-10-09 2019-04-30 武汉华星光电技术有限公司 监控离子植入剂量和植入均匀性的方法
WO2022041270A1 (zh) * 2020-08-31 2022-03-03 深圳市大疆创新科技有限公司 半导体元件、半导体元件的测试方法和设备
CN112259448A (zh) * 2020-10-14 2021-01-22 上海华力集成电路制造有限公司 栅极形成后的离子注入方法
CN112259448B (zh) * 2020-10-14 2022-11-29 上海华力集成电路制造有限公司 栅极形成后的离子注入方法
CN113030198A (zh) * 2021-03-31 2021-06-25 深圳市溢鑫科技研发有限公司 一种直立石墨烯薄膜材料的品质检测分析方法
CN113030198B (zh) * 2021-03-31 2023-11-14 深圳市溢鑫科技研发有限公司 一种直立石墨烯薄膜材料的品质检测分析方法

Also Published As

Publication number Publication date
US7501643B2 (en) 2009-03-10
CN101153383B (zh) 2010-05-12
US20080078958A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101153383B (zh) 离子束电荷量控制方法
JP3749924B2 (ja) イオン注入方法および半導体装置の製造方法
US6444550B1 (en) Laser tailoring retrograde channel profile in surfaces
US6138606A (en) Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility
US6624037B2 (en) XE preamorphizing implantation
JPH11317461A (ja) デュアルゲートcmos素子用の窒素注入された極めて薄いゲート酸化物の形成方法
CN106876368A (zh) 一种半导体场效应正反馈器件
US20100041218A1 (en) Usj techniques with helium-treated substrates
CN100560790C (zh) 离子束电荷量控制方法
JP2007287451A (ja) イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JP2008511990A (ja) Cmosデバイスのソースおよびドレインの寄生抵抗低減
CN102044438A (zh) Mos晶体管及其制造方法
US7276408B2 (en) Reduction of dopant loss in a gate structure
US7888245B2 (en) Plasma doping method and method for fabricating semiconductor device using the same
Hori et al. Performance enhancement of semiconductor devices by control of discrete dopant distribution
Qin et al. High dose rate hydrogen plasma ion implantation
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
CN102082085A (zh) 超浅结结构的形成方法与pmos晶体管的形成方法
Bhuyan A review of the fabrication process of the pocket implanted MOSFET structure
JP3458396B2 (ja) イオン注入装置および半導体装置の製造方法
US6071749A (en) Process for forming a semiconductor device with controlled relative thicknesses of the active region and gate electrode
Gao et al. The modification of SIMOX (separated by implantation of oxygen) material to improve the total-dose irradiation hardness
CN107623000B (zh) 静电放电保护电路及其制作方法
Shinada et al. Reliable single atom doping and discrete dopant effects on transistor performance
CN104752232A (zh) 一种改善热载流子注入损伤的离子注入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20180930

CF01 Termination of patent right due to non-payment of annual fee