CN101145558A - 可堆叠式半导体封装结构及其制造方法 - Google Patents

可堆叠式半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN101145558A
CN101145558A CNA2006101275454A CN200610127545A CN101145558A CN 101145558 A CN101145558 A CN 101145558A CN A2006101275454 A CNA2006101275454 A CN A2006101275454A CN 200610127545 A CN200610127545 A CN 200610127545A CN 101145558 A CN101145558 A CN 101145558A
Authority
CN
China
Prior art keywords
substrate
adhesive material
chip
package structure
conductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101275454A
Other languages
English (en)
Other versions
CN100508185C (zh
Inventor
苏博青
李政颖
叶荧财
翁国良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006101275454A priority Critical patent/CN100508185C/zh
Publication of CN101145558A publication Critical patent/CN101145558A/zh
Application granted granted Critical
Publication of CN100508185C publication Critical patent/CN100508185C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种可堆叠式半导体封装结构及其制造方法，可堆叠式半导体封装结构包括第一基板、芯片、第一封胶材料、第二基板、复数条第一导线及第二封胶材料。芯片位于第一基板上，第一封胶材料包覆芯片及部分第一基板。第二基板位于第一封胶材料上，第一封胶材料的面积依该第二基板的面积而调整，以支撑第二基板。第一导线电连接第二基板及第一基板。第二封胶材料暴露出第二基板的部分焊垫。因此，在打线作业时，第二基板不会有摇晃或是震荡的情况，而且第二基板的面积可以加大，以放置更多组件。

Description

可堆叠式半导体封装结构及其制造方法
技术领域
本发明涉及一种可堆叠式半导体封装结构及其制造方法，特别是涉及一种内含封装结构的可堆叠式半导体封装结构及其制造方法。
背景技术
请参考图1，为现有可堆叠式半导体封装结构的剖视示意图。现有可堆叠式半导体封装结构1包括第一基板11、芯片12、间隔物(Spacer)13、第二基板14、复数条第一导线15及第一封胶材料16。
第一基板11具有第一表面111及第二表面112。芯片12具有第一表面121及第二表面122，芯片12的第二表面122利用黏胶层17黏附在第一基板11的第一表面111，芯片12的第一表面121利用复数条第二导线18电连接至第一基板11的第一表面111。间隔物13黏附在芯片12的第一表面121上。第二基板14具有第一表面141及第二表面142，第二基板14的第二表面142黏附在间隔物13上，第二基板14的第一表面141上具有复数个第一焊垫143及复数个第二焊垫144。第二基板14的面积以俯视观之会大于芯片12的面积，因此需要利用间隔物13做支撑，以防止第二基板14压到第二导线18。
第一导线15电连接第二基板14的第一焊垫143至第一基板11的第一表面111。第一封胶材料16包覆第一基板11的第一表面111、芯片12、第二导线18、间隔物13、部分第二基板14及第一导线15，且暴露出第二基板14的第一表面141上的第二焊垫144，而形成封胶开口(Mold AreaOpening)19。在通常情况下，现有可堆叠式半导体封装结构1可以再迭放另一封装结构20或其它元件于封胶开口19，其中封装结构20的焊球201电连接第二基板14的第二焊垫144。
现有可堆叠式半导体封装结构1的缺点如下。首先，间隔物13为一板体，其预先裁切成所需尺寸，再涂胶后黏附在芯片12上，之后第二基板14再黏附在间隔物13上，上述步骤不仅繁复，而且不易对位。其次，间隔物13不能接触到第二导线18，因此其面积必须小于芯片12的面积，然而由于第二基板14的面积会大于芯片12的面积，因此第二基板14有些部分会延伸于间隔物13之外，而形成悬空部分。在通常情况下，第一焊垫143会位于悬空部分(即间隔物13或芯片12相对位置的外围)，且第一焊垫143与间隔物13的边缘的相对位置间的距离定义为悬空长度L1，经实验显示当悬空长度L1大于第二基板14的厚度T1三倍以上的情况下，在打线(WireBonding)作业时，悬空部分会有摇晃或是震荡的情况，而不利于进行打线作业。更甚者，当打线作业时，第二基板14受到向下应力太大时，会造成第二基板14破裂(crack)。其次，由于会有上述摇晃、震荡或是破裂的情况，因此悬空部分不能太长，使得第二基板14的面积受到限制，因而限制于封胶开口19暴露出第二基板14的第一表面141上的第二焊垫144的布局空间。最后，为了减少上述摇晃、震荡或破裂的情况，第二基板14的厚度不可太薄，因此无法有效降低现有可堆叠式半导体封装结构1的整体厚度。
因此，有必要提供一种创新且具有进步性的可堆叠式半导体封装结构及其制造方法，以解决上述问题。
发明内容
本发明的主要目的在于提供可堆叠式半导体封装结构及其制造方法，以解决上述现有技术之问题。
为实现所述之目的，本发明包括第一基板、芯片、第一封胶材料、第二基板、复数条第一导线及第二封胶材料。第一基板具有第一表面及第二表面。芯片位于第一基板的第一表面，且电连接至第一基板的第一表面，第一封胶材料包覆芯片及部分第一基板的第一表面。第二基板位于第一封胶材料上，第二基板具有第一表面及第二表面，第二基板的第一表面上具有复数个第一焊垫及复数个第二焊垫，第一封胶材料的面积依第二基板的面积而调整，以支撑第二基板。第一导线电连接第二基板的第一焊垫至第一基板的第一表面。第二封胶材料包覆第一基板的第一表面、第一封胶材料、第一导线及部分第二基板，且暴露出第二基板的第一表面上的第二焊垫。
本发明提供之一种可堆叠式半导体封装结构及其制造方法，在打线作业时，第二基板的悬空部分不会有摇晃或是震荡的情况，而且第二基板的面积可以加大，以放置更多元件，此外，第二基板的厚度可以减小，进而降低可堆叠式半导体封装结构整体的厚度。
本发明之目的特征及优点将以实施例结合附图进行详细说明。
附图说明
图1为现有可堆叠式半导体封装结构的剖视示意图；
图2为本发明可堆叠式半导体封装结构的第一实施例的剖视示意图；
图3为本发明可堆叠式半导体封装结构的第二实施例的剖视示意图；
图4为本发明可堆叠式半导体封装结构的第三实施例的剖视示意图；及
图5为本发明可堆叠式半导体封装结构的第四实施例的剖视示意图。
具体实施方式
请参考图2，为本发明可堆叠式半导体封装结构的第一实施例的剖视示意图。可堆叠式半导体封装结构2包括第一基板21、芯片22、第一封胶材料23、第二基板24、复数条第一导线25及第二封胶材料26。第一基板21具有第一表面211及第二表面212。芯片22具有第一表面221及第二表面222，芯片22的第二表面222利用黏胶层27黏附在第一基板21的第一表面211，芯片22的第一表面221利用复数条第二导线28电连接至第一基板21的第一表面211。第一封胶材料23包覆该芯片22、第二导线28及部分第一基板21的第一表面211。
第二基板24具有第一表面241及第二表面242，第二基板24的第二表面242利用黏着层271直接黏附在第一封胶材料23之上。第二基板24的第一表面241上具有复数个第一焊垫243及复数个第二焊垫244，第一焊垫243位于芯片22相对位置的外围。第一封胶材料23的面积依第二基板24的面积而调整，亦即第一封胶材料23的面积延伸至接近第二基板24的面积，以支撑第二基板24，避免打线作业时第二基板24发生摇晃。而且第二基板24的面积可以加大，以放置更多元件，此外，第二基板24的厚度可以减小，进而降低可堆叠式半导体封装结构2整体的厚度。在本实施例中，第一基板21、芯片22及第一封胶材料23即构成打线型封装结构。然而可以理解的是，芯片22亦可利用覆晶方式附着至第一基板21的第一表面211上。
第一导线25电连接第二基板24的第一焊垫243至第一基板21的第一表面211。第二封胶材料26包覆该第一基板21的第一表面211、第一封胶材料23、部分第二基板24及第一导线25，且暴露出第二基板24的第一表面241上的第二焊垫244，而形成一封胶开口29。在通常情况下，可堆叠式半导体封装结构2可以再迭放另一封装结构30或其它元件于封胶开口29，其中封装结构30的焊球301电连接第二基板24的第二焊垫244。
请参考图3，为本发明可堆叠式半导体封装结构的第二实施例的剖视示意图。本实施例的可堆叠式半导体封装结构3与第一实施例的可堆叠式半导体封装结构2大致相同，其中相同元件赋予相同编号。本实施例的可堆叠式半导体封装结构3与第一实施例的可堆叠式半导体封装结构2的不同处仅在于增加半导体元件223的设计，半导体元件223位于芯片22的第一表面221上，且被包覆于第一封胶材料23之内。在本实施例中，半导体元件223为芯片，其可利用导线方式或是覆晶方式电连接至芯片22。然而在其它应用中，半导体元件223可以是封装结构。
请参考图4，为本发明可堆叠式半导体封装结构的第三实施例的剖视示意图。本实施例的可堆叠式半导体封装结构4与第一实施例的可堆叠式半导体封装结构2大致相同，其中相同元件赋予相同编号。本实施例的可堆叠式半导体封装结构4与第一实施例的可堆叠式半导体封装结构2的不同处仅在于增加半导体元件224的设计，半导体元件224位于第二基板24的第一表面241上，且被包覆于第二封胶材料26之内。在本实施例中，半导体元件224为芯片，其可利用导线方式或是覆晶方式电连接至第二基板24的第一表面241。然而在其它应用中，半导体元件224可以是封装结构。
请参考图5，为本发明可堆叠式半导体封装结构的第四实施例的剖视示意图。可堆叠式半导体封装结构5包括第一基板51、第一芯片52、第一封胶材料53、第二基板54、第二芯片55、第三封胶材料56、复数条第一导线57及第二封胶材料58。第一基板51具有第一表面511及第二表面512。第一芯片52具有第一表面521及第二表面522，第一芯片52的第二表面522利用一黏胶层59黏附在第一基板51的第一表面511，第一芯片52的第一表面521利用复数条第二导线60电连接至第一基板51的第一表面511。第一封胶材料53包覆第一芯片52、第二导线60及部分第一基板51的第一表面511。
第二基板54具有第一表面541及第二表面542，第二芯片55具有第一表面551及第二表面552，第二芯片55的第一表面551利用黏胶层61黏附在第二基板54的第二表面542。第二芯片55的第二表面552利用复数条第三导线62电连接至第二基板54的第二表面542。第三封胶材料56包覆第二芯片55、第三导线62及部分第二基板54的第二表面542，且第三封胶材料56利用黏着层63直接黏附在第一封胶材料53之上。
第二基板54的第一表面541上具有复数个第一焊垫543及复数个第二焊垫544。第一封胶材料53的面积依该第二基板54及第三封胶材料56的面积而调整，亦即第一封胶材料53的面积延伸至接近第二基板54及第三封胶材料56的面积，以支撑第二基板54，避免打线作业时该第二基板54发生摇晃。在本实施例中，第一基板51、第一芯片52及第一封胶材料53即构成一打线型封装结构。然而可以理解的是，第一芯片52亦可利用覆晶方式附着至第一基板51的第一表面511上。此外，在本实施例中，第二基板54、第二芯片55及第三封胶材料56即构成打线型封装结构。然而可以理解的是，第二芯片55亦可利用覆晶方式附着至第二基板54的第二表面541上。
第一导线57电连接第二基板54的第一焊垫543至第一基板51的第一表面511。第二封胶材料58包覆第一基板51的第一表面511、第一封胶材料53、部分第二基板54、第三封胶材料56及第一导线57，且暴露出第二基板54的第一表面541上的第二焊垫544，而形成封胶开口64。在通常情况下，可堆叠式半导体封装结构5可以再迭放另一封装结构65或其它元件于封胶开口64，其中封装结构65的焊球651电连接第二基板54的第二焊垫544。
下面以第一实施例说明本发明可堆叠式半导体封装结构的制造方法。请参考图2，本发明可堆叠式半导体封装结构的制造方法，包括以下步骤。
首先，提供封装结构，封装结构包括第一基板21、芯片22及第一封胶材料23。第一基板21具有第一表面211及第二表面212。芯片22位于第一基板21的第一表面211。芯片22具有第一表面221及第二表面222，芯片22的第二表面222利用黏胶层27黏附在第一基板21的第一表面211，芯片22的第一表面221利用复数条第二导线28电连接至第一基板21的第一表面211。第一封胶材料23包覆芯片22、第二导线28及部分第一基板21的第一表面211。
在本实施例中，封装结构为打线型封装结构。然而可以理解的是，芯片22亦可利用覆晶方式附着至第一基板21的第一表面211上。较佳地，封装结构进一步包括一半导体元件223(图3)，位于芯片22上，半导体元件223电连接至芯片22，且被包覆于第一封胶材料23之内。
接着，提供第二基板24，置于第一封胶材料23上方。第二基板24具有第一表面241及第二表面242，第二基板24的第二表面242利用黏着层271直接黏附在第一封胶材料23之上。第二基板24的第一表面241上具有复数个第一焊垫243及复数个第二焊垫244。第一封胶材料23的面积依该第二基板24的面积而调整。
较佳地，接着进一步包括将半导体元件224(图4)置于第二基板24的第一表面241上的步骤，且将半导体元件224电连接至第二基板24的第一表面241。
接着，提供复数条第一导线25。第一导线25电连接该第二基板24的第一焊垫243至第一基板21的第一表面211。
最后，提供第二封胶材料26。第二封胶材料26包覆第一基板21的第一表面211、第一封胶材料23、部分第二基板24及第一导线25，且暴露出第二基板24的第一表面241上的第二焊垫244，而形成封胶开口29。
较佳地，例如图5的可堆叠式半导体封装结构的第四实施例。第二基板54的第二表面552进一步包括第二芯片55及第三封胶材料56。第二芯片55的第一表面551利用黏胶层61黏附在第二基板54的第二表面542。第二芯片55的第二表面552利用复数条第三导线62电连接至第二基板54的第二表面542。然而可以理解的是，第二芯片55亦可利用覆晶方式附着至第二基板54的第二表面541上。第三封胶材料56包覆第二芯片55、第三导线62及部分第二基板54的第二表面542，且第三封胶材料56利用黏着层63直接黏附在第一封胶材料53之上。
上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，熟悉此技术的人员可在不违背本发明的精神对上述实施例进行修改及变化。本发明的权利范围应如后述的权利要求书所列。

Claims (16)

1.一种可堆叠式半导体封装结构，其特征在于，包括：
一第一基板，具有一第一表面及一第二表面；
一芯片，位于该第一基板的第一表面，且电连接至该第一基板的第一表面；
一第一封胶材料，包覆该芯片及部分该第一基板的第一表面；
一第二基板，位于该第一封胶材料上方，该第二基板具有一第一表面及一第二表面，该第二基板的第一表面上具有复数个第一焊垫及复数个第二焊垫，该第一封胶材料的面积依该第二基板的面积而调整，以支撑该第二基板；
复数条第一导线，电连接该第二基板的该第一焊垫至该第一基板的第一表面；及
一第二封胶材料，包覆该第一基板的第一表面、该第一封胶材料、该第一导线、部分该第二基板，且暴露出该第二基板的第一表面上的该第二焊垫。
2.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，该芯片与该第一基板的第一表面电性连接的方式为通过导线连接或以覆晶方式连接.
3.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，所述第二基板的第二表面利用一黏着层直接黏附在该第一封胶材料之上。
4.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，进一步包括一第二芯片及一第三封胶材料，该第二芯片位于该第二基板的第二表面，且电连接至该第二基板的第二表面，该第三封胶材料包覆该第二芯片及部分该第二基板的第二表面，且该第三封胶材料利用一黏着层直接黏附在该第一封胶材料之上。
5.如权利要求4所述的可堆叠式半导体封装结构，其特征在于，该第二芯片与该第二基板的第二表面电性连接的方式为通过导线连接或以覆晶方式连接.
6.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，进一步包括一半导体元件，位于该芯片上，该半导体元件电连接至该芯片，且被包覆在该第一封胶材料之内。
7.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，进一步包括一半导体元件，位于该第二基板的第一表面上，该半导体元件电连接至该第二基板的第一表面，且被包覆在该第二封胶材料之内。
8.如权利要求6或7所述的可堆叠式半导体封装结构，其特征在于，所述半导体组件为一芯片或一封装结构.
9.如权利要求1所述的可堆叠式半导体封装结构，其特征在于，所述第一焊垫位于该芯片相对位置的外围。
10.一种可堆栈式半导体封装结构之制造方法，包括以下步骤：
(a)提供一封装结构，该封装结构包括一第一基板、一芯片及一第一封胶材料，该第一基板具有一第一表面及一第二表面，该芯片系位于该第一基板之第一表面，且电性连接至该第一基板之第一表面，该第一封胶材料包覆该芯片及部分该第一基板之第一表面；
(b)提供一第二基板，置于该第一封胶材料上方，该第二基板具有一第一表面及一第二表面，该第二基板之第一表面上具有复数个第一焊垫及复数个第二焊垫，该第一封胶材料之面积系依该第二基板之面积而调整，以支撑该第二基板；
(c)提供复数条第一导线，用以电性连接该第二基板之该等第一焊垫至该第一基板之第一表面；及
(d)提供一第二封胶材料，用以包覆该第一基板之第一表面、该第一封胶材料、该等第一导线、部分该第二基板，且暴露出该第二基板之第一表面上之该等第二焊垫。
11.如权利要求10所述的可堆迭式半导体结构的制造方法，其特征在于，所述步骤(a)中该芯片与该第一基板的第一表面通过导线或以覆晶方式电性连接.
12.如权利要求10所述的可堆迭式半导体结构的制造方法，其中该步骤(b)中该第二基板之第二表面系利用一黏着层直接黏附于该第一封胶材料之上。
13.如权利要求10所述的可堆迭式半导体结构的制造方法，其中该步骤(b)中该第二基板之第二表面更包括一第二芯片及一第三封胶材料，该第二芯片系位于该第二基板之第二表面，且电性连接至该第二基板之第二表面，该第三封胶材料包覆该第二芯片及部分该第二基板之第二表面，且该第三封胶材料系利用一黏着层直接黏附于该第一封胶材料之上。
14.如权利要求13所述的可堆迭式半导体结构的制造方法，其特征在于，所述第二芯片与该第二基板的第二表面通过导线或以覆晶方式电性连接.
15.如权利要求10所述的可堆迭式半导体结构的制造方法，其中该步骤(a)之封装结构更包括一半导体组件，位于该芯片上，该半导体组件电性连接至该芯片，且被包覆于该第一封胶材料之内。
16.如权利要求10所述的可堆迭式半导体结构的制造方法，其中该步骤(b)之后进一步包括将一半导体组件置于该第二基板之第一表面上之步骤，且将该半导体组件电性连接至该第二基板之第一表面。
CNB2006101275454A 2006-09-12 2006-09-12 可堆叠式半导体封装结构及其制造方法 Active CN100508185C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101275454A CN100508185C (zh) 2006-09-12 2006-09-12 可堆叠式半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101275454A CN100508185C (zh) 2006-09-12 2006-09-12 可堆叠式半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101145558A true CN101145558A (zh) 2008-03-19
CN100508185C CN100508185C (zh) 2009-07-01

Family

ID=39207956

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101275454A Active CN100508185C (zh) 2006-09-12 2006-09-12 可堆叠式半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100508185C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867906A (zh) * 2014-02-20 2015-08-26 矽品精密工业股份有限公司 半导体封装件及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867906A (zh) * 2014-02-20 2015-08-26 矽品精密工业股份有限公司 半导体封装件及其制法
CN104867906B (zh) * 2014-02-20 2018-01-12 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN100508185C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
US7589408B2 (en) Stackable semiconductor package
TWI379367B (en) Chip packaging method and structure thereof
US7550832B2 (en) Stackable semiconductor package
JP6415648B2 (ja) センサパッケージ構造
JP4097403B2 (ja) 半導体装置
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
US20070090508A1 (en) Multi-chip package structure
US20080164595A1 (en) Stackable semiconductor package and the method for making the same
US6744141B2 (en) Stacked chip-size package type semiconductor device capable of being decreased in size
US7635917B2 (en) Three-dimensional package and method of making the same
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US20070252284A1 (en) Stackable semiconductor package
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2018006760A (ja) センサパッケージ構造
US20030134451A1 (en) Structure and process for packaging back-to-back chips
CN100508185C (zh) 可堆叠式半导体封装结构及其制造方法
US7233060B2 (en) Module card structure
CN100508184C (zh) 可堆叠式半导体封装结构
CN100521179C (zh) 可堆栈式半导体封装结构
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP2008053612A (ja) 半導体パッケージ
JP2003218316A (ja) マルチチップパッケージ構造及び製造方法
CN100550371C (zh) 可堆叠式半导体封装结构
CN100514632C (zh) 可堆叠式半导体封装结构
KR100373891B1 (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant