CN101140797A - 同步动态存储器的读写方法和读写装置 - Google Patents
同步动态存储器的读写方法和读写装置 Download PDFInfo
- Publication number
- CN101140797A CN101140797A CNA2007101420503A CN200710142050A CN101140797A CN 101140797 A CN101140797 A CN 101140797A CN A2007101420503 A CNA2007101420503 A CN A2007101420503A CN 200710142050 A CN200710142050 A CN 200710142050A CN 101140797 A CN101140797 A CN 101140797A
- Authority
- CN
- China
- Prior art keywords
- read
- write access
- write
- address
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
本发明提供了一种同步动态存储器的读写方法，其包括：步骤S102，缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；以及步骤S104，判断上一读写访问请求的状态，根据当前读写访问和判断结果进行相应的读写处理。并且，提供了一种同步动态存储器的读写装置。从而，可以提高SDRAM控制器的工作效率。
Description
技术领域
本发明涉及SDRAM(同步动态存储器，Synchronous DynamicRAM)控制方法，具体地说，涉及提高SDRAM效率的方法。
背景技术
SDRAM是一种高速CMOS动态随机存取存储器，SDRAM进行读写操作，首先需要激活SDRAM的Bank和Row，满足一定的时间后才可以发送读或者写命令对SDRAM进行读、写操作，读、写操作结束以后，可以马上关闭激活的Bank，也可以选择让这一Bank保持激活，但是如果要对这个Bank的另个Row进行读、写操作，就必须关闭已经激活的Bank。
基于SDRAM的这些特性，外部对SDRAM的访问请求都需要经过一定的处理才能送到SDRAM器件。完成这些处理的装置通常被称为SDRAM控制器。
SDRAM控制器的控制策略直接影响器件的工作效率，简单的控制器只需要在每次读写之前进行激活，在读写之后进行预充电，并保证命令之间的间隔满足SDRAM器件的要求即可，但这样的控制策略效率很低，直接影响器件的数据吞吐量。为了提高SDRAM的工作效率，设定较长的Burst Length是最简单的方法，但受到运用场景的限制，并不能普遍适用。也有利用不同Bank之间切换可以减少tRP等待时间的方法，但通常局限于数据源端调整数据结构以达到BANK间插，从而减少开销时间，但同样存在局限性。专利CN200510023687《存储器存取控制器与存储器存取方法》提出了一种采用缓存机制选择性送出Bank地址不相同的访问，这样可以提高效率，但代价是人为的造成了访问的“不公平”，个别访问可能需要等待较长时间才能得到响应，造成这个方向的暂时堵塞；CN200410091955《一种提高SDRAM处理带宽的方法》主要是通过对存储的数据内容的改进达到提高效率的目的；CN200510061654《一种同步动态存储器控制器的设计方法》提出一种地址解析优化的方法，避免连续访问同一个Bank，但这样的方法仅对地址连续的情况有效，如果地址是随机变化的，这种优化的方法没有效果。
因此，需要一种同步动态存储器的读写方法和读写装置，用于提高SDRAM控制器的工作效率。
发明内容
考虑到上述问题而做出本发明，为此，本发明的主要目的在于，提供一种同步动态存储器的读写方法，其包括：步骤S102，缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；以及步骤S104，判断上一读写访问请求的状态，根据当前读写访问和判断结果进行相应的读写处理。
地址可以包括Bank地址和Row地址。
步骤S104还可以包括：当判断上一访问请求的状态为在读状态或写状态结束之前并且当前读写访问和上一读写访问的类型相同时，比较当前读写访问和上一读写访问的地址，如果比较结果相同，则在上一读写访问请求结束后进行当前读写访问，如果比较结果不相同，则当前读写访问采用带有自动预充电的读写命令。
步骤S104还可以包括：当判断上一访问请求的状态为等待状态时，比较当前读写访问和上一读写访问的Bank地址，如果比较结果不同，则进入激活状态，如果比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
根据本发明的另一方面，提供了一种同步动态存储器的读写装置，包括：
缓存器，用于缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；
状态判断单元，用于判断上一读写访问请求的状态；
地址和比较单元，用于比较来自缓存器的当前读写访问的地址和类型以及上一读写访问的地址和类型；以及
控制单元，用于根据来自状态判断单元的判断结果和来自地址和类型比较单元的比较结果来控制当前读写访问。
地址可以包括Bank地址和Row地址。
控制单元当判断上一访问请求的状态为在读状态或写状态结束之前并且当前读写访问和上一读写访问的类型相同时，比较当前读写访问和上一读写访问的地址，如果比较结果相同，则在上一读写访问请求结束后进行当前读写访问，如果比较结果不相同，则当前读写访问采用带有自动预充电的读写命令。
控制单元当判断上一访问请求的状态为等待状态时，比较当前读写访问和上一读写访问的Bank地址，如果比较结果不同，则进入激活状态，如果比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
通过上述技术方案，本发明可以提高SDRAM控制器的工作效率
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了根据本发明的同步动态存储器的读写方法的流程图；
图2示出了根据本发明的同步动态存储器的读写装置的方框图；
图3示出了根据本发明实施例的同步动态存储器的读写方法的流程图；
图4是现有DDR控制命令状态机；以及
图5是根据本发明的控制命令状态机。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所要解决的技术问题是现有技术中，对于地址随机的访问，SDRAM控制器工作效率较低的问题。
本发明的核心思想是：缓存外部送入的读写请求和地址；根据上一次访问进行的状态，比较新的请求和上一次请求的Bank地址和Row地址，并根据比较结果和上一次访问所进行的状态，判断新的请求是直接进行读写操作，还是不等待tRP时间直接开始Bank的激活，否则等待足够时间再进行下一次访问Bank的激活。从而达到提高效率的目的。
参照图1，提供了一种同步动态存储器的读写方法，其包括：步骤S102，缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；以及步骤S104，判断上一读写访问请求的状态，根据当前读写访问和判断结果进行相应的读写处理。
地址可以包括Bank地址和Row地址。
步骤S104还可以包括：当判断上一访问请求的状态为在读状态或写状态结束之前并且当前读写访问和上一读写访问的类型相同时，比较当前读写访问和上一读写访问的地址，如果比较结果相同，则在上一读写访问请求结束后进行当前读写访问，如果比较结果不相同，则当前读写访问采用带有自动预充电的读写命令。
步骤S104还可以包括：当判断上一访问请求的状态为等待状态时，比较当前读写访问和上一读写访问的Bank地址，如果比较结果不同，则进入激活状态，如果比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
参照图2，提供了一种同步动态存储器的读写装置，包括：
缓存器，用于缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；
状态判断单元，用于判断上一读写访问请求的状态；
地址和类型比较单元，用于比较来自缓存器的当前读写访问的地址和类型以及上一读写访问的地址和类型；以及
控制单元，用于根据来自状态判断单元的判断结果和来自地址和类型比较单元的比较结果来控制当前读写访问。
地址可以包括Bank地址和Row地址。
控制单元当判断上一访问请求的状态为在读状态或写状态结束之前并且当前读写访问和上一读写访问的类型相同时，比较当前读写访问和上一读写访问的地址，如果比较结果相同，则在上一读写访问请求结束后进行当前读写访问，如果比较结果不相同，则当前读写访问采用带有自动预充电的读写命令。
控制单元当判断上一访问请求的状态为等待状态时，比较当前读写访问和上一读写访问的Bank地址，如果比较结果不同，则进入激活状态，如果比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
本发明通过预先接收读写请求，和上一次访问的地址进行比较，并根据上一次访问的进程，判断是否进入Active状态或是否等待tRP时间，即使外部送入的读写请求的地址随机变化，也可以提高DDR工作效率。并且不会引起任何一个访问请求的堵塞或暂时停滞。
图3示出了根据本发明实施例的同步动态存储器的读写方法的流程图。
参照图3，如果有新的访问请求，判断上一个访问进行的状态：如果上一个访问已经进入S_IDLE状态，比较新的请求和上一个访问请求的Bank地址，如果相同，则从上一次AutoPrecharge状态算起，等待rRP时间新的访问才能进入S_ACT状态；如果Bank地址不相同，则直接进入S_ACT状态。如果上一个访问还在S_ACT状态或S_RCD_WAIT状态，并且和新的请求类型相同(同为读请求或同为写请求)，比较新的请求和上一个访问的Bank地址和Row地址，如果两者都相同，上一个访问不进入S_IDLE，新的访问直接进入S_RD或S_WR状态。否则上一个访问用带有AutoPrecharge的读命令或写命令。
参照图4，图中S_IDLE，S_ACT，S_RCD_WAIT，S_RD，S_WR，S_WR_WAIT，S_RD_WAIT，S_PRE分别表示状态分别表示等待状态，激活状态，激活等待状态，读状态，写状态，读等待状态，写等待状态，预充电状态。在每次读写操作之前都需要进行一次激活，读写操作之后都进行预充电，效率比较低。
参照图5，相对图4，减少了S_WR_WAIT，S_RD_WAIT，S_PRE几个状态。读状态和写状态可以根据比较Bank地址和Row地址的情况进行保持，不经过预充电和激活。跳出读状态或写状态的最后一次读写操作采用带有AutoPrecharge的命令。根据地址比较结果，判断是否进入S_PR_WAIT状态。路径10和12分别对应相邻两次访问的Bank地址和Row地址都相同的情况，此时结束上一次读操作或写操作后，直接开始下一次的读操作或写操作。路径5对应相邻两次访问的Bank地址不相同的情况，此时不需要等待，直接进入激活状态。
通过本专利所述的方法，即使访问随机地址，也可以有效的提高DDR SDRAM的工作效率。并且有很好的通用性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种同步动态存储器的读写方法，其特征在于，包括：
步骤S102，缓存发送到所述同步动态存储器中的当前读写访问的请求和读写访问的地址；以及
步骤S104，判断上一读写访问请求的状态，根据所述当前读写访问和判断结果进行相应的读写处理。
2.根据权利要求1所述的读写方法，其特征在于，所述地址包括Bank地址和Row地址。
3.根据权利要求2所述的读写方法，其特征在于，所述步骤S104还包括：
当判断所述上一访问请求的状态为在读状态或写状态结束之前并且所述当前读写访问和上一读写访问的类型相同时，比较所述当前读写访问和所述上一读写访问的所述地址，如果比较结果相同，则在所述上一读写访问请求结束后进行所述当前读写访问，如果所述比较结果不相同，则所述当前读写访问采用带有自动预充电的读写命令。
4.根据权利要求2所述的读写方法，其特征在于，所述步骤S104还包括：
当判断所述上一访问请求的状态为等待状态时，比较所述当前读写访问和上一读写访问的所述Bank地址，如果比较结果不同，则进入激活状态，如果所述比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
5.一种同步动态存储器的读写装置，其特征在于，包括：
缓存器，用于缓存发送到所述同步动态存储器中的当前读写访问的请求和读写访问的地址；
状态判断单元，用于判断上一读写访问请求的状态；
地址和类型比较单元，用于比较来自所述缓存器的当前读写访问的地址和类型以及所述上一读写访问的地址和类型；以及
控制单元，用于根据来自所述状态判断单元的判断结果和来自所述地址和类型比较单元的所述比较结果来控制当前读写访问。
6.根据权利要求5所述的读写装置，其特征在于，所述地址包括Bank地址和Row地址。
7.根据权利要求6所述的读写装置，其特征在于，所述控制单元当判断所述上一访问请求的状态为在读状态或写状态结束之前并且所述当前读写访问和上一读写访问的类型相同时，比较所述当前读写访问和所述上一读写访问的所述地址，如果比较结果相同，则在所述上一读写访问请求结束后进行所述当前读写访问，如果所述比较结果不相同，则所述当前读写访问采用带有自动预充电的读写命令。
8.根据权利要求6所述的读写装置，其特征在于，所述控制单元当判断所述上一访问请求的状态为等待状态时，比较所述当前读写访问和上一读写访问的所述Bank地址，如果比较结果不同，则进入激活状态，如果所述比较结果相同，从上一访问的自动预充电之后等待第一时间后进入激活状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101420503A CN100517505C (zh) | 2007-08-20 | 2007-08-20 | 同步动态存储器的读写方法和读写装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101420503A CN100517505C (zh) | 2007-08-20 | 2007-08-20 | 同步动态存储器的读写方法和读写装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101140797A true CN101140797A (zh) | 2008-03-12 |
| CN100517505C CN100517505C (zh) | 2009-07-22 |
Family
ID=39192698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101420503A Expired - Fee Related CN100517505C (zh) | 2007-08-20 | 2007-08-20 | 同步动态存储器的读写方法和读写装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517505C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103548A (zh) * | 2011-02-22 | 2011-06-22 | 中兴通讯股份有限公司 | 提高双倍数据速率同步随机存储器读写速率的方法及装置 |
| CN101625892B (zh) * | 2009-08-07 | 2011-12-21 | 杭州华三通信技术有限公司 | 动态随机访问存储器的控制器及用户指令处理方法 |
| CN103069402A (zh) * | 2010-08-31 | 2013-04-24 | 高通股份有限公司 | 多通道dram系统中的负载平衡方案 |
| WO2023065717A1 (zh) * | 2021-10-19 | 2023-04-27 | 瓴盛科技有限公司 | Ddr存储器数据读写调度方法和装置 |
-
2007
- 2007-08-20 CN CNB2007101420503A patent/CN100517505C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625892B (zh) * | 2009-08-07 | 2011-12-21 | 杭州华三通信技术有限公司 | 动态随机访问存储器的控制器及用户指令处理方法 |
| CN103069402A (zh) * | 2010-08-31 | 2013-04-24 | 高通股份有限公司 | 多通道dram系统中的负载平衡方案 |
| US9268720B2 (en) | 2010-08-31 | 2016-02-23 | Qualcomm Incorporated | Load balancing scheme in multiple channel DRAM systems |
| CN103069402B (zh) * | 2010-08-31 | 2016-03-30 | 高通股份有限公司 | 多通道dram系统中的负载平衡方案 |
| CN102103548A (zh) * | 2011-02-22 | 2011-06-22 | 中兴通讯股份有限公司 | 提高双倍数据速率同步随机存储器读写速率的方法及装置 |
| CN102103548B (zh) * | 2011-02-22 | 2015-06-10 | 中兴通讯股份有限公司 | 提高双倍数据速率同步随机存储器读写速率的方法及装置 |
| WO2023065717A1 (zh) * | 2021-10-19 | 2023-04-27 | 瓴盛科技有限公司 | Ddr存储器数据读写调度方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100517505C (zh) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1882928B (zh) | 存储器控制器 | |
| CN101446924B (zh) | 一种数据存储及获取方法、系统 | |
| CN100538882C (zh) | 一种同步动态存储器控制器的设计方法 | |
| CN101470454B (zh) | 降压电路、半导体器件以及降压电路控制方法 | |
| US20050071543A1 (en) | Memory buffer device integrating refresh | |
| CN100517505C (zh) | 同步动态存储器的读写方法和读写装置 | |
| US9069489B1 (en) | Dynamic random access memory front end | |
| CN103345368B (zh) | 一种在缓冲存储器中缓存数据的方法 | |
| CN100508064C (zh) | 存储器存取控制器与存储器存取方法 | |
| CN101340569A (zh) | 高速缓存及其数据处理方法 | |
| CN101625892B (zh) | 动态随机访问存储器的控制器及用户指令处理方法 | |
| US8531906B2 (en) | Semiconductor memory device and method for operating the same | |
| US20140258606A1 (en) | Storage control device, storage device, information processing system, and storage control method | |
| US7996601B2 (en) | Apparatus and method of partially accessing dynamic random access memory | |
| KR100648292B1 (ko) | 오토 듀얼 버퍼링 방식의 메모리 장치 | |
| CN102543159A (zh) | 一种ddr控制器及其实现方法和芯片 | |
| US6469940B1 (en) | Memory access method and system for writing and reading SDRAM | |
| US8359490B2 (en) | Memory controller, system including the controller, and memory delay amount control method | |
| JP4000242B2 (ja) | 半導体記憶装置 | |
| KR101689458B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치 제어 방법 | |
| CN101097562A (zh) | 一种突破非易失性存储器件速度瓶颈的装置 | |
| DE102008012833A1 (de) | Abgekürzte Stossdatentransfers für Halbleiterspeicher | |
| US6603705B2 (en) | Method of allowing random access to rambus DRAM for short burst of data | |
| CN101488117A (zh) | 一种预充电数据访问控制装置和方法 | |
| EP1513157A1 (en) | Method for multibank memory scheduling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20080312 Assignee: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Assignor: ZTE Corporation Contract record no.: 2015440020319 Denomination of invention: Synchronous dynamic memory read-write method and read-write equipment Granted publication date: 20090722 License type: Common License Record date: 20151123 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20190820 |