CN101488117A - 一种预充电数据访问控制装置和方法 - Google Patents
一种预充电数据访问控制装置和方法 Download PDFInfo
- Publication number
- CN101488117A CN101488117A CNA2009100786117A CN200910078611A CN101488117A CN 101488117 A CN101488117 A CN 101488117A CN A2009100786117 A CNA2009100786117 A CN A2009100786117A CN 200910078611 A CN200910078611 A CN 200910078611A CN 101488117 A CN101488117 A CN 101488117A
- Authority
- CN
- China
- Prior art keywords
- access
- request
- write
- read
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims description 7
- NOTIQUSPUUHHEH-UXOVVSIBSA-N dromostanolone propionate Chemical compound C([C@@H]1CC2)C(=O)[C@H](C)C[C@]1(C)[C@@H]1[C@@H]2[C@@H]2CC[C@H](OC(=O)CC)[C@@]2(C)CC1 NOTIQUSPUUHHEH-UXOVVSIBSA-N 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 239000003550 marker Substances 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种预充电数据访问控制装置和方法，控制装置包括：访问发起单元，用于生成一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；总线，用于传输所述访问请求和对应的数据；存储控制器，用于当所述访问请求中的MasterID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；存储器，用于存放访问请求对应的数据。本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工作效率。
Description
技术领域
本发明涉及数据访问技术，特别是指一种预充电数据访问控制装置和方法。
背景技术
多媒体系统级芯片集成(SOC，System on a Chip)技术中，主要包括了CPU、硬件视频解码器、总线控制器其和存储控制器，其中CPU负责执行操作系统指令以及调度任务，硬件解码器负责实际的视频解码，存储控制器负责存储视频解码过程中的源数据、中间数据和结果数据。如图1所示，是一种常见的硬件解码系统的框图，硬件视频解码器通过总线访问存储器，读取视频图像的源数据，经过内部运算之后，将中间数据或/和结果数据重新写回到存储器中，供图像后处理或者显示输出等。总线控制器负责当存在多个主控单元(Master)访问总线时，处理总线冲突，分配总线资源。
存储器作为一存储阵列，由行、列组成，读取和写入某一值时，需先指定一个行地址(Row ADDR)，再指定一个列地址(Column ADDR)；当访问例如0x12345678的某一地址时，先发送行地址0x12345，确定该行地址之后，由于电气特性，须经过行延时(tRCD)才实际完成行指定，此时继续发送列地址0x678和对应的读写指令，发送列地址之后经过列延时(tCAS)，位于地址0x12345678的数据才真正处理，共经过tRCD+tCAS个时钟周期；若下一个操作是访问其他行，就会造成访问页冲突(PageConflict)，此时需要先关闭当前行，这需要tRP时钟周期；然后再发新的行地址，列地址，因此在存在访问页冲突的情形下一次访问共需要tRP+tRCD+tCAS个时钟周期才能取出本次访问的第一个数据。如果后继访问恰好就是当前行，那么就节省了关闭行时间和行选中的时间tRP+tRCD，只需要经过tCAS就能返回第一个数据，这种最好情况叫做页命中(pagehit)。
针对以上情形中出现的问题，常见的存储控制器通常采用预充电技术减少访问页冲突带来的tRP充电延时的效率损失，即每次访问结束后，都关闭当前行，这样如果后继请求访问其他行，就不需要在重新关闭当前行，节省了tRP个时钟周期。
发明人在实现本发明的过程中，发现现有技术中至少存在如下问题：在前一次访问之后，如果后继访问仍然是当前行，由于采用预充电技术关闭了当前行，此时需要重新打开这一行，增加了行选中所需的tRCD个周期，降低了页命中；所以在读写同时进行的过程中，单纯采用预充电技术，虽然减少了写请求的页冲突延时tRP，却增加了读请求页命中时的tRCD个周期延时，因此总体上并没有因为减少延时而改善性能，反而增加了硬件复杂度。
发明内容
本发明的目的是提供一种预充电数据访问控制装置和方法，用于解决现有技术中由于访问的页冲突造成存储器的工作效率不高，而单纯采用预充电技术，导致增加了读请求页命中情形下的访问时间，使得系统总体上没有因为减少延时而改善性能，反而增加了硬件复杂度的缺陷。
一种预充电数据访问控制装置，包括：访问发起单元，用于生成一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；总线，用于传输所述访问请求和对应的数据；存储控制器，用于当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；存储器，用于存放访问请求对应的数据。
一种预充电数据访问控制方法，应用于一存储控制器，包括：接到传输来的一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判定；当所述访问请求为读请求时，不进行预充电。
本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工作效率。
附图说明
图1为本发明多媒体系统级芯片集成技术的视频解码示意图；
图2为本发明实施例装置示意图一；
图3为本发明实施例装置示意图二；
图4为本发明实施例装置示意图三；
图5为本发明实施例方法流程示意图。
具体实施方式
为使本发明的目的、技术特征和实施效果更加清楚，下面将结合附图及具体实施例对本发明的技术方案进行详细描述。
本发明提供的实施例中，提供一种预充电数据访问控制装置，如图2所示，包括：
访问发起单元201，用于生成一访问请求，所述访问请求读取数据或者写入数据；并至少包含标识自身的Master ID字段、读写访问标志字段；
总线103，用于传输所述访问请求和对应的数据；
存储控制器105，用于当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断；当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电。
存储器106，用于存放访问请求对应的数据。
应用本实施例提供的技术，可以在不影响读请求的效率同时，有效地降低了写请求的访问延时，从而提高了整个系统的工作效率。其中，访问发起单元201所包含Master ID的作用是为了使存储控制器知道访问是由哪个访问发起单元201所发起的，是不是事先设定的需要采用预充电技术的访问发起单元201，如果是，则采用预充电技术，如果不是维持原有的策略。
如图3所示，在访问控制装置中：
访问发起单元201可以是一个硬件视频解码器102。
存储器106包括两种同步动态随机存储器(SDRAM，Synchronous Dynamicrandom access memory)和双倍数据速率存储器(DDR，Double Data RateSDRAM)两种存储设备。
访问请求设置器202，用于编辑所述访问请求的Master ID字段、读写访问标志字段的在整个访问请求中的位置。
统计单元203，用于对存储控制器105接收到的所述访问请求中的所述读写访问标志字段中的读请求或者写请求分别进行数量统计，并对所述访问请求中出现的页命中和页冲突分别进行数量统计。如果统计结果具有如下特征：访问发起单元201的读请求具有良好的空间局部性，页命中概率高，写请求不具有良好的空间局部性，页命中概率低，则这样的访问发起单元201适合采用有条件预充电技术，可以人工或者自动配置存储控制器105对该访问发起单元201采用预充电技术。
总线控制器104，用于负责当存在多个访问发起单元201访问总线103时，处理总线103冲突，分配总线103资源。
CPU101，用于执行总线控制器104在处理总线103冲突，分配总线103资源过程中所交付的具体指令。
本实施例中，在视频解码的过程中采用预充电数据访问控制装置，访问发起单元201具体为一硬件视频解码器102，包括：
存储器106作为一存储阵列，由行、列组成，读取/写入某一值时，需先指定一个行地址Row ADDR，再指定一个列地址Column ADDR。
当访问例如地址为0x12345678的区域时，先发送行地址0x12345，确定该行地址之后，由于设备所客观存在的电气特性的需要，须经过行延时tRCD才实际完成行指定；此时继续发送列地址0x678和对应的读写指令，发送列地之后经过列延时tCAS后，位于地址0x12345678的数据才真正处理。即获取位于地址0x12345678的某一区域的数据共经过tRCD+tCAS个时钟周期。
存储控制器105判断当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，并判定访问请求为读请求，不进行预充电，因此不花费tRP个时钟周期关闭当前行。
如果后继访问仍然是行地址为0x12345的当前行；由于之前的访问是读访问，并没有采用预充电关闭当前行，因此只需要发送列地址0x678和对应的读写指令即可。则后继访问所花费的时间仅仅为tCAS个时钟周期。
如果后继访问不是当前行，造成了访问页冲突PageConflict；由于之前的访问是读访问，并没有采用预充电关闭当前行，因此需要先花费tRP个时钟周期关闭当前行，然后花费tRCD个时钟周期发送新的行地址，最后花费tCAS个时钟周期发送新的列地址和对应的读写指令。则后继访问所花费的时间为tRP+tRCD+tCAS个时钟周期。
但是需要说明的是，根据实际统计，读访问出现访问页冲突PageConflict的情形是一种小概率的情形，其出现的次数远远小于后继访问是当前行的情形，因此整体上并没有对系统性能产生大的影响。
同理，
存储控制器105判断当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，并判定访问请求为写请求，进行预充电，因此花费tRP个时钟周期关闭当前行。
如果后继访问是其它行；由于之前的访问是写访问，采用预充电关闭了当前行，因此不需需要先花费tRP关闭当前行，只需要tRCD个时钟周期发送行地址，再花费tCAS个时钟周期发送列地址和对应的读写指令，则后继访问所花费的时间为tRCD+tCAS个时钟周期，节省了tRP的时间。
如果后继访问是当前行，即Pagehit，由于采用了预充电技术关闭了当前行，因此需要先花费tRCD个时钟周期重新发送行地址，再花费tCAS个时钟周期发送列地址和对应的读写指令。则后继访问所花费的时间为tRCD+tCAS个时钟周期。
但是需要说明的是，根据实际统计，写访问出现访问页命中Pagehit的情形是一种小概率的情形，其出现的次数远远小于后继访问是其它行的情形，因此采用预充电技术整体上提高了系统性能。
本实施例中，如图4所示，系统中可以有多个访问发起单元201，通过先验知识或者统计单元203的实际统计，发现其中一个或者多个访问发起单元201具有如下访问统计特征时，可以针对其中这一个或者多个访问发起单元201采用预充电技术。
如果统计结果具有如下特征：访问发起单元201的读请求具有良好的空间局部性，页命中概率高，写请求不具有良好的空间局部性，页命中概率低，则这样的访问发起单元201适合采用有条件预充电技术，可以人工或者自动配置存储控制器对该访问发起单元201采用预充电技术。
应用本发明实施例提供的技术，根据硬件视频解码器和存储控制器的特点，在传统的存储控制器的基础上进行了改进，在总线中加入包含指示MasterID的字段，和读写访问标致字段，硬件视频解码器在发起请求时设置好上述两个字段；在不影响读请求的效率同时，有效地降低了写请求的访问延时，从而提高了整个系统的工作效率。
与一种预充电数据访问控制装置对应地，本发明实施例还提供了一种预充电数据访问控制方法，如图5所示，包括：
步骤401.接到传输来的一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；
步骤402.当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判定；
步骤403.当所述访问请求为读请求时，不进行预充电，如果为写请求，进行预充电。
应用本实施例提供的技术，可以在不影响读请求的效率同时，有效地降低了写请求的访问延时，从而提高了整个系统的工作效率。
其中，
对所述读写访问标志字段进行判断，之后还包括：当所述访问请求为写请求时，在写请求结束时进行预充电。
接到传输来的一访问请求之前，还包括：一访问发起单元对所述访问请求的Master ID字段、读写访问标志字段的数值进行设置。
对所述读写访问标志字段进行判断之后，还包括：对所述访问请求中的所述读写访问标志字段中的读请求或者写请求分别进行数量统计。
本发明的实施例具有以下有益效果，通过上述改进方案，可以在不影响读请求的效率同时，有效地降低了写访问的访问延时，从而提高了整个系统的工作效率。
应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，所有的参数取值可以根据实际情况调整，且在该权利保护范围内。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种预充电数据访问控制装置，其特征在于，包括：
访问发起单元，用于生成一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；
总线，用于传输所述访问请求和对应的数据；
存储控制器，用于当所述访问请求中的MasterID字段的值与预先设置的一致时，对所述读写访问标志字段进行判断，当所述访问请求为读请求时，不进行预充电，当所述访问请求为写请求时，在写请求结束时进行预充电；
存储器，用于存放访问请求对应的数据。
2.根据权利要求1所述的装置，其特征在于，
所述访问发起单元具体为一硬件视频解码器。
3.根据权利要求1所述的装置，其特征在于，
所述存储器具体为SDRAM或DDR。
4.根据权利要求1所述的装置，其特征在于，还包括一个
访问请求设置器，用于编辑并设置所述访问请求的MasterID字段、读写访问标志字段的数值。
5.根据权利要求1所述的装置，其特征在于，还包括：
统计单元，用于对所述存储控制器接收到的所述访问请求中的所述读写访问标志字段中的读请求或者写请求分别进行数量统计，并对所述访问请求中出现的页命中和页冲突分别进行数量统计。
6.根据权利要求1所述的装置，其特征在于，还包括：
总线控制器，用于当存在多个访问发起单元访问总线时，处理总线冲突，分配总线资源。
7.一种预充电数据访问控制方法，应用于一存储控制器，其特征在于，包括：
接到传输来的一访问请求；所述访问请求向一存储器中读取数据或者写入数据，并至少包含自身的Master ID字段、读写访问标志字段；
当所述访问请求中的Master ID字段的值与预先设置的一致时，对所述读写访问标志字段进行判定；
当所述访问请求为读请求时，不进行预充电。
8.根据权利要求7所述的方法，其特征在于，对所述读写访问标志字段进行判断，之后还包括：
当所述访问请求为写请求时，在写请求结束时进行预充电。
9.根据权利要求7所述的方法，其特征在于，接到传输来的一访问请求之前，还包括：
一访问发起单元对所述访问请求的Master ID字段、读写访问标志字段的数值进行设置。
10.根据权利要求7所述的方法，其特征在于，对所述读写访问标志字段进行判断之后，还包括：
对所述访问请求中的所述读写访问标志字段中的读请求或者写请求分别进行数量统计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910078611 CN101488117B (zh) | 2009-02-27 | 2009-02-27 | 一种预充电数据访问控制装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910078611 CN101488117B (zh) | 2009-02-27 | 2009-02-27 | 一种预充电数据访问控制装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101488117A true CN101488117A (zh) | 2009-07-22 |
| CN101488117B CN101488117B (zh) | 2013-01-30 |
Family
ID=40891017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910078611 Active CN101488117B (zh) | 2009-02-27 | 2009-02-27 | 一种预充电数据访问控制装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101488117B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107515828A (zh) * | 2017-08-23 | 2017-12-26 | 维沃移动通信有限公司 | 一种数据读写方法及移动终端 |
| CN112965816A (zh) * | 2020-07-17 | 2021-06-15 | 华为技术有限公司 | 内存管理技术及计算机系统 |
| CN116185310A (zh) * | 2023-04-27 | 2023-05-30 | 中茵微电子(南京)有限公司 | 一种存储器数据读写调度方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7124260B2 (en) * | 2002-08-26 | 2006-10-17 | Micron Technology, Inc. | Modified persistent auto precharge command protocol system and method for memory devices |
| US20060090059A1 (en) * | 2004-10-21 | 2006-04-27 | Hsiang-I Huang | Methods and devices for memory paging management |
-
2009
- 2009-02-27 CN CN 200910078611 patent/CN101488117B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107515828A (zh) * | 2017-08-23 | 2017-12-26 | 维沃移动通信有限公司 | 一种数据读写方法及移动终端 |
| CN107515828B (zh) * | 2017-08-23 | 2020-06-05 | 维沃移动通信有限公司 | 一种数据读写方法及移动终端 |
| CN112965816A (zh) * | 2020-07-17 | 2021-06-15 | 华为技术有限公司 | 内存管理技术及计算机系统 |
| CN116185310A (zh) * | 2023-04-27 | 2023-05-30 | 中茵微电子(南京)有限公司 | 一种存储器数据读写调度方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101488117B (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102207916B (zh) | 一种基于指令预取的多核共享存储器控制设备 | |
| US20100325372A1 (en) | Parallel training of dynamic random access memory channel controllers | |
| US10141039B2 (en) | Burst length defined page size | |
| US7093059B2 (en) | Read-write switching method for a memory controller | |
| CN106856098B (zh) | 一种用于DRAM或eDRAM刷新的装置及其方法 | |
| KR101533957B1 (ko) | Ｄｒａｍ 셀프 리프레쉬로부터의 고속 엑시트 | |
| DE102008050308A1 (de) | Verfahren und Vorrichtung zur Speicherzugriffsoptimierung | |
| US9417816B2 (en) | Partitionable memory interfaces | |
| CN109814811B (zh) | 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法 | |
| US9552849B2 (en) | Memory device with timing overlap mode and precharge timing circuit | |
| CN108762674A (zh) | 提升ssd响应延迟的方法及装置 | |
| WO2020155074A1 (zh) | 一种处理装置、方法及相关设备 | |
| CN107274926A (zh) | 具有自适应预充电策略的dram控制器 | |
| CN101488117B (zh) | 一种预充电数据访问控制装置和方法 | |
| US11216386B2 (en) | Techniques for setting a 2-level auto-close timer to access a memory device | |
| CN103632708A (zh) | 同步动态随机存储器的自刷新控制装置及方法 | |
| CN105045722B (zh) | 一种ddr2-sdram控制器及其低延迟优化方法 | |
| CN102033832B (zh) | 一种同步动态存储器访存控制方法 | |
| CN103365782A (zh) | 内存管理方法 | |
| KR20030065276A (ko) | 반도체 기억장치 | |
| CN102073604B (zh) | 一种同步动态存储器读写控制方法、装置和系统 | |
| CN103914413A (zh) | 用于粗粒度可重构系统的外存访问接口及其访问方法 | |
| US8301816B2 (en) | Memory access controller, system, and method | |
| US11886290B2 (en) | Information processing apparatus and information processing method for error correction and read modify write processing | |
| US20160239211A1 (en) | Programming memory controllers to allow performance of active memory operations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: WUXI VIMICRO CORP. Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD. Effective date: 20110602 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 15/F, SHINING BUILDING, NO. 35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO. 21-1, CHANGJIANG ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE, CHINA |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110602 Address after: 214028 national integrated circuit design Park, 21-1 Changjiang Road, New District, Jiangsu, Wuxi, China, 610 Applicant after: Wuxi Vimicro Co., Ltd. Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor Applicant before: Beijing Vimicro Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NANTONG CHONGCHUAN SCIENCE AND TECHNOLOGY PARK INV Free format text: FORMER OWNER: WUXI VIMICRO CO., LTD. Effective date: 20150120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; TO: 226006 NANTONG, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150120 Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 1 Patentee after: Nantong city science and technology park investment and Development Co. Ltd. Address before: National integrated circuit design Park (source building), 21-1 Changjiang Road, New District, Jiangsu, Wuxi, China 610 Patentee before: Wuxi Vimicro Co., Ltd. |