CN101136652B - 一种wcdma码片级处理装置 - Google Patents

Abstract

本发明公开了一种WCDMA码片级处理装置，包括总线接口模块、采样数据接口模块、码片级输出接口模块，该装置还包括：一寄存器模块，连接于所述总线接口模块，用于通过寄存器存储维持所述装置正常工作所需的配置信息；一时钟管理模块，连接于所述总线接口模块和采样数据接口模块，用于控制和管理所述装置的时钟；一定帧处理模块，用于根据所述配置信息中的路径时序信息与其产生的计数值进行定帧处理，得到帧头信号；及一解扰解扩与积分模块，用于根据所述帧头信号进行解扰、解扩与积分处理，得到并输出符号级IQ数据。采用本发明提高了码片级数据处理效率，降低了系统功率，简化了控制电路设计。

Description

一种WCDMA码片级处理装置

技术领域

本发明涉及WCDMA(Wide Code Division Multiple Access，宽带码分多址)移动通讯领域，特别是涉及一种用于WCDMA下行链路接收中码片级处理装置。

背景技术

目前在第三代移动通讯领域同时并存着三大主流解决方案，有WCDMA技术、CDMA(Code Division Multiple Access，码分多址)技术和TD-SCDMA(Time Division-Synchronized Code Division Multiple Access，时分同步码分多址)技术，这三种技术都是基于扩频通讯原理，由于WCDMA是从GSM(GlobalSystem for Mobile Communication，全球移动通信系统)演进而来，因此有着更广泛的使用基础，WCDMA能够提供语音、可变速率的数据、多媒体业务，能够适应多种环境，实现全球漫游、系统容量大等多方面的优势。

WCDMA虽然是准同步系统，但是WCDMA下行链路在接收过程中也需要进行精确的“码同步”后，接收端才能准确接收发送端的信息，一般采用“小区搜索”、“多径搜索”、“多径跟踪”等步骤实现码同步。

其中，小区搜索模块完成初始小区和临近小区的搜索功能，它通过时隙同步、帧同步、主扰码的识别、接收广播信道等步骤得到可用小区的帧头时序信息、帧号、主扰码信息等；多径搜索模块在小区搜索得到的帧头位置的基础上以更高的精度搜索一定范围内多径信息；对于得到的每条路径，多径跟踪模块在几个采样点范围内进行动态跟踪，选择最合理的位置进行后续的解扰解扩处理。

来自发送端的无线信号经过不同的空中路径到达接收端，为了取得良好的接收效果多采用RAKE接收技术，RAKE接收机能在几个路径上同时接收信号，主要处理过程为“码片级处理”、“符号级处理”、“最大比合并”等过程，最后把几路信号合并成一路信号输出。

在“码片级处理”中，首先要进行无线帧的定帧处理以及后续的解扰解扩处理，目前对于“码片级处理”存在如下缺点：

1)，通常对“码片级处理”，首先要对数据进行缓存，由于接收都采用过采样技术，因此需要缓存的数据量非常大，对于一个小区，考虑多径搜索窗为±128个码片，则需要缓存12288比特的IQ数据(I路数据、Q路数据)，如果考虑小区之间的时间偏差，存储数据将会更多，如果支持三到六个小区的软切换功能，还需要多块RAM(Random Access Memory，随机存储器)才能完成。

2)，另外采用缓存技术，还需要增加相应的RAM读写控制功能电路，如果RAM块较多，控制电路设计复杂、规模也会变大，占用较大的硬件资源。

发明内容

本发明所要解决的技术问题在于提供一种WCDMA码片级处理装置，用于解决现有技术中采用缓存技术进行码片级处理而带来的控制电路设计复杂、硬件资源占用过多的问题。

为了实现上述目的，本发明提供了一种WCDMA码片级处理装置，包括总线接口模块、采样数据接口模块、码片级输出接口模块；所述总线接口模块通过总线接口与所述数字信号处理器之间进行数据交换；所述采样数据接口模块通过采样数据接口与所述模/数转换器之间进行采样点数据传输；所述码片级输出接口模块通过码片级输出接口与所述RAKE接收机的符号级处理器进行输出信号交换处理；其特征在于，所述装置还包括：

一寄存器模块，连接于所述总线接口模块，用于通过寄存器存储维持所述装置正常工作所需的配置信息；

一时钟管理模块，连接于所述总线接口模块和采样数据接口模块，用于控制和管理所述装置的时钟；

一定帧处理模块，用于根据所述配置信息中的路径时序信息与其产生的计数值进行比较，来产生帧头信号。

一解扰解扩与积分模块，用于根据所述帧头信号为起始点，进行解扰、解扩与积分处理，得到并输出符号级IQ数据。

所述的WCDMA码片级处理装置，其中，所述寄存器模块又包括：一物理信道打开/关闭寄存器、一主公共导频信道的扰码初值寄存器、一路径位置时序寄存器、一扩频因子/扩频号寄存器和/或一帧延时寄存器。

所述的WCDMA码片级处理装置，其中，所述时钟管理模块根据接收路径资源使用情况控制所述装置的整个接收路径的总时钟，并分别控制所述装置的四个物理信道的时钟。

所述的WCDMA码片级处理装置，其中，当无物理信道的数据需要接收时，所述时钟管理模块关闭所述整个接收路径的总时钟；当有n个物理信道的数据需要接收时，所述时钟管理模块打开所述整个接收路径的总时钟，打开接收数据的n个接收物理信道的时钟，并关闭不接收数据的4-n个接收物理信道的时钟，自然数n大于等于1且小于等于4。

所述的WCDMA码片级处理装置，其中，所述定帧处理模块又包括：

一时序计数器组，用于产生计数值；及

一时序比较器，用于通过比较所述路径时序信息、所述计数值来产生帧头信号。

所述的WCDMA码片级处理装置，其中，所述时序比较器为18比特的二进制比较器。

所述的WCDMA码片级处理装置，其中，所述时序计数器组又包括：

一采样点计数器，计数范围为0到3；

一码片计数器，计数范围为0到255；

一符号计数器，计数范围为0到9；及

一时隙计数器，计数范围为0到14。

所述的WCDMA码片级处理装置，其中，所述解扰解扩与积分模块又包括：

一解扩码产生模块，用于根据所述主公共导频信道的扰码初值寄存器中的扰码初值、所述扩频因子/扩频号寄存器中的扩频因子、扩频号以所述帧头信号为起始点产生解扩码；

一多信道解扩处理模块，用于根据所述帧头信号、所述解扩码对通过所述采样数据接口输入的数据流进行解扩处理，输出解扩处理结果；及

一多信道符号内积分处理模块，用于根据所述解扩处理结果进行积分处理，得到符号级IQ数据，并通过所述码片级输出接口输出至所述码片级输出接口模块。

采用本文发明的WCDMA码片级处理装置，可用于WCDMA下行链路的RAKE接收机中码片级处理，包含无线帧帧头位置的确定以及WCDMA物理信道的解扰解扩处理，有益技术效果在于：

1)，本发明码片级处理装置采用纯硬件实现，对采样数据不进行缓存处理，克服了常见方案中需对数据进行大量存储的缺点，节约了硬件资源，提高了码片级数据处理效率，同时也降低了系统功耗；

2)，本发明码片级处理装置采用模块化实现方法，根据实际应用场合，可以灵活复制，可以支持三个到六个小区的下行链路的接收；

3)，本发明码片级处理装置可以根据实际资源利用情况，对主路径和主路径下子信道的时钟进行有效管理，平滑控制时钟的打开和关闭操作，进一步降低了系统功耗，克服了对时钟不加控制，浪费资源的缺点；

4)，本发明码片级处理装置可以根据“路径(FINGER)管理”结果，自动动态同步到新的多径位置上，进行解扰解扩处理，没有延迟，响应速度快。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是本发明WCDMA码片级处理装置；

图2是本发明码片级处理装置在WCDMA下行接收链路的应用实例。

具体实施方式

请参阅图1，是本发明WCDMA码片级处理装置，该图展示了整个处理装置的外部接口信号和内部组成模块，整个码片级处理装置有三种外部接口，分别是总线接口、采样数据接口和码片级输出接口；整个码片级处理装置100包括四个主要模块，分别是：寄存器模块11、时钟管理模块12、定帧处理模块13及解扰解扩与积分模块14。

图1中，接口装置的输入、输出信号连接关系如下：

接口装置的左上边信号，主要与DSP数字信号处理器进行连接，主要信号包括：总线时钟信号DSP_CLK、总线片选信号DSP_CS、总线地址线DSP_ADDR、总线写控制信号DSP_WR、总线读控制信号DSP_RD、总线读写双向数据信号DSP_DATA、复位信号MRST、时钟信号MCLK。

接口装置的左下边信号，主要与模拟基带中的模数转换器AD、数模转换器DA连接，主要信号包括：接收采样点数据RX_Q和接收采样点数据RX_I。

接口装置的右边为输出信号，主要与RAKE接收机的符号级处理器相连接，主要接口信号包含：物理信道符号级帧头信号SYM_CP_FB、物理信道符号级帧头信号SYM_CH1_FB、SYM_CH2_FB、SYM_CH3_FB和物理信道IQ符号输出信号SYM_CP_IQ、SYM_CH1_IQ、SYM_CH2_IQ、SYM_CH3_IQ。

如图1所示，接口装置的内部模块的主要功能和相互关系如下：

总线接口模块21，主要用于完成码片级处理装置100和DSP数字信号处理器之间配置、控制命令的信息交换，另外DSP驱动软件也可以通过该总线接口模块21监测码片级处理装置100的工作情况和状态。

采样数据接口模块22，其输入为模拟基带的I、Q两路数字信号，数据格式为二进制补码方式，其中最高位是符号位，其余位为补码表示的数值；输入数据可以为二倍、四倍、八倍过采样数据。

寄存器模块11，连接于总线接口模块21，用于维持接口装置的正常工作，其主要包含维持接口装置正常工作的寄存器，具体为：

物理信道打开/关闭寄存器，此寄存器内部包含四个物理信道CP、CH1、CH2、CH3的开关控制，它们是CP_EN、CH1_EN、CH2_EN、CH3_EN，这些信号主要用于时钟管理模块12和内部其它模块的使能控制。

主公共导频信道的扰码初值寄存器，此寄存器是十八比特的二进制值，表示为SCR_VALUE[17:0]，用于解扩码产生模块141。

路径位置时序寄存器，此寄存器是十八比特的二进制值，表示为FINGER_TIMING[17:0]，用于时序比较器132来产生物理信道CP的帧头信号。

多物理信道CH1/CH2/CH3的扩频因子、扩频号寄存器，此寄存器为三个物理信道CH1、CH2、CH3的配置，表示为SF1[3:0]和SF1_NUMBER[7:0]、SF2[3:0]和SF2_NUMBER[7:0]、SF3[3:0]和SF3_NUMBER[7:0]，这些信号用于解扩码产生模块141。

主公共导频信道的帧延时寄存器，此寄存器是三个八比特的二进制值，表示为CH1_SHIFT[7:0]、CH2_SHIFT[7:0]、CH2_SHIFT[7:0]，用于时序比较器132来产生物理信道CH1、CH2、CH3的帧头信号。

另外，寄存器模块11还包含一些状态寄存器，例如，帧号、时隙号状态寄存器。

时钟管理模块12，连接于总线接口模块21、采样数据接口模块22，用于控制和管理整个码片级处理装置100的时钟，每个码片级处理装置100为一个路径上的接收装置，内部包含四个物理信道的接收处理，四个物理信道同时使用适用于在专用信道多码传输的情况。时钟管理模块12根据接收路径资源使用情况，可以控制整个接收路径的总时钟，同时也能分别控制内部四个物理信道的时钟；例如，当没有物理信道的数据需要接收时，则整个接收路径的总时钟是关闭的；当有两个物理信道的数据需要接收时，此时整个接收路径的总时钟是打开的，接收数据的两个物理信道的时钟是打开的，而另外两个不接收数据的物理信道的时钟是关闭的。

定帧处理模块13，其内部包含时序计数器组131和时序比较器132；来自外部多径搜索得到路径时序信息，可以通过总线接口模块21将寄存器模块11中存储的信息配置到时序比较器132。路径时序信息包括多径位置时序信息FINGER_TIMING[17:0]、信道偏移时序信息CH1_SHIFT[7:0]、CH2_SHIFT[7:0]、CH2_SHIFT[7:0]。

在定帧处理中，时序比较器132根据路径时序信息和时序计数器组131的计数值进行比较，如果结果相等，则产生一个脉冲宽度的主公共导频信道的帧头信号CP_FB，其它三个物理信道CH1、CH2、CH3的帧头信号CH1_FB、CH2_FB、CH3_FB在主公共导频信道帧头位置向后偏移0到149个符号得到，其中，0到149偏移量也是DSP数字信号处理器的配置信息，表示为CH1_SHIFT[7:0]、CH2_SHIFT[7:0]、CH2_SHIFT[7:0]。

得到的帧头信号标注了每个物理信道无线帧的起始点，这样便于解扰解扩积分模块14按着无线帧的结构处理数据。

进一步地，时序比较器132如果路径时序信息不变，则每个无线帧都产生帧头信号，在接收中，如果路径时序信息发生变化，则表示径的位置发生向前移动或者向后移动，此时在定帧处理中，立即在径的新位置上产生主公共导频信道帧头信号CP_FB，以及其它三个物理信道CH1、CH2、CH3帧头信号CH1_FB、CH2_FB、CH3_FB。

进一步地，时序计数器组131是一组上电自由运行的计数器，包含：

采样点计数器Sample_cnt，计数范围为0到3；

码片计数器chip_cnt，计数范围为0到255；

符号计数器Sym_cnt，计数范围为0到9；以及

时隙计数器slot_cnt，计数范围为0到14。

时序计数器组131支持计数值锁存功能，当DSP数字信号处理器发出锁存命令后，时序计数器组131内所有计数器同步锁存，DSP数字信号处理器可以通过读取这些锁存值，来监控码片级处理装置100的运行时刻。

进一步地，时序比较器132是一个十八比特的二进制比较器，主要用于产生帧头信号。

解扰解扩与积分模块14，其主要是以3.84M的速率进行采样点的积分，把采样点数据变成符号级IQ的数据方式输出，它内部包含：解扩码产生模块141、多信道解扩处理模块142、多信道符号内积分处理模块143。

进一步地，解扩码产生模块141，用于根据定帧处理模块13提供的帧头信号CP_FB，以及通过总线接口模块21配置的信息SCR_VALUE[17:0]，三组SF[3:0]和SF_NUMBER[7:0]；连续产生38400个I路和Q路解扩码，当每次帧头信号到来，就重复产生一次。

在该解扩码产生模块141中能够最多产生四路解扩码，它们是cp_pncode、ch1_pncode、ch2_pncode、ch3_pncode，每路解扩码都是由38400个扰码和扩频码进行异或运算得到的，支持的扰码种类为0到8191个，支持的扩频因子为4、8、16、32、64、128和256；其中，扰码初值Scr_value信息和扩频号sf_number、扩频因子sf可以通过总线接口模块21配置。

进一步地，多信道解扩处理模块142，用于根据定帧处理模块13提供的帧头信号和解扩码产生模块141产生的解扩码，以帧为单位，连续对通过采样数据接口传送的输入数据流RX_I、RX_Q进行解扩处理，方法如下：

如果解扩码为(0，0)，则输出的采样点为(RX_I、RX_Q)；

如果解扩码为(0，1)，则输出的采样点为(-RX_Q，RX_I)；

如果解扩码为(1，0)，则输出的采样点为(RX_Q，-RX_I)；

如果解扩码为(0，1)，则输出的采样点为(-RX_I，-RX_Q)。

该多信道解扩处理模块142能够输出四个信道解扩结果，它们是Cp_iq、Ch1_iq、Ch2_iq、Ch3_iq。

进一步地，多信道符号内积分处理模块143，用于同时完成四个物理信道的积分处理，积分过程为根据配置的扩频因子信息，顺序累加多信道解扩处理模块142输出的采样点值；例如，扩频因子为4，连续累加4个采样点；扩频因子为256，连续累加256个采样点；另外，积分过程是在I路和Q路上分别同时进行的，输出的数据流也是根据帧头信号以帧为单位连续的输出。

请参阅图2，是码片级处理装置在WCDMA下行接收链路的应用实例。对于下行物理信道的接收处理，通常需经过“码片级处理”、“符号级处理”、“最大比合并”等处理过程，本发明码片级处理装置是下行链路数据处理中的第一个环节。

由于下行物理信道的接收是在多径的环境下进行的，本发明的码片级处理装置在实现时，首先完成一个路径(FINGER)的接收处理，然后根据支持的小区(扇区或者无线连接)的个数进行硬件拷贝，通常一个小区需要三到四个路径完成某个物理信道的接收，这时需要把图1的码片级处理装置100复制三到四次即可以实现。

图2中的装置是支持0小区、1小区、2小区共有九个路径的码片级处理系统，其中每个小区平均分配三个接收路径；图2仅是一个实施特例，根据本发明的码片级处理装置，构造出其它的码片级接收结构也是能够实现的，例如支持三个小区的包含十二个路径的系统；六个小区的包含十二个路径的系统；支持六个小区的包含十八个路径的系统等等；总之，利用本发明的码片级处理装置，每个小区至少包含一到二个路径可以方便产生各种各样的接收结构，满足不同的应用场合。

本发明的实施案例结构清晰，实现简单，可以灵活用于多小区的WCDMA下行链路接收中，本发明的实施案例可以根据硬件资源使用情况，打开和关闭路径时钟，有效降低了系统功耗，并且在数据处理前端不需要对数据进行大量缓存，减少了硬件资源，特别适合WCDMA终端设备的应用要求。

本发明装置克服了上述缺点，在解扰解扩前不需要使用动态存储器RAM对采样点数据进行大量缓存，通过采样点定帧方法，在数据流上直接标记出帧头的位置，引导后面解扰解扩处理顺序产生一整帧的符号级数据。

本发明装置支持多个下行物理信道的定帧和解扰解扩处理，首先根据码同步时序信息产生主公共导频信道的帧头，然后再根据信道偏移信息，以主公共导频信道的帧头为基础进行偏移产生其它信道的帧头，同时也支持多种下行信道的解扰解扩。

本发明装置支持多径时序信息的快速更新，当新的多径时序到来时，能够立即放弃老径上的数据处理，自动产生新径的帧头时序信息，并自动在新的多径位置上进行解扰解扩处理，输出完整的符号级数据流。

本发明装置利用解扩码的属性直接旋转数据流的方法完成解扰解扩，避免了输入数据流和解扩码直接进行复数相乘。

本发明装置能够根据实际资源使用情况，进行平滑的时钟信号打开和关闭操作，降低了功耗。

本发明装置解决了码片级处理中对数据进行大量缓存、复杂运算等问题，具有实现简单、配制灵活、功耗低等优点，非常适合手机终端产品应用。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (5)

1.一种WCDMA码片级处理装置，包括总线接口模块、采样数据接口模块、码片级输出接口模块；所述总线接口模块通过总线接口与数字信号处理器之间进行数据交换；所述采样数据接口模块通过采样数据接口与模/数转换器之间进行采样点数据传输；所述码片级输出接口模块通过码片级输出接口与RAKE接收机的符号级处理器进行输出信号交换处理；其特征在于，所述装置还包括：

一寄存器模块，连接于所述总线接口模块，用于通过寄存器存储维持所述装置正常工作所需的配置信息；

一时钟管理模块，连接于所述总线接口模块和采样数据接口模块，用于控制和管理所述装置的时钟；所述时钟管理模块根据接收路径资源使用情况控制所述装置的整个接收路径的总时钟，并分别控制所述装置的四个物理信道的时钟，当无物理信道的数据需要接收时，所述时钟管理模块关闭所述整个接收路径的总时钟；当有n个物理信道的数据需要接收时，所述时钟管理模块打开所述整个接收路径的总时钟，打开接收数据的n个接收物理信道的时钟，并关闭不接收数据的4-n个接收物理信道的时钟，自然数n大于等于1且小于等于4；

一定帧处理模块，其内部包含时序计数器组和和时序比较器，用于根据所述配置信息中的路径时序信息与所述时序计数器组产生的计数值进行定帧处理，得到帧头信号；及

一解扰解扩与积分模块，用于根据所述帧头信号进行解扰、解扩与积分处理，得到并输出符号级IQ数据；

所述IQ数据是指I路采样点数据和Q路采样点数据。

2.根据权利要求1所述的WCDMA码片级处理装置，其特征在于，所述寄存器模块又包括：一物理信道打开/关闭寄存器、一主公共导频信道的扰码初值寄存器、一路径位置时序寄存器、一扩频因子/扩频信号寄存器和/或一帧延时寄存器；

所述解扰解扩与积分模块又包括：

一解扩码产生模块，用于根据所述主公共导频信道的扰码初值寄存器中的扰码初值、所述扩频因子/扩频信号寄存器中的扩频因子、扩频号以所述帧头信号为起始点，来产生解扩码；

一多信道解扩处理模块，用于根据所述帧头信号、所述解扩码对通过所述采样数据接口输入的数据流进行解扩处理，输出解扩处理结果；及

一多信道符号内积分处理模块，用于根据所述解扩处理结果进行积分处理，得到符号级IQ数据，并通过所述码片级输出接口输出至所述码片级输出接口模块。

3.根据权利要求1所述的WCDMA码片级处理装置，其特征在于，所述定帧处理模块又包括：

一时序计数器组，用于产生计数值；及

一时序比较器，用于通过比较所述路径时序信息、所述计数值产生帧头信号。

4.根据权利要求3所述的WCDMA码片级处理装置，其特征在于，所述时序比较器为18比特的二进制比较器。

5.根据权利要求3所述的WCDMA码片级处理装置，其特征在于，所述时序计数器组又包括：

一采样点计数器，计数范围为0到3；

一码片计数器，计数范围为0到255；

一符号计数器，计数范围为0到9；及

一时隙计数器，计数范围为0到14。

Images