CN101136649B - 复用扰码发生器 - Google Patents

Abstract

本发明提供了一种复用扰码发生器，包括：掩码发生单元，用于接收用户指示信号并从掩码存储器中读取所需的X，Y掩码序列，将其输出至执行参数生成单元；执行参数生成单元，用于选择X，Y移位序列初始化状态和X，Y掩码序列并且使输出在时序上保持同步；扰码发生单元，用于利用来自执行参数生成单元的X、Y移位序列初始化值和X、Y掩码序列生成扰码码元并将扰码码元输出；中间状态缓存单元，用于中间状态数据并完成扰码发生周期指示信号的时序调整；以及参数维护单元，用于对用户的中间状态数据进行维护，同时完成对输入的X，Y移位序列中间状态的时序调整。本发明的复用扰码发生器可以被多个用户时分复用，应用于CDMA上行基带接收机。

Description

复用扰码发生器

技术领域

本发明的涉及通信领域，尤其涉及一种复用扰码发生器。

背景技术

码分多址CDMA技术是第三代移动通信系统中采用的基础技术之一，在CDMA无线通信系统的上行基带处理中，用户信号在发送给对端前都需要经过加扰处理，接收机为了能够正确的处理目标用户信号，必须在本地生成目标用户的扰码并在相关器中对目标用户信号进行匹配滤波，匹配滤波输出解扰后的码片数据才能进入后端的算法模块作进一步的处理，在CDMA上行基带处理系统中扰码发生器模块无论是在前导检测，无线信道环境检测，用户信号的解调等各个功能子系统中都是必不可少的，如图1所示的W_CDMA上行基带处理系统中搜索器子系统的结构框图，扰码发生器作为其中的一个最重要的功能模块为相关器实时的提供目标用户的扰码码元，在相关器中对目标用户信号进行匹配滤波操作。在CDMA基站端，由于基带板上的基带接收机是被多个用户时分复用的，每个用户所使用的扰码序列和处理定时存在差异，为了能够支持多用户的处理，上行基带系统不得不为每个用户各自设计一套扰码发生装置，比如一块基带板如果需要同时支持64个用户，那么就需要设计64套扰码发生器，考虑到CDMA上行基带处理系统的设计成本和硬件资源的限制，这对于控制基带系统的设计成本而言是不能接受的，因此有必要根据CDMA上行基带接收机时分处理多个用户的特点，设计一种可以为不同用户时分生成扰码的扰码发生器，在国内目前扰码发生器这方面的专利主要局限于单用户扰码发生装置，如公开号为CN1388716，LG电子株式会社的在移动通信系统中生成扰码的装置和方法，或者多套扰码发生器共用资源的扰码发生装置，如公开号为CN1691656，上海明波通信技术有限公司的在数字通信系统中生成扰码的方法及其装置等，上述专利装置均不能根据CDMA上行基带接收机系统处理用户的时分特性实时的为每个用户生成各自所需的扰码段。

发明内容

针对以上一个或多个问题，本发明提供了一种复用扰码器，能够被多个用户时分复用，大大减少了硬件资源的消耗，降低了设计成本。

根据本发明的复用扰码发生器包括：

掩码发生单元，用于接收用户指示信号并从掩码存储器中读取所需的X，Y掩码序列，将X，Y掩码序列和用户指示信号输出至执行参数生成单元；

执行参数生成单元，用于根据用户指示信号选择X，Y移位序列初始化状态和X，Y掩码序列以输出至扰码发生单元和参数维护单元，以及根据用户指示信号选择符号计数器初始化值和时隙计数器初始化值以输出至参数维护单元，并且使输出在时序上保持同步；

扰码发生单元，用于利用来自执行参数生成单元的X、Y移位序列初始化值和X、Y掩码序列生成扰码码元并将扰码码元输出，以及将X移位序列的中间状态和Y移位序列的中间状态分别输出至参数维护单元；

中间状态缓存单元，用于缓存当前扰码发生周期中前一个用户最后一个扰码产生后的扰码发生单元和参数维护单元的中间状态数据，同时输出下一个用户在上一个扰码发生周期中最后一个扰码产生后的扰码发生单元和参数维护单元的中间状态数据并完成扰码发生周期指示信号的时序调整，以及将中间状态数据传输至执行参数生成单元；以及

参数维护单元，用于对用户的中间状态数据进行维护，同时完成对输入的X，Y移位序列中间状态的时序调整。

上述的掩码发生单元包括：读地址发生器，用于根据用户指示信号生成掩码存储器的读地址；掩码存储器，用于根据读地址发生器产生的读地址将一组X、Y掩码序列输出至参数生成单元；以及延时器，用于根据掩码存储器的读操作时间调整输出信号的时序以使输出信号在时序上同步。

上述的执行参数生成单元包括：初始化状态选择单元，用于根据用户指示信号为扰码发生单元选择X、Y移位序列初始化状态，并将X、Y移位序列初始化状态传输至扰码发生单元；掩码序列选择单元，用于根据用户指示信号为扰码发生单元选择X、Y掩码序列，并将X、Y掩码序列输出至扰码发生单元；初始化值选择单元，用于为参数维护单元选择符号计数器初始化值和时隙计数器初始化值，并将初始化值输出至参数维护单元；以及第一时序同步单元，用于使执行参数生成单元的输出在时序上同步。

上述的中间状态缓存单元包括：缓存单元，用于缓存中间状态数据；以及第二时序同步单元，用于调整中间状态缓存单元的输出以使其在时序上同步。

上述的参数维护单元包括：维护单元，用于维护中间状态数据；以及第三时序同步单元，用于调整参数维护单元的输出以使其在时序上同步。

上述的用户指示信号包括以下至少一种：用户建立指示、用户建立符号指示、用户建立时隙指示、用户有效指示、扰码发生周期长度指示、用户扰码号、用户生效指示、扰码发生周期起始指示、掩码恢复指示、帧头指示信号、以及用户的ID号。

多个用户可以时分复用本发明的复用扰码发生器。

本发明的复用扰码发生器可以应用于CDMA上行基带接收机、WCDMA基带处理系统的搜索器子系统、以及前导检测和RAKE解调子系统。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据现有技术的W_CDMA上行基带处理系统中的搜索器子系统框图；

图2是根据本发明的复用扰码发生器的框图；

图3是根据本发明的掩码发生单元的硬件实现框图；

图4是根据本发明的掩码发生单元地址发生器的硬件实现结构框图；

图5是根据本发明的执行参数生成单元的硬件实现结构框图；

图6是根据本发明的扰码发生单元的硬件实现结构框图；

图7是根据本发明的扰码发生单元控制逻辑1和2的硬件实现结构框图；

图8是根据本发明的参数维护单元的硬件实现结构框图；以及

图9是根据本发明的中间状态缓存单元的硬件实现结构框图。

具体实施方式

下面参考附图，详细说明本发明的具体实施方式。

为了解决CDMA上行基带接收机系统设计中扰码发生器不能够被多个用户时分复用所带来的一系列实际问题，本发明从CDMA上行基带接收机时分处理多用户的特点出发，将扰码发生器中间状态的缓存和选择结构应用于设计中，从而有效地解决了扰码发生器的复用问题，应用本发明装置，可以将一个扰码发生周期内所生成的所有扰码序列按照不同用户的实际需要任意的分配给各个用户，从而大大的节省了扰码发生模块的硬件规模，比如若CDMA上行基带接收机工作在64倍码片速率，设计性能要求支持64个用户的基带处理，采用本发明装置可以将原来需要的64套扰码发生器合并为1套扰码发生器，从而极大的精简了电路结构，节省了资源，大幅度的提高了系统的工作性能和可靠性。

图2是根据本发明的复用扰码发生器的框图。如图2所示，本发明的复用扰码发生器主要包含五个功能单元：掩码发生单元202，执行参数生成单元204，扰码发生单元206，参数维护单元208和中间状态缓存单元210。

掩码发生单元用于接收用户指示信号并从掩码存储器中读取所需的X，Y掩码序列，将X，Y掩码序列和用户指示信号输出至执行参数生成单元。掩码发生单元根据用户建立符号指示和时隙指示从掩码ROM读取所需的X，Y掩码序列，其输入端口MI1，MI2，MI3和MI4分别连接外部输入的用户建立指示信号，用户建立符号指示信号，用户建立时隙指示信号和用户生效指示信号，其输出端口MO连接执行参数生成单元的EI4端口，对外传输用户的X，Y掩码序列，时序调整后的用户建立时隙指示，用户建立符号指示和用户建立指示信号。

掩码发生单元的硬件实现结构如图3所示，它由3个功能单元组成即读地址发生器302，掩码ROM 304和延时器306，读地址发生器的主要功能是根据用户建立符号指示和时隙指示信号生成掩码ROM的读地址，其硬件实现结构如图4所示，它由一个乘法器402和一个加法器404组成，其中乘法器的两个输入端分别连接用户建立时隙指示信号和常数10，输出连接加法器的一个数据输入端，加法器的另一个数据输入端连接用户建立符号指示信号，其输出连接到掩码ROM的读地址总线上；掩码ROM的主要功能是根据读地址发生器产生的读地址从掩码ROM中读取一组X，Y掩码序列输出，其读使能端连接MI4端口输入的用户有效指示信号，读地址总线连接读地址发生器的输出，掩码ROM输出的X，Y掩码序列通过MO口输出给执行参数生成单元；延时器1的主用功能是根据掩码ROM的读操作时间，调整MI1，MI2和MI3端口输入的用户建立指示，用户建立符号和用户建立时隙指示信号的时序，以保证在MO端口输出的信号在时序上是对齐的，延时器1的输入分别连接从MI1，MI2和MI3端口输入的用户建立指示，用户建立符号指示和用户建立时隙指示信号，输出通过MO口连接到执行参数生成单元。

执行参数生成单元用于根据用户指示信号选择X，Y移位序列初始化状态和X，Y掩码序列以输出至扰码发生单元和参数维护单元，以及根据用户指示信号选择符号计数器初始化值和时隙计数器初始化值以输出至参数维护单元，并且使输出在时序上保持同步。

执行参数生成单元可分为四个部分：初始化状态选择单元(功能块1)，用于根据输入的帧头指示和用户建立指示信号选择扰码发生单元的X，Y移位序列初始化状态；掩码序列选择单元(功能块2)，用于根据掩码恢复指示信号选择扰码发生单元的X，Y掩码序列；初始化值选择单元(功能块3)，用于根据用户建立指示信号为参数维护单元选择符号计数器初始化值和时隙计数器初始化值；第一时序同步单元(功能块4)，用于根据调整输入的用户生效指示信号，扰码发生周期长度指示，扰码发生周期起始指示和掩码恢复指示信号的时序使本单元输出的各种参数在时序上保持同步。

执行参数生成单元包含有5个输入端口即：EI1～EI5口和三个输出端口即：EO1～EO3端口，其中，EI1～EI3口分别连接外部输入的扰码发生周期长度指示，用户扰码号和用户生效指示信号，EI4口连接掩码发生单元的MO口，用于接收掩码发生单元输出的X，Y掩码序列，用户建立指示，用户建立符号指示和用户建立时隙指示信号，EI5端口连接中间状态缓存单元的BO口，用于传递在前一个扰码发生周期中用户最后一个扰码产生后X，Y移位序列的中间状态数据，符号计数器中间值，时隙计数器中间值，扰码发生周期起始指示，掩码恢复指示和帧头指示信号，这些数据在前一个扰码发生周期该用户的最后一个扰码产成后被保存在中间状态缓存单元中作为下一个扰码周期该用户扰码开始产生时扰码发生单元和参数维护单元的初始化值。EO1端口连接扰码发生单元的GI1口，输出X，Y移位序列初始化状态和X，Y掩码序列，EO2端口连接扰码发生器的GI2口和参数维护单元的SI3口，输出生效指示和扰码发生器周期起始指示信号，EO3端口连接参数维护单元的SI4口，输出符号计数器初始化值，时隙计数器初始化值，扰码发生周期长度指示信号和掩码恢复指示信号。

执行参数生成单元的硬件实现结构如图5a-图5d所示。如图5a所示，功能块1由或门，编码逻辑，选择器1和选择器2组成，其中或门逻辑的输入分别连接EI5端口输入的帧头指示信号和EI4口输入的用户建立指示信号，输出连接选择器1和选择器2的选择控制端，编码逻辑的功能是将用户扰码号向上扩展1比特，并将扩展后的最高比特设置为1’b1，其输入连接EI2端口输入的用户扰码号，输出连接选择器1的一个数据输入端，选择器1的另一个数据输入端连接EI5端口输入的X移位序列中间状态值，输出X移位序列初始化状态值通过EO1端口发送给扰码发生单元，选择器2的控制输入端连接或门逻辑的输出，两个数据输入端分别连接一个25比特的常数：25’h1_FFFF和EI5端口输入的Y移位序列中间状态值，输出Y移位序列初始化状态值通过EO1端口发送给扰码发生单元。

如图5b所示，功能块2包含选择器3和选择器4，其中选择器3选择控制端连接EI5端口输入的掩码恢复指示信号，两个数据输入端分别连接一个50比特常数：50’h801_2000_0001和EI4端口输入的X掩码序列，选择器3的输出通过EO1端口连接到扰码发生单元，选择器4的选择控制端连接EI5端口输入的掩码恢复指示信号，两个数据输入端分别连接一个50比特常数：50’h400_A000_0001和EI4端口输入的y掩码序列，选择器4通过EO1口连接到扰码发生单元。

如图5c所示，功能块3包含选择器5和选择器6，其中选择器5选择控制端连接EI4端口输入的用户建立指示信号，两个数据输入端分别连接EI4端口输入的用户建立符号指示和EI5口输入的符号计数中间值，选择器5通过EO3端口输出给参数维护单元符号计数器初始化值，选择器6选择控制端连接EI4端口输入的用户建立指示信号，两个数据输入端分别连接EI4端口输入的用户建立时隙指示和EI5端口输入的时隙计数中间值，选择器6通过EO3口输出给参数维护单元时隙计数器初始化值。

如图5d所示，功能块4包含延时器2、3、4和5，其中，延时器2输入端连接EI3端口输入的用户生效指示信号，通过EO2口输出延时后的生效指示信号，延时器3输入端连接EI1口输入的扰码发生周期长度指示信号，通过EO3口输出延时后的扰码周期发生长度指示信号，延时器4输入端连接EI5口输入的扰码发生周期起始指示信号，通过EO2口输出延时后的扰码发生周期起始指示信号，延时器5输入端连接EI5口输入的掩码恢复指示信号，通过EO3口输出延时后的掩码恢复指示信号。

扰码发生单元用于在GI2口输入的生效指示和扰码发生周期起始指示信号的控制下利用GI1口输入的X，Y移位序列初始化值和X，Y掩码序列生成扰码码元，同时将扰码发生器X，Y移位序列的中间状态输出给参数维护单元。

扰码发生单元包含有两个输入端口即GI1端口和GI2端口和四个输出端口即GO1，GO2，GO3和GO4端口，其中，GI1端口连接执行参数生成单元的EO1端口，输入X，Y移位序列初始化值和X，Y掩码序列，GI2端口连接执行参数生成单元的EO2端口，输入生效指示和扰码发生周期起始指示信号，GO1端口对外输出扰码实部，GO2端口对外输出扰码虚部，GO3端口连接参数维护单元的SI1端口，输出X移位序列的中间状态，GO4端口连接参数维护单元的SI2口，输出Y移位序列的中间状态。

扰码发生单元的硬件实现结构如图6所示，它主要由3个选择器，5组异或门，2组与门，一个非门，一个计数器，两组移位序列及其对应的两组控制逻辑组成，其中，选择器7的控制输入端连接GI2端口输入的扰码发生周期起始指示信号，两个数据输入端其中一端连接GI1端口输入的X移位序列初始化状态值，而另一数据输入端输入的25比特二进制码的前24比特来自于X移位序列的后24比特，而最高比特来自于异或门1的输出，选择器7的输出一方面连接到X移位序列25个比特输入端，另一方面通过GO3端口输出给参数维护单元。

选择器8的控制输入端连接GI2口输入的扰码发生周期起始指示信号，两个数据输入端的其中一端连接GI1口输入的Y移位序列初始化状态值，而另一数据输入端输入的25比特二进制码的前24比特来自于Y移位序列的后24比特，而最高比特来自于异或门2的输出，选择器8的输出一方面连接到Y移位序列的25个比特输入端，另一方面通过GO4端口输出给参数维护单元。

选择器9的控制输入端连接计数器1输出端，两个数据输入端分别连接异或门4和延时器6的输出，输出端连接到异或门5的一个输入端。

异或门1的输入端分别连接X移位序列的X0和X3的输出，输出结果作为X移位序列下一个连续状态最高比特位连接到选择器7的一个数据输入端。异或门2的输入端分别连接Y移位序列的Y0，Y1，Y2和Y3的输出，输出结果作为Y移位序列下一个连续状态最高比特位连接到选择器8的一个数据输入端。异或门3的输入端分别连接X移位序列第一组输出和Y移位序列第一组输出，输出连接到与门1的一个输入端。异或门4的输入端分别连接X移位序列第二组输出和Y移位序列第二组输出，输出连接到非门输入和选择器9的一个输入端。异或门5的两个输入端分别连接异或门3的输出和选择器9的输出，输出连接到与门2的一个输入端。

与门1的两个输入分别连接GI2端口输入的生效指示信号和异或门3的输出结果，产生的用户扰码实部通过GO1端口输出。与门2的两个输入分别连接GI2端口输入的生效指示信号和异或门5的输出结果，产生的用户扰码虚部通过GO2口输出。

非门的输入连接异或门4的输出，输出连接到延时器6的输入，而延时器6的输出直接连接到选择器9的一个数据输入端。

计数器1是一个加1计数器，但当扰码发生周期起始指示生效时计数器1清零，计数器1的输入端连接GI2端口输入的扰码发生周期起始指示信号，输出连接选择器9的选择控制端。

X移位序列的输入端连接选择器7的输出，其输出一方面连接到控制逻辑1的一个数据输入端，另一方面X移位序列的X0和X3输出连接到异或门1的两个输入端，X1～X24输出连接到选择器7的一个数据输入端，Y移位序列的输入端连接选择器8的输出，其输出一方面连接到控制逻辑2的一个数据输入端，另一方面Y移位序列的Y0～Y3的输出连接到异或门2的输入端，Y1～Y24输出连接到选择器8的一个数据输入端。

控制逻辑1和控制逻辑2的硬件实现结构如图7所示，它们分别由两组25比特的与门组和两个或门构成，其中25比特与门组1的两个输入端分别连接X移位序列的输出和GI1端口输入的50比特X掩码序列的前25比特码元，输出连接到或门1的输入端，25比特与门组2的两个输入端分别连接X移位序列输出值和GI1端口输入的50比特X掩码序列的后25比特码元，输出连接到或门2的输入端，或门1在其输入的信号之间作或逻辑运算，其输入端连接25比特与门组1的输出，其输出作为X序列第一组输出连接到异或门3的一个输入端，或门2在其输入的信号之间作或逻辑运算，其输入为25比特与门组2的输出，其输出作为X序列第二组输出连接到异或门4的一个输入端。25比特与门组3的两个输入端分别连接Y移位序列输出值和GI1端口输入的50比特Y掩码序列前25比特码元，输出连接到或门3的输入端，25比特与门组4的两个输入端分别连接Y移位序列输出值和GI1端口输入的50比特Y掩码序列后25比特码元，输出连接到或门4的输入端，或门3在其输入的信号之间作或逻辑运算，其输入为25比特与门组3的输出，输出作为Y序列第一组输出连接到异或门3的一个输入端，或门4在其输入的信号之间作或逻辑运算，其输入为25比特与门组4的输出，输出作为Y序列第二组输出连接到异或门4的一个输入端。

参数维护单元用于在生效指示、扰码发生周期起始指示和掩码恢复指示信号的控制下，根据输入的扰码发生长度指示信号，符号计数器初始化值和时隙计数器初始化值，对用户的中间状态数据进行维护，同时完成对输入X，Y移位序列中间状态的时序调整。

参数维护单元包括：维护单元，用于维护中间状态数据；以及第三时序同步单元，用于调整参数维护单元的输出以使其在时序上同步。

参数维护单元包括4个输入端口即：SI1，SI2，SI3和SI4和2个输出端口即：SO1和SO2，其中，SI1端口连接扰码发生单元的GO3端口，输入扰码发生器的X移位序列中间状态，SI2端口连接扰码发生单元的GO4端口，输入扰码发生器的Y移位序列中间状态序列，SI3端口连接执行参数生成单元的EO2端口，输入生效指示，扰码发生器周期起始指示和掩码恢复指示信号，SI4端口连接执行参数生成单元的EO3端口，输入扰码发生长度指示，符号计数器初始化值和时隙计数器初始化值，SO1端口连接中间状态缓存单元的BI5端口，输出时序调整后的X，Y移位序列中间状态，符号计数器值，时隙计数值，掩码恢复指示和帧头指示信号等中间状态数据，SO2端口连接中间状态缓存单元的BI6端口，传输中间状态缓存RAM的写使能信号。

参数维护单元的硬件实现结构如图8所示，它主要包括码片计数器1，符号比较器1，符号计数器1，时隙判断逻辑，时隙计数器，帧判断逻辑，选择器10，码片计数器2，符号比较器2，符号计数器2，定时判断逻辑和延时器12。

码片计数器1主要功能就是在输入的生效指示信号控制下进行加1计数，当输入的扰码发生周期起始指示信号生效或符号比较器1输出有效时该计数器清零，否则每个时钟触发一次加1操作，码片计数器1的输入分别连接SI3端口输入的生效指示，扰码发生周期起始指示和符号比较器1的输出，输出端口连接符号比较器1的一个数据输入端。

符号比较器1的主要功能是将码片计数器1的结果与常数8’d255进行比较，当二者相等时输出有效信号，其输入端分别连接码片计数器1的输出和常数8’d256，输出分别连接码片计数器1，时隙判断逻辑和帧判断逻辑各自的一个控制输入端。

符号计数器1的主要功能是在符号比较器1输出结果有效时进行加1计数，当扰码发生周期起始指示信号有效时，该计数器根据输入的符号计数器初始化值进行置位，当时隙判断逻辑输出有效时，该计数器清零，符号计数器的输入端分别连接SI4端口输入的符号计数器初始化值，SI3端口输入的扰码发生周期起始指示信号，符号比较器1的输出和时隙判断逻辑的输出，其输出端除了连接时隙判断逻辑的1个数据输入端外，还要通过SO1端口输出到中间状态缓存单元。

时隙判断逻辑的主要功能是在符号比较器1的输出结果有效的条件下判断符号计数器的结果是否等于常数4’d9，若相等则输出有效结果，否则输出结果无效，时隙判断逻辑的输入端分别连接常数4’d9，符号计数器1的输出和符号比较器1的输出，输出端连接符号计数器1的清零控制端和帧判断逻辑的一个控制输入端。

时隙计数器的主要功能是在时隙判断逻辑输出结果有效时进行加1计数，当扰码发生周期起始指示信号生效时时隙计数器根据时隙计数器初始化值进行置位，当帧判断逻辑输出有效时，该计数器清零，该计数器的输入分别连接SI4输入的时隙计数器初始化值，SI3输入的扰码发生周期起始指示信号，时隙判断逻辑的输出和帧判断逻辑的输出，其输出端除了连接到帧判断逻辑的数据输入端外，还要通过SO1端口输出到中间状态缓存单元。

帧判断逻辑的主要功能是在符号比较器1和时隙判断逻辑的输出结果同时有效时判断时隙计数器的结果是否等于常数4’d14，若相等且输出有效结果，否则输出结果无效，帧判断逻辑的输入端分别连接常数4’d14，时隙计数器的输出，符号比较器1的输出和时隙判断逻辑的输出，输出端分别连接时隙计数器的清零控制端和选择器10的选择控制端，并通过SO1端口向中间状态缓存单元输出帧头指示信号。

选择器10的主要功能是根据帧判断逻辑的输出结果选择输出掩码恢复指示信号，其数据输入端分别连接SI4端口输入的掩码恢复指示信号，帧判断逻辑输出和常数4’d0，其输出通过SO1端口输出到中间状态缓存单元。

码片计数器2的主要功能是在生效指示信号的控制下以时钟速率记录有效扰码码元产生的长度，当扰码发生周期起始指示有效或符号比较器2输出有效时该计数器清零，码片计数器2的输入分别连接SI3端口输入的生效指示信号和扰码发生周期起始指示信号以及符号比较器2的输出，其输出端连接到符号比较器2的一个数据输入端。

符号比较器2的主要功能是比较码片计数器2的输出结果和常数8’d255，当二者相等时输出有效信号，其两个输入端分别连接码片计数器2的输出和常数8’d255，其输出连接码片计数器2的清零控制端和符号计数器2的控制输入端以及定时判断逻辑的一个控制输入端。

符号计数器2的主要功能就是在符号比较器2的输出结果有效时进行加1操作，当扰码发生周期起始指示信号有效时该计数器清零操作，其输入端分别连接SI3输入的扰码发生周期起始指示信号和符号比较器2的输出，其输出连接定时判断逻辑的数据输入端。

定时判断逻辑的主要功能是在符号比较器2输出结果有效时判断符号计数器2的结果是否等于扰码发生周期长度指示信号，若相等则输出有效结果，定时判断逻辑的输入端分别连接SI14口输入的扰码发生周期长度指示信号，符号计数器2的输出和符号比较器2的输出，输出端通过SO2端口向着中间状态缓存单元输出中间状态RAM写诗能控制信号。

延时器10的主要功能是调整SI1端和SI2端口输入的X，Y移位序列中间状态信号的时序，使SO1端口输出的中间状态数据在时序上保持同步，其输入端连接SI1口输入的X移位序列中间状态信号和SI2口输入的Y移位序列中间状态信号，其输出端通过SO1口连接到中间状态缓存单元。

中间状态缓存单元用于缓存当前扰码发生周期中前一个用户最后一个扰码产生后扰码发生单元和参数维护单元的中间状态，同时输出下一个用户在上一个扰码发生周期中最后一个扰码产生后扰码发生单元和参数维护单元的中间状态，并且完成扰码发生周期起始指示信号的时序调整。

中间状态缓存单元包括：缓存单元，用于缓存中间状态数据；以及第二时序同步单元，用于调整中间状态缓存单元的输出以使其在时序上同步。

中间状态缓存单元包括6个输入端口即：BI1，BI2，BI3，BI4，BI5，BI6和一个输出端口即BO，其中BI1，BI2，BI3和BI4端口分别连接外部输入的用户建立指示，用户生效指示信号，扰码发生周期起始指示和用户的ID号，BI5端口连接参数维护单元的SO1端口，输入参数维护单元输出的中间状态数据，BI6端口连接参数维护单元的SO2端口，输入中间状态RAM的写使能信号，BO端口连接执行参数生成单元的EI5端口，输出用户上一次扰码发生周期最后一个扰码产生后的掩码恢复指示信号，帧头指示信号，X移位序列中间状态，Y移位序列中间状态，符号计数器中间值，时隙计数器中间值和时序调整后的扰码发生周期起始指示信号。

中间状态缓存单元的硬件实现结构如图9所示，它主要包括中间状态RAM，选择器11，延时器11，12和13，其中，中间状态缓存RAM用于存储各个用户上一个扰码发生周期最后一个扰码码元产生后扰码发生单元和参数维护单元的中间状态数据，它是一块双口RAM，A口只读，B口只写，其存储深度由用户ID号的取值范围决定，中间状态RAM的A口读使能连接BI2口输入的用户生效指示信号，读地址总线连接BI4口输入的用户ID号，A口的读数据总线除了向选择器11输出掩码恢复指示信号外还要通过BO口分别向执行参数生成单元输出帧头指示信号，X移位序列中间状态，Y移位序列中间状态，符号计数起中间值和时隙计数器中间值，B口的写控制总线连接BI6端口输入的中间状态RAM写使能信号，写地址总线连接延时器12的输出，写数据总线连接BI5端口输入的中间状态数据。

延时器11的功能是根据中间状态RAM读数据的延时调整用户建立指示信号的时延使其和A口读出的数据在时序上保持同步，其输入端连接BI1端口输入的用户建立指示信号，输出连接选择器11的选择控制端。

选择器11的功能是在用户建立指示信号的控制下生成掩码恢复指示信号，当用户建立指示信号有效时选择器11输出常数1’d0，否则将A口读数据总线上送来的掩码指示信号选中输出，其控制输入端连接延时器11的输出，其数据输入端分别连接A口读数据总线输出的掩码恢复指示信号和常数1’d0，其输出端通过BO端口对向执行参数生成单元输出掩码恢复指示信号。

延时器12的功能是调整用户ID号的时序，使其在时序上能够与写使能信号相互配合完成对中间状态RAM B口的写操作，其输入端连接BI4端口输入的用户ID号，输出连接中间状态RAM的B口写地址总线。

延时器13的功能是根据中间状态RAM的A口读操作的延时，调整扰码发生周期起始指示信号的时延使其与BO端口输出的其它参数在时序上保持同步，其输入端连接B13端口输入的扰码发生周期起始指示信号，输出通过BO端口连接到执行参数生成单元。

通过上面对本发明装置硬件实现结构的描述，可以总结出本装置具有以下优点：

1、本装置可以同时被多个用户时分复用，从而有效的避免了在CDMA上行基带接收机设计中为了支持多用户处理而不得不为每个用户设计一套扰码发生装置，从而大大的减少了硬件资源的消耗，降低了设计成本。

2、本装置可自动完成多用户扰码码元输出的切换过程，切换过程不会影响和中断后端处理单元的流水节拍，相对于每个用户拥有一套自己的扰码发生器这种设计结构而言，一方面节省了多用户切换过程中复杂的判断和定时逻辑，另一方面时钟资源的利用效率也有了很大的改善。

3、对于同一功能模块而言，在相同的设计指标下，本装置的无论在设计结构的复杂度，系统的运行速度，面积的大小以及功耗等关键指标上都有很大的改善，为系统级的优化创造了条件。

4、本装置经过简单的调整以后可以应用于具有不同处理要求的应用环境中，可移植性强，比如本装置可以直接应用于W_CDMA基带处理系统的搜索器子系统，前导检测和RAKE解调子系统中，也可以通过调整本装置中扰码发生单元X和Y移位序列输出和反馈支路的结构，使本装置在每个时钟周期为一个用户同时生成多个扰码码元，以适应具有高速并行处理要求的应用环境等。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种复用扰码发生器，其特征在于包括：

掩码发生单元，用于接收用户指示信号并从掩码存储器中读取所需的X，Y掩码序列，将所述X，Y掩码序列和用户指示信号输出至执行参数生成单元；

所述执行参数生成单元，用于根据所述用户指示信号选择X，Y移位序列初始化状态和X，Y掩码序列以输出至扰码发生单元和参数维护单元，以及根据所述用户指示信号选择符号计数器初始化值和时隙计数器初始化值以输出至所述参数维护单元，并且使输出在时序上保持同步；

所述扰码发生单元，用于利用来自所述执行参数生成单元的X、Y移位序列初始化值和X、Y掩码序列生成扰码码元并将所述扰码码元输出，以及将X移位序列的中间状态和Y移位序列的中间状态分别输出至所述参数维护单元；

中间状态缓存单元，用于缓存当前扰码发生周期中前一个用户最后一个扰码产生后的扰码发生单元和参数维护单元的中间状态数据，同时输出下一个用户在上一个扰码发生周期中最后一个扰码产生后的所述扰码发生单元和所述参数维护单元的中间状态数据并完成扰码发生周期指示信号的时序调整，以及将所述中间状态数据传输至所述执行参数生成单元；以及

所述参数维护单元，用于对用户的中间状态数据进行维护，同时完成对输入的X，Y移位序列中间状态的时序调整。

2.根据权利要求1所述的复用扰码发生器，其特征在于，所述掩码发生单元包括：

读地址发生器，用于根据所述用户指示信号生成掩码存储器的读地址；

掩码存储器，用于根据读地址发生器产生的读地址将一组X、Y掩码序列输出至所述参数生成单元；以及

延时器，用于根据所述掩码存储器的读操作时间调整输出信号的时序以使所述输出信号在时序上同步。

3.根据权利要求1所述的复用扰码发生器，其特征在于，所述执行参数生成单元包括：

初始化状态选择单元，用于根据所述用户指示信号为所述扰码发生单元选择X、Y移位序列初始化状态，并将所述X、Y移位序列初始化状态传输至所述扰码发生单元；

掩码序列选择单元，用于根据所述用户指示信号为所述扰码发生单元选择X、Y掩码序列，并将所述X、Y掩码序列输出至所述扰码发生单元；

初始化值选择单元，用于为所述参数维护单元选择符号计数器初始化值和时隙计数器初始化值，并将所述初始化值输出至所述参数维护单元；以及

第一时序同步单元，用于使所述执行参数生成单元的输出在时序上同步。

4.根据权利要求1所述的复用扰码发生器，其特征在于，所述中间状态缓存单元包括：

缓存单元，用于缓存中间状态数据；以及

第二时序同步单元，用于调整所述中间状态缓存单元的输出以使其在时序上同步。

5.根据权利要求1所述的复用扰码发生器，其特征在于，所述参数维护单元包括：

维护单元，用于维护所述中间状态数据；以及

第三时序同步单元，用于调整所述参数维护单元的输出以使其在时序上同步。

6.根据权利要求1至5中任一项所述的复用扰码发生器，其特征在于，所述用户指示信号包括以下至少一种：用户建立指示、用户建立符号指示、用户建立时隙指示、用户有效指示、扰码发生周期长度指示、用户扰码号、用户生效指示、扰码发生周期起始指示、掩码恢复指示、帧头指示信号、以及用户的ID号。

7.根据权利要求6所述的复用扰码发生器，其特征在于，多个用户时分复用所述复用扰码发生器。

8.根据权利要求7所述的复用扰码发生器，其特征在于，所述复用扰码发生器用于CDMA上行基带接收机。

9.根据权利要求7所述的复用扰码发生器，其特征在于，所述复用扰码发生器用于WCDMA基带处理系统的搜索器子系统。

10.根据权利要求7所述的复用扰码发生器，其特征在于，所述复用扰码发生器用于前导检测和RAKE解调子系统。

Images