CN101135717A - 现场可编程门阵列多路选择器验证方法 - Google Patents

Abstract

现场可编程门阵列多路选择器验证方法，涉及集成电路技术，包括以下步骤：1)软件中对各个待测的多路选择器排序，并设定测试向量和对应的正确结果，存储；2)软件部分根据多路选择器测试向量自动生成配置文件，并传送到FPGA对其配置，硬件方根据配置文件关闭非本次测试的多路选择器，仅保留测试目标多路选择器；3)软件部分对硬件方FPGA施加测试向量，然后将结果返回到软件方，软件方分析比对结果；4)继续测试下一个多路选择器，直到完成全部测试；5)生成测试报告。本发明能够准确定位和验证多个多路选择器同时出错的情况。能够自动的完成对所有布线信道的测试，提高了测试效率。

Description

现场可编程门阵列多路选择器验证方法

技术领域

本发明涉及集成电路技术，特别涉及现场可编程门阵列验证技术。

背景技术

多路选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、…，若干个控制输入端A0、A1、…，和一个输出端Y0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。使用时也可以在控制输入端加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。

传统方法对多路选择器进行验证，一般只对其中一路进行逻辑分析来判断是否实现数据的选通，而此方法并没有考虑其他数据通路是否存在干扰，因此极有可能实际输出选通的数据是其他的通路。

发明内容

本发明所要解决的技术问题是，提供一种现场可编程门阵列多路选择器验证方法，能够充分、高效的对FPGA的多路选择器作全面验证。

本发明解决所述技术问题采用的技术方案是，现场可编程门阵列多路选择器验证方法，包括以下步骤：

1)软件中对各个待测的多路选择器排序，并对各个多路选择器设定测试向量和对应的正确结果，并存储；

2)软件部分根据多路选择器测试向量自动生成相应的配置文件，并传送配置文件到FPGA对其配置，硬件方根据配置文件关闭非本次测试的多路选择器，使其处于非工作状态，仅保留测试目标多路选择器；

3)软件部分对硬件方FPGA施加多路选择器测试向量，然后将结果返回到软件方，软件方分析比对结果，

4)返回步骤1)继续测试下一个多路选择器，直到完成全部多路选择器的测试；

5)根据各次测试结果生成测试报告。

进一步的说，软件方仅通过PCI总线与硬件方建立通信。所述多路选择器测试向量为单一多路选择器测试向量。即仅对特定的单一多路选择器有效的测试向量。所述测试向量中，对待测通道施加的激励与施加在未测通道上的激励是相反的。

本发明的有益效果是，本发明对每一个需要验证的多路选择器进行逐个、独立的验证，能够准确定位和验证多个多路选择器同时出错的情况。同时，本发明摒弃了传统的“配置线+数据线”的模式，采用PCI总线传输配置信息和激励向量，速度得到提高。同时本发明能够自动的完成对所有布线信道的测试，而不需要用户干预，极大的提高了测试效率。实现了高效、在线可编程的效果。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是输入的多路选择器示意图。其中a为功能结构，b为门级结构。

图2是本发明整体结构示意图。F1是硬件方的数据传输和控制单元。DUT即待测试的用户FPGA。

图3是PCI总线在本发明中的应用示意图。

具体实施方式

本发明在测试过程中关闭了未测的其他多路选择器，对于待测的多路选择器而言，在充分考虑其他数据通路影响的情况下，采用对未被选通的数据通道施加相反的激励，通过对结果进行判断即是否为被选中通道的数据来进行验证。具体如下。

参见图1。

多路选择器功能是实现对几路数据选取，输出表达式如(1-1)所示。所有多路选择器的测试原理相同，这里以2输入的多路选择器为例介绍其测试理论。FPGA中的单元都是通过配置才形成某项功能，如表1所示，CMUX每次配置只可以选中一个输入(V1/V2)到输出T导通，如图1(a)中黑色路径所示。四输入CMUX至少四个测试配置，CMUX的故障模型是stack-at-0和stack-at-1，CMUX选中的输入加激励0101序列，未选中的输入端加相反的逻辑。

T＝V1*{S＝0}+V2*{S＝1}  (1-1)

表1：输出与输入逻辑关系

输入			输出
				S	V1	V2	T
0	D1	D2	D1
				1	D1	D2	D2

特别强调的是，FPGA的编程系统处理CMUX时，选中的输入端对用户是可见的，而未选中的输入端对用户是不可见的，所以，配置数据需加以修改，进行两次测试，保证未选中端加正确的激励，完成CMUX的完整测试。如果path₂不加激励“1”，s-a-1故障检测不到。

参见图2。图2中的DUT即待测试的用户FPGA。

本发明的现场可编程门阵列多路选择器验证方法包括以下步骤：

1)软件中对各个待测的多路选择器排序，并对各个多路选择器设定测试向量和对应的正确结果，并存储；

2)软件部分根据多路选择器测试向量自动生成相应的配置文件，并传送配置文件到FPGA对其配置，硬件方根据配置文件关闭非本次测试的多路选择器，使其处于非工作状态，仅保留测试目标多路选择器；

3)软件部分对硬件方FPGA施加多路选择器测试向量，然后将结果返回到软件方，软件方分析比对结果，

4)返回步骤1)继续测试下一个多路选择器，直到完成全部多路选择器的测试；

5)根据各次测试结果生成测试报告。

进一步的说，软件方仅通过PCI总线与硬件方建立通信。所述多路选择器测试向量为单一多路选择器测试向量。即仅对特定的单一多路选择器有效的测试向量。

本实施方式采用的硬件部分为FPGA硬件测试平台，属于现有技术。本实施方式采用PCI总线通信技术在软件部分和FPGA硬件测试平台之间建立通信连接，用于传送配置文件和测试向量，这是本发明的一个创新点。

在百万门级开发板上，通过PCI总线对FPGA2进行下载配置，既可以省去JTAG下载线，也可以提高下载配置的速度，另外还能实现在系统编程(ISP)。

如图3所示：

FPGA支持外部处理器对其进行配置(一般称为被动配置模式)，在PCI卡中，由于FPGA1上电后由外部EEROM对其进行配置，配置成功后，FPGA1即可充当外部处理器对FPGA2进行配置。具体的操作过程为：用户通过计算机上的配置软件选择FPGA2的配置文件后，配置软件向FPGA1发出对FPGA2的配置命令，FPGA1内部的配置控制逻辑会根据FPGA被动配置模式下的时序要求对FPGA2发出配置开始信号，如果没有错误发生，FPGA2会给FPGA1发送准备好配置的指示信号，FPGA1接收到该信号后即通知软件可以开始发送配置数据了，软件读取配置文件的值以32bit为单位通过PCI总线发送给FPGA1，FPGA1接收到配置数据后按照配置时序要求产生正确的配置时钟，并将配置数据串行转换后发送给FPGA2，如此反复，直到配置数据全部发送完为止，FPGA2接收到串行配置数据后对其内部的SRAM单元进行配置，所有SRAM单元配置完毕后，FPGA2向FPGA1发送配置完成信号，至此，完成了整个配置过程。

基于PCI总线的FPGA配置方式比基于并口的JTAG配置方式具备多种优势：首先，它不需要JTAG专用下载线，这既节约了系统成本又使系统操作更加简便；其次，它的配置速度要比并口配置方式要更快，在没有经过优化的情况速度仍可以提高30倍左右，这是因为PCI的数据传输速度远远大于并口的传输速度；最后，基于PCI总线的FPGA配置方式，能够方便实现ISP功能，即：在系统可编程，系统运行过程中通过软件动态选择FPGA的配置文件对FPGA进行配置，从而实现可重配置计算功能。

基于PCI总线的FPGA配置方式要求开发板上有一颗芯片充当被配置的FPGA的配置控制器，由于在SoC开发板上FPGA1内部的逻辑是固定的，故可以由FPGA1充当FPGA2的配置控制器，因此不需要添加MCU或者CPLD，为实现该功能，FPGA1只需要使用几个与FPGA2相关的配置管脚(Altera公司的Cyclone系列只需要5个管脚)，FPGA1实现配置控制器消耗的资源也非常少(在Altera CycloneFPGA中只需要110 LEs)，可见在SoC验证平台上实现基于PCI总线的FPGA配置是非常经济的。

Claims (4)

1.现场可编程门阵列多路选择器验证方法，其特征在于，包括以下步骤：

1)软件中对各个待测的多路选择器排序，并对各个多路选择器设定测试向量和对应的正确结果，并存储；

2)软件部分根据多路选择器测试向量自动生成相应的配置文件，并传送配置文件到FPGA对其配置，硬件方根据配置文件关闭非本次测试的多路选择器，使其处于非工作状态，仅保留测试目标多路选择器；

3)软件部分对硬件方FPGA施加多路选择器测试向量，然后将结果返回到软件方，软件方分析比对结果，

4)返回步骤1)继续测试下一个多路选择器，直到完成全部多路选择器的测试；

5)根据各次测试结果生成测试报告。

2.如权利要求1所述的现场可编程门阵列多路选择器验证方法，其特征在于，软件方仅通过PCI总线与硬件方建立通信。

3.如权利要求1所述的现场可编程门阵列多路选择器验证方法，其特征在于，所述多路选择器测试向量为单一多路选择器测试向量。

4.如权利要求1所述的现场可编程门阵列多路选择器验证方法，其特征在于，所述测试向量中，对待测通道施加的激励与施加在未测通道上的激励是相反的。

Images