CN101131944A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101131944A
CN101131944A CN 200610111557 CN200610111557A CN101131944A CN 101131944 A CN101131944 A CN 101131944A CN 200610111557 CN200610111557 CN 200610111557 CN 200610111557 A CN200610111557 A CN 200610111557A CN 101131944 A CN101131944 A CN 101131944A
Authority
CN
China
Prior art keywords
resin
bare chip
mentioned
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610111557
Other languages
English (en)
Other versions
CN100514588C (zh
Inventor
小野纯
石田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN 200610111557 priority Critical patent/CN100514588C/zh
Publication of CN101131944A publication Critical patent/CN101131944A/zh
Application granted granted Critical
Publication of CN100514588C publication Critical patent/CN100514588C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，能够以低成本制造可确保可靠性的半导体器件。该制造方法包括：把具有半导体元件的裸芯片(11)安装在具有电极端子(14)的基板(17)上的安装工序；利用引线(15)使形成在裸芯片(11)上的电极焊盘(13)与电极端子(14)进行电连接的连接工序；和以滴涂方式涂敷树脂(16)，使得至少覆盖电极焊盘(13)和引线(15)的涂敷工序，通过实施上述工序，在基板(17)上形成多个半导体器件，并通过切割工序进行切割分离。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及在安装了多个裸芯片的基板上涂敷树脂的半导体器件的制造方法。
背景技术
在半导体器件中，为了保护电极焊盘和引线等金属部件不受水分的侵蚀和灰尘等的附着，需要防止这些金属部件与外气接触，因此，采用了利用树脂对这些金属部件进行密封的方法。
以往的树脂密封型半导体器件的制造，一般进行以下的工序。
即，通过以下的各个工序来制造半导体器件：在具有规定的电路和电极端子的基板上，安装形成了半导体元件的裸芯片的工序；利用引线等进行布线，使电极端子和裸芯片上的电极焊盘进行电连接的工序；以及利用树脂来密封引线和整个裸芯片的工序；和把完成了密封的基板切割成规定的形状的工序。在半导体元件是光电二极管、光电晶体管、CCD(Charge Coupled Devices)、激光二极管等受光元件或发光元件等光学元件的情况下，使用透明树脂进行密封(参照日本国专利公开公报2005-5363号)。
关于上述树脂密封型半导体器件的制造方法，存在着以下的问题。
(1)为了利用树脂来密封引线和整个裸芯片，需要模具，并要求庞大的设备投资。另外，还存在对模具以及其它用于树脂封装的机器和设备的维护的负担大这样的问题。
(2)在回流焊(solder reflow)时等的加热工序中，因密封树脂与裸芯片之间的热膨胀率的差异而产生应力，会发生裸芯片的破裂或缺损。或者也有可能切断引线的连接。
(3)在半导体元件为光学元件的情况下所使用的透明树脂与一般的不透明的黑色树脂等相比，价格昂贵。
发明内容
本发明就是鉴于这样的实际问题而做出的发明，其目的是提供一种能够以低成本制造半导体器件，并且能够确保该半导体器件的可靠性的半导体器件的制造方法。
为了达到上述的目的，本发明第1方案的半导体器件的制造方法的特征是，包括：
把形成有半导体元件的多个裸芯片，矩阵状地安装在基板上的安装工序；
利用导电部件使形成在上述裸芯片上的电极焊盘与形成在上述基板上的电极端子进行电连接的工序；和
涂敷树脂，使得树脂至少覆盖上述电极焊盘和上述导电部件的涂敷工序，
在上述安装工序中，在安装在上述基板上的第1裸芯片的相对的各个边的延长线上，排列与该第1裸芯片相邻的第2裸芯片的相对的各个边，
在上述涂敷工序中，对上述多个裸芯片的排列在同一直线上的至少一个边依次提供树脂，而对相邻的上述多个裸芯片连续地涂敷树脂。
也可以是，上述裸芯片为大致矩形，上述电极焊盘形成在分别沿着上述裸芯片的4边的外周部。
在上述涂敷工序中，也可以在相邻的裸芯片之间不中断地涂敷树脂。
也可以是，上述半导体元件包括具有受光部或发光部的光学元件，
在上述涂敷工序中，涂敷树脂，使得上述受光部或发光部不被树脂覆盖。
由于通过利用树脂来覆盖至少包含电极焊盘和引线的部位，能够采用滴涂法等来涂敷树脂而不必使用模具，所以可提供一种能够简单且廉价地制造半导体器件的方法。而且，可缓和热应力差的影响，确保半导体器件的可靠性。另外，可提供一种特别是即使在半导体元件包含光学元件的情况下，也能够使用不透明的树脂的半导体器件。
附图说明
图1是本发明第1实施方式的半导体器件的俯视图。
图2是说明本发明第1实施方式的半导体器件的制造工序的图。
图3是说明本发明第1实施方式的半导体器件的制造工序的图。
图4是说明在本发明第1实施方式的半导体器件的制造工序中涂敷树脂的顺序的图。
图5是说明在本发明第1实施方式的半导体器件的制造工序中涂敷树脂的顺序的图。
图6是本发明的第2实施方式的半导体器件的俯视图。
图7是说明本发明的第2实施方式的半导体器件的制造工序的图。
图8是说明本发明的第2实施方式的半导体器件的制造工序的图。
图9是说明在本发明的第2实施方式的半导体器件的制造工序中涂敷树脂的顺序的图。
图10是本发明的第3实施方式的半导体器件的俯视图。
图中：10、20、30-半导体器件；11-裸芯片；12-芯片台；13-电极焊盘；14-电极端子；15-引线；16、26-树脂；17-基板；18-光学元件。
具体实施方式
下面，结合附图对本发明的实施方式进行详细说明。
(第1实施方式)
图1是表示本发明第1实施方式的半导体器件10的结构的俯视图。该半导体器件10是在基板17上安装有形成了半导体元件的裸芯片11的器件。
基板17例如为矩形，在基板17上的中央形成有芯片台12，并且在基板17的外缘附近，沿着基板17的各边形成有能够与外部进行连接的多个电极端子14。
裸芯片11被安装在基板17的芯片台12上。裸芯片11的外形也是矩形。在裸芯片11上，在沿着裸芯片11的各边的外周部形成有多个电极焊盘13。裸芯片11的电极焊盘13与基板17的电极端子14通过引线15进行电连接。
另外，排列在裸芯片11的4边的电极焊盘13和引线15全部被树脂16覆盖。
下面，说明该半导体器件10的制造方法。
图2和图3是图1的半导体器件10的制造工序的说明图。
为了制造多个半导体器件，在最初的基板17上矩阵状地形成有多组用于构成1个半导体器件的芯片台12和多个电极端子14的图形。
通过对这样的基板17，实施图2(a)的裸芯片安装工序、图2(b)的连接工序、图2(c)和图3(d)的涂敷工序、以及切割工序来制造图3(e)所示的半导体器件10。
在图2(a)的裸芯片安装工序中，在设置了电极端子14的基板17上安装形成了半导体元件的裸芯片11。裸芯片11被矩阵状地安装在基板17上，并且排列成在裸芯片11的相对的2边的延长线上，与相邻的裸芯片11的相对的2边重叠。在安装裸芯片11的芯片台12的一部分上，预先涂敷有粘接用浆料。把裸芯片11安装在该粘接用浆料上，连同基板17放入加热炉内，使粘接用浆料热固化而将裸芯片11固定在基板17上。
在图2(b)的连接工序中，使用焊线机(wirebonder)，利用引线15使形成在裸芯片11表面的外周部的电极焊盘13和基板17上的电极端子14进行电连接。
在图2(c)的涂敷工序中，沿着裸芯片11的相对的2个边，利用树脂16涂敷覆盖电极焊盘13、引线15、以及引线15的周边部分。作为树脂16，可使用热固性的环氧树脂等。
在该涂敷工序中，把基板17放置在能够在X、Y这2个方向移动的工作台(未图示)上，在从被安装在滴涂器上的缸筒中把所填充的树脂16挤出的同时，移动缸筒和/或XY工作台，使得缸筒前端和XY工作台在X方向相对移动规定的距离，对裸芯片2的一边，用树脂16覆盖电极焊盘13、引线15、和引线15的周边部分。在对裸芯片11的一边涂敷了树脂16后，还对相邻的裸芯片11的与前一个被涂敷了树脂16的边在同一直线上的边，同样地涂敷树脂16。如上述那样，对相邻的裸芯片11依次涂敷树脂16。
然后，对与被涂敷了树脂16的边相对的一侧，也同样地涂敷树脂16，利用树脂16覆盖电极焊盘13、引线15、以及引线15的周边部分。
然后，如图3(d)所示，对裸芯片11上的其余的边也按照以上的顺序依次涂敷树脂16。
另外，关于缸筒，也可以不只一个，可以使用多个缸筒进行涂敷，由此构成涂敷工序。
在对各个裸芯片11的所有边进行了树脂16的涂敷后，把完成了该树脂涂敷的基板17放入加热炉内，使所涂敷的树脂16热固化。
然后，在切割工序中，使用切割器沿着图3(d)所示的切割线d在规定的位置将安装了裸芯片11的基板17切断，并如图3(e)所示那样，以裸芯片11为单位分离半导体器件。
由此，可形成图1的半导体器件10。
本实施方式的半导体器件10，沿着裸芯片11的各个边涂敷树脂16，使得至少覆盖电极焊盘13和引线15，而不是覆盖整个裸芯片11。因此，不需要实施使用模具的树脂密封，而只要采用滴涂法等涂敷树脂16即可。在把多个裸芯片11安装在基板17上的状态下，通过对多个裸芯片11的排列在同一直线上的各自的至少一边依次涂敷树脂16，能够实现对相邻的裸芯片11连续地涂敷树脂16的涂敷工序。从而可简单且廉价地制造半导体器件。而且，可缓和热应力差的影响，确保半导体器件的可靠性。
另外，树脂的涂敷顺序也可以根据形成在裸芯片11上的电极焊盘13的配置来进行适宜调节。例如，图4(a)表示从横向向纵向涂敷了树脂16的半导体器件的俯视图。图4(b)是图4(a)所示的半导体器件的A-A’线剖视图。图5(a)表示从纵向向横向涂敷了树脂16的半导体器件的俯视图。图5(b)是图5(a)所示的半导体器件的B-B’线剖视图。
例如，如图4(a)所示，在形成了电极焊盘13和电极端子14的半导体器件上，如果从横向涂敷树脂16，则在横向涂敷的树脂16与在纵向涂敷的树脂16的接触界面，如图所示，在电极焊盘13和电极端子14的附近沿着横向形成。在本实施方式中，由于是交替地反复进行供给和中断来连续地涂敷树脂16，所以在树脂16的供给时和中断时，在树脂16中有时内含空气。其结果，在先涂敷的树脂16与被涂敷在其上面的树脂16的接触界面附近，可能会如图4(b)所示那样内含空气。如果树脂中内含空气，则空气和该空气中所含有的水分在回流焊时会因加热而膨胀，由此可能导致树脂产生龟裂，或使半导体器件的性能劣化。因此，如果可能内含空气的接触界面如图(b)所示那样形成在电极焊盘13的附近，则可能导致半导体器件的可靠性降低，所以，在图4(a)所示的半导体器件中，不希望从横向向纵向涂敷树脂16。
在本实施方式中，如图5(a)所示，由于从纵向向横向涂敷树脂，所以在纵向涂敷的树脂16与在横向涂敷的树脂16的接触界面沿着纵向形成。在这种情况下，接触界面远离电极焊盘13和电极端子14地形成，因此，即使在如图5(b)所示那样在接触界面附近内含了空气的情况下，由于形成在远离电极焊盘13的位置，所以对电极焊盘13等产生影响的可能性减小。通过这样根据电极焊盘13和电极端子14的配置来适宜地调节涂敷树脂16的顺序，可制造出更高可靠性的半导体器件。
(第2实施方式)
图6是表示本发明第2实施方式的半导体器件20的俯视图。
该半导体器件20是在基板17上安装有形成了半导体元件的裸芯片11的器件。
基板17例如为矩形，在基板17上的中央形成有芯片台12，并且在基板17的外缘附近，沿着各边形成有能够与外部进行连接的多个电极端子14。
裸芯片11被安装在基板17的芯片台12上。裸芯片11的外形也是矩形。在裸芯片11上，沿着各边形成有多个电极焊盘13。裸芯片11的电极焊盘13与基板17的电极端子14利用引线15进行了电连接。
另外，排列在裸芯片11的4边的电极焊盘13和引线15全部用树脂26覆盖。
本实施方式的半导体器件20与半导体器件10不同，排列在裸芯片11的4边的电极焊盘13和引线15虽然全被树脂26所覆盖，但树脂26的一部分到达了基板17的端部。
下面，说明该半导体器件20的制造方法。
图7和图8是图6所示的半导体器件20的制造方法的说明图。
为了制造多个半导体器件，在最初的基板17上矩阵状地形成有多组用于构成1个半导体器件的芯片台12和多个电极端子14的图形。
通过对这样的基板17，实施图7(a)的裸芯片安装工序、图7(b)的连接工序、图7(c)和图8(d)的涂敷工序、以及切割工序来制造半导体器件20。
图7(a)的裸芯片安装工序与第1实施方式的裸芯片安装工序相同，在设置了电极端子14的基板17上安装形成了半导体元件的裸芯片11。在基板17上的用于安装裸芯片11的芯片台12的一部分上，预先涂敷有粘接用浆料，连同基板17放入加热炉内，使粘接用浆料热固化，将裸芯片11固定在基板17上。
图7(b)的连接工序也和第1实施方式的连接工序同样，使用焊线机利用引线15使形成在裸芯片11表面的外周部的电极焊盘13和基板17上的电极端子14进行电连接。
在图7(c)的涂敷工序中，沿着裸芯片11的各边，对电极焊盘13、引线15、以及引线15的周边部分涂敷覆盖树脂26。作为树脂26，可使用热固性的环氧树脂等。
即，把基板17放置在XY工作台(未图示)上，在从被安装在滴涂器上的缸筒中把所填充的树脂26挤出的同时，移动缸筒和/或XY工作台，使得缸筒前端和XY工作台在X方向相对移动规定的距离，并且对裸芯片2的一边，用树脂26覆盖电极焊盘13、引线15、和引线15的周边部分。
在对裸芯片11的一边涂敷了树脂26后，在不停止来自缸筒的树脂26的供给的状态下，使缸筒和/或XY工作台移动，在裸芯片11与相邻的裸芯片之间不中断地、对与前一个被涂敷了树脂26的裸芯片11的边在同一直线上的相邻的裸芯片的边，同样地涂敷树脂26，由此依次涂敷树脂26。
然后，对与被涂敷了树脂26的边相对的一侧，也同样地涂敷树脂26。
然后，如图8(d)所示，对裸芯片11上的其余的边也同样地涂敷树脂26。
另外，关于缸筒，也可以不只一个，可以使用多个缸筒进行涂敷，由此构成涂敷工序。
在对各个裸芯片11的所有边进行了树脂26的涂敷后，把完成了该树脂涂敷的基板17放入加热炉内，使涂敷的树脂26热固化。
在图8(d)的切割工序中，使用切割器沿着切割线d对安装了裸芯片11的基板17进行切割，如图8(e)所示那样，以裸芯片11为单位分离半导体器件。
由此，可形成图6的半导体器件20。
本实施方式的半导体器件的制造方法，与第1实施方式的制造方法相比，由于不需要反复进行树脂供给、缸筒或XY工作台移动的中断和再开，所以可进一步提高涂敷工序的效率。
而且，在本实施方式的制造方法中，连续不中断地进行树脂的供给。由于一边利用树脂挤出空气，一边进行涂敷工序，所以可减小在树脂中内含空气的可能性。因此，可减小因树脂中内含空气而产生龟裂，和产生半导体器件的性能劣化的可能性，可以制造具有高可靠性的半导体器件。例如，图9(a)表示从纵向向横向涂敷了树脂26的半导体器件的俯视图。图9(b)是图9(a)所示的半导体器件的C-C’线剖视图。在如图9(a)所示那样从纵向向横向涂敷了树脂26的情况下，接触界面沿着纵向形成。由于如上所述在本实施方式中树脂26被不中断地连续供给，所以减小了在树脂26中内含空气的可能性，从而能够如图9(b)所示那样，在接触界面附近不内含空气地制造半导体器件。
另外，本实施方式的制造方法与第1实施方式的制造方法相比，具有如下的优点，如图5(a)和图5(b)所示，在第1实施方式的制造方法中，通过根据电极焊盘13和电极端子14的配置来调节涂敷树脂16的顺序，能够使有可能内含空气的接触界面远离电极焊盘13等，从而能够确保半导体器件10的可靠性。但是，也存在例如因电极焊盘等在纵向和横向的配置相同等，而难以通过根据电极焊盘等的配置来调节涂敷顺序使接触界面远离电极焊盘等的情况。即使是这种情况，由于在本实施方式的制造方法中，在中途不中断树脂26的供给地进行树脂26的涂敷，所以在树脂中不容易混入空气，从而在先涂敷的树脂26与被涂敷在其上面的树脂26之间的接触界面附近内含空气的可能性减小。因此，可制造出具有高可靠性的半导体器件。
(第3实施方式)
图10是本发明第3实施方式的半导体器件30的俯视图。
该半导体器件30是在基板17上安装有形成了发光二极管、激光二极管等光学元件18的裸芯片11的器件。
本实施方式的半导体器件30除了在裸芯片11上形成有光学元件18以外，采用与第1实施方式同样的构造。对于与第1实施方式相同的部分标记相同的引用符号，并省略详细的说明。
基板17例如为矩形，在基板17上的中央形成有芯片台12，并且在基板17的外缘附近，沿着各边形成有能够与外部进行连接的多个电极端子14。
裸芯片11被安装在基板17的芯片台12上。裸芯片11的外形也是矩形。在裸芯片11上，沿着各边形成有多个电极焊盘13。并且裸芯片11的电极焊盘13和基板17的电极端子14利用引线15进行了电连接。
排列在裸芯片11的4边的电极焊盘13和引线15全被树脂16所覆盖。
光学元件18由发光二极管、激光二极管等构成，光学元件18的发光部或受光部不被树脂16覆盖，而形成开口。
该半导体器件30的制造方法，除了在图2和图3所示的制造工序中需要形成使光学元件18的发光部或受光部不被树脂覆盖的开口以外，是与第1实施方式相同的制造方法。
本实施方式的半导体器件30的制造方法由于形成为用树脂16只覆盖电极端子14、电极焊盘13等，所以形成在裸芯片11上的光学元件18露出受光面或发光面。因此，不需要使用透明树脂进行密封，从而可降低成本。
本发明不限于上述的实施方式，可进行各种修改和应用。
例如，在如上述第3实施方式那样在裸芯片上形成光学元件的情况下，也可以与第2实施方式一样，采用连续涂敷树脂的构造。在这种情况下，形成开口地形成树脂，而不是用树脂覆盖发光部或受光部。

Claims (4)

1.一种半导体器件的制造方法，其特征在于，包括：
把形成有半导体元件的多个裸芯片，矩阵状地安装在基板上的安装工序；
利用导电部件使形成在上述裸芯片上的电极焊盘与形成在上述基板上的电极端子进行电连接的工序；和
涂敷树脂，使得树脂至少覆盖上述电极焊盘和上述导电部件的涂敷工序，
在上述安装工序中，在安装在上述基板上的第1裸芯片的相对的各个边的延长线上，排列与该第1裸芯片相邻的第2裸芯片的相对的各个边，
在上述涂敷工序中，对上述多个裸芯片的排列在同一直线上的至少一个边依次供给树脂，由此对相邻的上述多个裸芯片连续地涂敷树脂。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，上述裸芯片为大致矩形，上述电极焊盘形成在分别沿着上述裸芯片的4边的外周部。
3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，
在上述涂敷工序中，在相邻的裸芯片之间不中断地涂敷树脂。
4.根据权利要求1至3中的任意一项所述的半导体器件的制造方法，其特征在于，上述半导体元件包括具有受光部或发光部的光学元件，
在上述涂敷工序中，涂敷树脂，使得上述受光部或发光部不被树脂覆盖。
CN 200610111557 2006-08-23 2006-08-23 半导体器件的制造方法 Expired - Fee Related CN100514588C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610111557 CN100514588C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610111557 CN100514588C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN101131944A true CN101131944A (zh) 2008-02-27
CN100514588C CN100514588C (zh) 2009-07-15

Family

ID=39129143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610111557 Expired - Fee Related CN100514588C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN100514588C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法
CN102449750A (zh) * 2010-09-25 2012-05-09 华为技术有限公司 将芯片焊接至电子电路
CN104882566A (zh) * 2015-05-21 2015-09-02 京东方科技集团股份有限公司 一种发光二极管封装结构和封装方法
CN110716367A (zh) * 2018-07-11 2020-01-21 Tdk株式会社 透镜驱动装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819964A (zh) * 2009-02-27 2010-09-01 株式会社电装 集成电路安装板、印刷布线板和制造集成电路安装板方法
CN102449750A (zh) * 2010-09-25 2012-05-09 华为技术有限公司 将芯片焊接至电子电路
US8822276B2 (en) 2010-09-25 2014-09-02 Huawei Technologies Co., Ltd. Magnetic integration double-ended converter
CN104882566A (zh) * 2015-05-21 2015-09-02 京东方科技集团股份有限公司 一种发光二极管封装结构和封装方法
US10038047B2 (en) 2015-05-21 2018-07-31 Boe Technology Group Co., Ltd. Light emitting diode packaging structure and packaging method
CN110716367A (zh) * 2018-07-11 2020-01-21 Tdk株式会社 透镜驱动装置
CN110716367B (zh) * 2018-07-11 2022-01-04 台湾东电化股份有限公司 透镜驱动装置
US11243376B2 (en) 2018-07-11 2022-02-08 Tdk Corporation Lens drive device

Also Published As

Publication number Publication date
CN100514588C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
CN100550445C (zh) 表面安装型光半导体器件及其制造方法
CN102160197B (zh) 光电元件封装基座
CN101241921B (zh) 光学器件及其制造方法、以及摄像模块和内窥镜模块
KR101711595B1 (ko) 발광장치
US20070018191A1 (en) Side view LED with improved arrangement of protection device
CN100364114C (zh) 光耦合器预装件、其形成方法以及光耦合器装置
US20100084761A1 (en) Semiconductor device and fabrication method of the same
CN1301399A (zh) 半导体器件
CN110112108A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN106663659A (zh) 可表面安装的半导体器件及其制造方法
CN104064479A (zh) 制造半导体装置的方法和半导体装置
CN100514588C (zh) 半导体器件的制造方法
CN103765585A (zh) 具有倒装芯片式安装的固态辐射传感器的固态辐射传感器装置及其相关联系统及方法
CN104380460A (zh) 基台和密封完毕的半导体元件以及它们的制作方法
JP5220783B2 (ja) 半導体デバイス
CN104658987A (zh) 半导体器件及其制造方法
JP2007049017A (ja) 光電気変換モジュール
CN103165794B (zh) 光学半导体装置用基台、其制造方法以及光学半导体装置
KR20140127152A (ko) 반도체 발광장치 및 그 제조방법
KR101192816B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
CN1976013A (zh) 光学半导体器件及其制造方法
CN100364101C (zh) 影像感应器封装构造及其制造方法
KR101448165B1 (ko) 금속 본딩 회로 패턴을 독립적으로 구성하고，어레이가 형성되어 직병렬 연결 구조가 가능하게 한 ｃｏｂ 또는 ｃｏｍ 형태의 ｌｅｄ 모듈
CN100514587C (zh) 半导体器件的制造方法
CN100442466C (zh) 晶片级光电半导体组装构造的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20160823