CN100514587C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100514587C
CN100514587C CN 200610111554 CN200610111554A CN100514587C CN 100514587 C CN100514587 C CN 100514587C CN 200610111554 CN200610111554 CN 200610111554 CN 200610111554 A CN200610111554 A CN 200610111554A CN 100514587 C CN100514587 C CN 100514587C
Authority
CN
China
Prior art keywords
resin
bare chip
mentioned
electrode pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610111554
Other languages
English (en)
Other versions
CN101131943A (zh
Inventor
小野纯
石田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN 200610111554 priority Critical patent/CN100514587C/zh
Publication of CN101131943A publication Critical patent/CN101131943A/zh
Application granted granted Critical
Publication of CN100514587C publication Critical patent/CN100514587C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，能够以低成本制造可确保可靠性的半导体器件。该制造方法包括：把具有半导体元件(1)的裸芯片(2)安装在具有电极端子(12)的基板(10)上的裸芯片安装工序；利用引线(5)使形成在裸芯片(2)上的电极焊盘(3)与电极端子(12)电连接的连接工序；和至少对电极焊盘(3)和引线(5)以滴涂方式涂敷树脂(6)的涂敷工序，通过上述的工序，在基板(10)上形成多个半导体器件，并通过切割工序进行切割分离。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及利用树脂至少覆盖了电极焊盘和导电部件的半导体器件的制造方法。
背景技术
在半导体器件中，为了保护电极焊盘和引线等金属部件不受水分的侵蚀和灰尘等的附着，需要防止这些金属部件与外气接触。因此，提出了利用树脂对这些金属部件进行密封的方法。
以往的树脂密封型半导体器件的制造，一般进行以下的工序。
即，通过以下的各个工序来制造半导体器件：在具有规定的电路和电极端子的基板上，安装形成了半导体元件的裸芯片的工序；利用引线等进行布线，使电极端子和裸芯片上的电极焊盘进行电连接的工序；之后，利用树脂来密封引线和整个裸芯片的工序；以及把完成了密封的基板切割成规定的形状的工序。在半导体元件是光电二极管、光电晶体管、CCD(Charge Coupled Devices)、激光二极管等受光元件或发光元件等光学元件的情况下，使用透明树脂进行密封(参照日本国专利公开公报2005-5363号)。
关于上述树脂密封型半导体器件的制造方法，存在以下的问题。
(1)为了利用树脂来密封引线和整个裸芯片，需要模具，并要求庞大的设备投资。另外，还存在对模具以及其它用于树脂封装的机器和设备的维护的负担大这样的问题。
(2)在回流焊(solder reflow)时等的加热工序中，因密封树脂与裸芯片之间的热膨胀率的差异而产生应力，会发生裸芯片的破裂或缺损。或者也有可能切断引线的连接。
(3)在半导体元件为光学元件的情况下所使用的透明树脂与一般的不透明的黑色树脂等相比，价格昂贵。
发明内容
本发明就是鉴于这样的实际问题而做出的发明，其目的是提供一种能够以低成本制造半导体器件，并且能够确保该半导体器件的可靠性的半导体器件的制造方法。
为了达到上述目的，本发明的第1方案的半导体器件的制造方法的特征是，包括：
把裸芯片安装在具有电极端子的基板上的工序，该裸芯片形成有半导体元件，且在沿着2个边中的至少1个边的外周部形成有电极焊盘，该2个边是相对的；
利用导电部件使形成在上述裸芯片上的电极焊盘与上述电极端子进行电连接的工序；和
至少对上述电极焊盘和导电部件涂敷树脂的涂敷工序，
在上述涂敷工序中，在沿着形成有上述电极焊盘侧的边涂敷树脂的第1工序之后，进行沿着未形成上述电极焊盘侧的边涂敷树脂的第2工序，在上述第1工序和第2工序中，以利用树脂覆盖上述裸芯片的侧面部的方式涂敷上述树脂，
除了形成有上述电极焊盘的上述裸芯片上的中央部以外，利用树脂覆盖上述电极焊盘和导电部件。
另外，也可以是，对于形成有上述电极焊盘的2个边的各边，在沿着该边的上述外周部形成有电极焊盘。
另外，也可以是，上述半导体元件包括在上述裸芯片上的中央部具有受光部或发光部的光学元件，
在上述涂敷工序中，涂敷树脂，使得上述受光部或发光部不被树脂覆盖。
为了保护其不受水分和灰尘等侵蚀，利用树脂至少覆盖需要覆盖的电极焊盘和引线，而不是覆盖整个裸芯片。并且，在必要的情况下，为了防止树脂的吸湿等的影响，裸芯片侧面部也用树脂来覆盖。因此，只需采用滴涂(dispense)法等进行树脂的涂敷即可，而不需要进行使用了模具的树脂密封，从而可简单且廉价地制造半导体器件。而且，可缓和热应力差的影响，可确保半导体器件的可靠性。另外，即使在半导体元件包括光学元件的情况下，也可以使用不透明的树脂。
附图说明
图1是本发明的第1实施方式的半导体器件的俯视图。
图2是图1的半导体器件的制造工序的说明图。
图3是本发明的第2实施方式的半导体器件的俯视图。
图4是图3的半导体器件的制造工序的说明图。
图5是表示图3的半导体器件的优点的说明图。
图6是本发明的第3实施方式的半导体器件的俯视图。
图中：1、21-半导体元件；2、22、42-裸芯片；3、23、43-电极焊盘；5、25、45-引线；10、30、50-基板；11、31、51-芯片台；12、32、52-电极端子；41-光学元件；44-发光部或受光部。
具体实施方式
下面，结合附图，对本发明的实施方式进行详细说明。
[第1实施方式]
图1是表示本发明第1实施方式的半导体器件的结构的俯视图。
该半导体器件是在基板10上安装有形成了半导体元件1的裸芯片2的器件。
基板10例如为矩形，在基板10上的中央形成有芯片台11，并且在基板10的外缘附近，沿着各边形成有能够与外部进行连接的多个电极端子12。
裸芯片2被安装在基板10的芯片台11上。裸芯片2的外形也是矩形。在裸芯片2上沿着裸芯片2的一边形成有多个电极焊盘3，并且沿着与该边相对的边形成有多个电极焊盘3。裸芯片2的电极焊盘3与基板10的电极端子12利用引线5进行了电连接。
排列在裸芯片2的2边的电极焊盘3和引线5全部用树脂6覆盖。
下面，说明该半导体器件的制造方法。
图2是图1的半导体器件的制造工序的说明图。
为了制造多个半导体器件，在最初的基板10上矩阵状地形成有多组用于构成1个半导体器件的芯片台11和多个电极端子12的图形。
通过对这样的基板10，实施图2(a)的裸芯片安装工序、图2(b)的连接工序、图2(c)的涂敷工序、和图2(d)的切割工序来制造成图1的半导体器件。
在图2(a)的裸芯片安装工序中，在设置有电极端子的基板10上安装形成了半导体元件1的裸芯片2。在基板10上的用于安装裸芯片2的芯片台11的一部分上，预先涂敷有粘接用浆料，然后连同基板10放入加热炉内，使粘接用浆料热固化，从而将裸芯片2固定在基板10上。
在图2(b)的连接工序中，使用焊线机(wirebonder)，用引线5使形成在裸芯片2的表面的外周部的电极焊盘3与基板10上的电极端子12进行电连接。
在图2(c)的涂敷工序中，沿着裸芯片2的形成有电极焊盘3的边，利用树脂6涂敷覆盖电极焊盘3、引线5、以及引线5的周边部分。关于树脂6，可使用热固性的环氧树脂等。
在该涂敷工序中，把基板10放置在能够在X、Y这2个方向上移动的XY工作台(未图示)上，在从被安装在滴涂器上的缸筒中把所填充的树脂6挤出的同时，移动缸筒和/或XY工作台，使缸筒前端和XY工作台在X方向上相对移动规定的距离，对裸芯片2的一边，用树脂6覆盖电极焊盘3、引线5、和引线5的周边。在对裸芯片2的外周部的一边涂敷了树脂6后，对排列在同一列上的相邻的裸芯片2，也同样地依次进行树脂6的涂敷。
然后，对与被涂敷了树脂6的边相对的一侧，也同样地涂敷树脂6，利用树脂6覆盖电极焊盘3、引线5、以及引线5的周边。另外，缸筒也可以不只一个，可以使用2个或2个以上的多个缸筒进行涂敷。在对各个裸芯片2的形成了电极焊盘3的相对的2边进行了树脂涂敷后，把完成了该树脂涂敷的基板10放入加热炉内，使所涂敷的树脂6热固化。
在图2(d)的切割工序中，使用切割器在规定的位置将安装了裸芯片2的基板10切断，并以裸芯片2为单位分离半导体器件。
由此形成图1的半导体器件。
本实施方式的半导体器件的制造方法，除了裸芯片的表面的中央部以外，利用树脂6覆盖电极焊盘3和引线5，而不是整个裸芯片。因此，只要利用滴涂法等涂敷树脂6即可，而不需要使用模具的树脂密封，从而可简单且廉价地制造半导体器件。而且，可缓和热应力差的影响，确保半导体器件的可靠性。
[第2实施方式]
图3是表示本发明第2实施方式的半导体器件的结构的俯视图。
该半导体器件是在基板30上安装有形成了半导体元件21的裸芯片22的器件。
基板30例如为矩形，在基板30上的中央形成有芯片台31，并且在基板30的一边和与其相对的边的附近，沿着边形成有能够与外部连接的多个电极端子32。
裸芯片22被安装在基板30的芯片台31上。裸芯片22的外形也是矩形。在裸芯片22上沿着裸芯片22的一边形成有多个电极焊盘23，并且沿着与该边相对的边形成有多个电极焊盘23。
裸芯片22的电极焊盘23与基板30的电极端子32用引线25进行了电连接。
裸芯片22的2列电极焊盘23和引线25全部被树脂26覆盖。对裸芯片22的未形成电极焊盘23的其余边也用树脂26进行了覆盖。
下面，说明该半导体器件的制造方法。
图4是图3的半导体器件的制造工序的说明图。
为了制造多个半导体器件，在最初的基板30上矩阵状地形成了多组用于构成1个半导体器件的芯片台31和多个电极端子32的图形。
通过对这样的基板30实施图4(a)的裸芯片安装工序、图4(b)的连接工序、图4(c)的涂敷工序、和图4(d)的切割工序来制造成图3的半导体器件。
图4(a)的裸芯片安装工序，与第1实施方式的裸芯片安装工序相同，在设置了电极端子32的基板30上安装形成了半导体元件21的裸芯片22。在基板30上的用于安装裸芯片22的芯片台31的一部分上，预先涂敷有粘接用浆料，然后连同基板30放入加热炉内，使粘接用浆料热固化，从而将裸芯片22固定在基板30上。
图4(b)的连接工序也与第1实施方式的连接工序相同，使用焊线机，利用引线25使形成在裸芯片22的表面的外周部的电极焊盘23与基板30上的电极端子32进行电连接
在图4(c)的涂敷工序中，对于形成有电极焊盘23、并焊接了引线25侧的2边，先涂敷树脂26，然后，对未形成电极焊盘23的其余的2边涂敷树脂26。
即，把基板30放置在XY工作台(未图示)上，在从安装有滴涂器的缸筒中挤出被填充的树脂26的同时，使缸筒和/或XY工作台在裸芯片22的形成有电极焊盘23的一边的方向上移动规定的距离，对裸芯片22的形成有电极焊盘23的一边，利用树脂26覆盖电极焊盘23、引线25以及引线25的周边。
在对裸芯片22的外周部的一边涂敷了树脂26之后，对排列在同列上的相邻裸芯片22也同样地依次涂敷树脂26。
然后，对与被涂敷了树脂26的边相对的边，也同样地涂敷树脂26来利用树脂26覆盖电极焊盘23、引线25、以及引线25的周边。
然后，对裸芯片22上的其余边涂敷树脂26。
另外，缸筒也可以不只一个，可以使用2个或2个以上的多个缸筒进行涂敷。
把对各个裸芯片22的全部边完成了树脂26的涂敷的基板30，放入加热炉内，使所涂敷的树脂26热固化。
在图4(d)的切割工序中，使用切割器在规定的位置将安装了裸芯片22的基板30切断，并以裸芯片22为单位分离半导体器件。
通过上述的工序可制造出图3的半导体器件。
这里，对本实施方式的半导体器件的优点进行说明。
图5是说明图3的半导体器件的优点的说明图。
图3的半导体器件与图1的半导体器件相比，除了裸芯片22的表面中央部以外，对于裸芯片22的所有边，都用树脂26覆盖了电极焊盘23、引线25以及侧面部。由此，可防止从树脂26的端面吸湿，从而可得到更高的可靠性。
但是，在对裸芯片22的正交的2边涂敷的树脂26的接触界面内部，由于是对先涂敷的树脂26从上进行覆盖地再涂敷树脂26，所以，可能导致内含空气。
然而，如果先对未形成电极焊盘23的边涂敷树脂26，而不是形成了电极焊盘23的边，则如图5(a)所示，由于树脂26的接触界面向更接近引线25和电极焊盘23的位置移动，因此所内含的空气以及该空气中所含有的水分，因回流焊时的加热而膨胀，有可能使树脂产生龟裂，或导致半导体器件的性能劣化。
而在本实施方式中，如图5(b)所示，由于用树脂26先覆盖形成了电极焊盘23的边，所以被先涂敷的覆盖电极焊盘23和引线25的树脂，与之后对正交的边涂敷的树脂的接触界面，向远离引线25和电极焊盘23的位置移动，所以可维持半导体器件的高可靠性。
[第3实施方式]
图6是本发明第3实施方式的半导体器件的俯视图。
该半导体器件是在基板50上安装有形成了光学元件41的裸芯片42的器件。
基板50例如为矩形，在基板50上的中央形成芯片台51，并且在基板50的一边和与其对置的边的附近，沿着边形成有能够与外部进行连接的多个电极端子52。
裸芯片42被安装在基板50的芯片台51的上面。裸芯片42的外形也是矩形。在裸芯片42上，沿着裸芯片42的一边形成多个电极焊盘43，并且沿着与该边相对的边形成多个电极焊盘43。
在裸芯片42的中央，形成有光学元件41的发光部或受光部44。裸芯片42的电极焊盘43和基板50的电极端子52由引线45进行电连接。
裸芯片42的2列电极焊盘43和引线45全被树脂46所覆盖。对于裸芯片42的未形成电极焊盘43的其余边，也用树脂46覆盖。对于光学元件41的发光部或受光部44，不用树脂46覆盖，而形成开口。
关于该半导体器件的制造方法，除了对光学元件41的受光部或发光部44不用树脂46覆盖而形成开口以外，是与第2实施方式相同的制造方法。
虽然半导体元件中包括光学元件41，但对于在涂敷工序中所使用的树脂，没有必要像以往那样使用透明树脂。

Claims (3)

1.一种半导体器件的制造方法，其特征在于，包括：
把裸芯片安装在具有电极端子的基板上的工序，该裸芯片形成有半导体元件，且在沿着2个边中的至少1个边的外周部形成有电极焊盘，该2个边是相对的，
利用导电部件使形成在上述裸芯片上的电极焊盘与上述电极端子进行电连接的工序，和
至少在上述电极焊盘和导电部件上涂敷树脂的涂敷工序，
在上述涂敷工序中，在沿着形成有上述电极焊盘侧的边涂敷树脂的第1工序之后，进行沿着未形成上述电极焊盘侧的边涂敷树脂的第2工序，在上述第1工序和第2工序中，以利用树脂覆盖上述裸芯片的侧面部的方式涂敷上述树脂，
除了形成有上述电极焊盘的上述裸芯片上的中央部以外，利用树脂覆盖了上述电极焊盘和导电部件。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，对于形成有上述电极焊盘的2个边的各边，在沿着该边的上述外周部形成有电极焊盘。
3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，上述半导体元件包括在上述裸芯片上的中央部具有受光部或发光部的光学元件，
在上述涂敷工序中，涂敷树脂，使得上述受光部或发光部不被树脂覆盖。
CN 200610111554 2006-08-23 2006-08-23 半导体器件的制造方法 Expired - Fee Related CN100514587C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610111554 CN100514587C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610111554 CN100514587C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN101131943A CN101131943A (zh) 2008-02-27
CN100514587C true CN100514587C (zh) 2009-07-15

Family

ID=39129142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610111554 Expired - Fee Related CN100514587C (zh) 2006-08-23 2006-08-23 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN100514587C (zh)

Also Published As

Publication number Publication date
CN101131943A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
CN1219320C (zh) 半导体器件
CN101241921B (zh) 光学器件及其制造方法、以及摄像模块和内窥镜模块
CN100411122C (zh) 光装置的制造方法
US20070018191A1 (en) Side view LED with improved arrangement of protection device
CN100364114C (zh) 光耦合器预装件、其形成方法以及光耦合器装置
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
CN102318090B (zh) 封装过的带有焊接停止层的光电子半导体装置以及相应方法
KR102332372B1 (ko) 광전자 반도체 부품, 및 광전자 반도체 부품을 제조하기 위한 방법
CN103681397A (zh) 在载体上形成累积式互连结构用于在中间阶段的测试的半导体装置及方法
CN1173415C (zh) 一种半导体器件的安装构造
CN100533723C (zh) 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带
EP2228843B1 (en) Light emitting device package
CN103765585A (zh) 具有倒装芯片式安装的固态辐射传感器的固态辐射传感器装置及其相关联系统及方法
CN1239059C (zh) 制造互连组件的方法及设备
CN107912085A (zh) 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件
CN100514588C (zh) 半导体器件的制造方法
CN101546739B (zh) 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN106024649A (zh) 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
CN103247740A (zh) 光学半导体装置用封装体及其制造方法、以及光学半导体装置及其制造方法
US10497686B2 (en) Method of manufacturing light-emitting element
CN103779245B (zh) 芯片封装方法及封装结构
CN100514587C (zh) 半导体器件的制造方法
CN104733403A (zh) 晶圆级封装结构及制作方法
CN1976013A (zh) 光学半导体器件及其制造方法
CN105405777A (zh) 一种大面积平行堆栈式封装结构和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20160823