CN101127330A - 结合ic整合基板与载板的结构及其与电子装置的制造方法 - Google Patents

结合ic整合基板与载板的结构及其与电子装置的制造方法 Download PDF

Info

Publication number
CN101127330A
CN101127330A CN 200610115529 CN200610115529A CN101127330A CN 101127330 A CN101127330 A CN 101127330A CN 200610115529 CN200610115529 CN 200610115529 CN 200610115529 A CN200610115529 A CN 200610115529A CN 101127330 A CN101127330 A CN 101127330A
Authority
CN
China
Prior art keywords
support plate
dielectric layer
integration base
integration
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610115529
Other languages
English (en)
Other versions
CN100485909C (zh
Inventor
杨之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JUBAI SCIENCE AND TECHNOLOGY Co Ltd
Princo Corp
Original Assignee
JUBAI SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JUBAI SCIENCE AND TECHNOLOGY Co Ltd filed Critical JUBAI SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN 200610115529 priority Critical patent/CN100485909C/zh
Priority to EP07013968.8A priority patent/EP1890323B1/en
Publication of CN101127330A publication Critical patent/CN101127330A/zh
Application granted granted Critical
Publication of CN100485909C publication Critical patent/CN100485909C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种结合IC整合基板与载板的结构，其包含：一载板；及一IC整合基板，形成于载板上，且IC整合基板具有一与载板贴合的第一介电层，其中选择该载板与该第一介电层的材料，以借助于该载板与该第一介电层之间的附着力，使该IC整合基板不会在制程中自该载板剥离，且在最后切割处理时，使切割后的IC整合基板与该载板自然分离。本发明亦提供上述结构的制造方法、及电子装置的制造方法。

Description

结合IC整合基板与载板的结构及其与电子装置的制造方法
技术领域
本发明涉及一种结合集成电路(IC)整合基板(Integrated Substrate)与载板的结构及其制造方法、与电子装置的制造方法。
背景技术
随着资讯、通讯及消费性电子等产品朝向轻、薄、短、小及搭配多功能化的趋势发展，晶片的线宽、线间距与尺寸日益微型化，且晶片所要求的传输速度愈来愈快，因此也相对应地提高晶片电连接到外部的构装技术的要求，以产生高密度细导线与导线间距。因此，晶片构装的技术从引脚插入型渐渐转进到表面粘着型，从导线架打金线的连接型态渐渐转换到使用凸块的方式，电路板从PCB硬板、软性印刷电路板FPC渐渐转换到多层薄膜基板。
一般六层BT材质的PCB硬板重约4克，厚度约1mm，因而无法挠曲，而软性印刷电路板在厚度约50μm的情况下，仅能制作2层内连线，相对的，在厚度约50μm的情况下，多层薄膜基板可以制作出6层内连线，总重量约0.21克，因此多层薄膜基板的可挠曲性最好，并且最轻薄。此外在内连线密度上，PCB硬板与软性印刷电路板的通孔最小需为50μm，通孔焊垫最小需为100μm，线宽与线间距最小需为25μm，而相对的，多层薄膜基板的通孔最小需为20μm，通孔焊垫最小需为25μm，线宽与线间距最小需为20μm，因此多层薄膜基板可大幅增加内连线密度。由于其可挠特性，对于体积有特殊限制或结构中有可挠设计的产品尤其适合。
一般而言，上述多层薄膜基板主要是作为IC封装用的承载基板(IC packaging substrate)，传统上仅扮演电气讯号传送与介面接合的角色。随着电子产品需求朝向高功能化、讯号传输高速化及电路装置高密度化发展，多层薄膜基板将因具有如电容、电阻等功能性的被动装置、驱动IC、或TFT等半导体装置而大幅提升其功能性，因此赋予多层薄膜基板技术更大的成长空间。以下将以IC整合基板来表示此等高功能性的多层薄膜基板。
在光电、电子、半导体产业中，随着IC整合基板尺寸的缩小化且所搭配的各种功能性电子装置数量亦随之剧增，对于IC整合基板的精密度要求也同时提高，IC整合基板的制造程序也面临新的挑战，尤其是在制造程序中如何提高线路密度、或结合各种电子装置成为具有高功能性的IC整合基板已成为产业竞争力的一环。上述IC整合基板制造之中一关键技术在于制造程序中IC整合基板的尺寸安定性。公知的一种解决方法是在一刚性载板上进行IC整合基板的制作，借助于载板较佳的尺寸安定性而来增加IC整合基板在制程中的尺寸安定性，但是在IC整合基板制作完成后要如何将IC整合基板与载板分离是此类技术的一大课题。
在美国专利第4480288号中，其先将双层薄膜基板形成于由铝所组成的载板上，接着再用盐酸将铝载板去除。此外，在美国专利第4812191号中，揭露一种以牺牲载板制造技术来制作具有多层内连线结构的多层薄膜基板的方法，其在载板上制作多层内连线结构，载板的热膨胀系数小于多层内连线结构，接着进行硬化，在升温、降温的程序中使得载板与多层内连线结构之间产生足够的张力，再以支持装置吸附在多层内连线结构上及酸液浸蚀的方式将多层内连线结构与载板分离开。
在美国专利第5258236号中，揭露一种以雷射剥离法分离载板与具有多层内连线结构的多层薄膜基板的方法，如图1所示，其中在以聚合物层2、金属层3与多层内连线结构4的次序依序地形成在透明载板1上之后，再以雷射紫外光透过透明载板1照射在聚合物层2上来分解聚合物层2，而使得透明载板1能够与其他部分结构分离开。
然而，上述公知技术的分离方法非常繁琐、复杂。因此，如何提供一个方法与结构，能够同时制作尺寸精密度高的IC整合基板，又能在不增加生产成本的情况下，轻易使IC整合基板与载板分离，仍是IC整合基板制造工艺目前所努力追寻的目标。
发明内容
本发明的目的在于提供一种结合IC整合基板与载板的结构及其制造方法、与电子装置的制造方法，其中IC整合基板与载板的分离是简单、快速且低成本的。
本发明的一个实施方式提供一种结合IC整合基板与载板的结构，其包含：一载板；及一IC整合基板，形成于载板上，且IC整合基板具有一与载板贴合的第一介电层。
本发明的另一实施方式提供一结合IC整合基板与载板的结构的制造方法，包含下列步骤：提供一载板；及形成一IC整合基板于载板上，且IC整合基板具有一与载板贴合的第一介电层。
本发明的另一实施方式提供一电子装置的制造方法，包含以下步骤：提供一载板；形成一IC整合基板于载板上，且IC整合基板具有一与载板贴合的第一介电层；以及切割IC整合基板，使切割后的IC整合基板与载板自然分离而形成电子装置。
在上述的结构与制造方法中，可选择载板与第一介电层的材料，以借助于载板与第一介电层之间的附着力，使IC整合基板不会在制程中自载板剥离，且在最后切割处理时，使切割后的IC整合基板与载板自然分离，在本发明中所谓「自然分离」意指在不施加外力或施加少许外力的情况下(如以胶带粘附、夹具夹取、或真空吸附等方式)进行IC整合基板与载板的分离而不破坏其结构。
此外，在本发明中，「IC整合基板」是与传统封装用的多层薄膜基板有所不同。具体而言，本发明的IC整合基板可具有用于电气连接的多层内连线结构、或至少一半导体装置，例如被动装置、驱动电子装置、薄膜电晶体(TFT)装置及其它电子装置等、或其组合等。
借助于本发明的技术手段，相较于公知技术须以溶剂、雷射等繁复的方式来将多层薄膜基板与载板分离，本发明可以简单、快速且低成本的方式将IC整合基板与载板分离，以制作具有多层内连线结构、具有至少一半导体装置、或其组合的电子装置。
附图说明
图1显示一种公知以雷射剥离法分离载板与电子装置的方法。
图2显示根据本发明之一实施例中，结合具有多层内连线结构的IC整合基板与载板的结构、及其制造方法、及电子装置的制造方法流程图。
图3显示根据本发明的另一实施例中，结合具有至少一半导体装置的IC整合基板与载板的结构、及其制造方法、及电子装置的制造方法流程图。
具体实施方式
以下将参照图式说明本发明的实施例以促进对本发明的彻底了解。其中使用适当、相同的附图标记代表相同的特征部。然而，应该了解在此所提出的实施例仅作为说明性、而非限制性的范例。因此，本发明并不仅限于所提出的实施例、更包含熟习此项技艺者所了解的任意变化及其同等物。
图2显示根据本发明之一实施例，结合IC整合基板8与载板10的结构28、及其制造方法、及电子装置6的制造方法流程图。本实施例所例示的IC整合基板8具有一多层内连线结构，此为一双面基板，即正面与背面皆电气连接至外部，在此双面基板之中，基板正面是电连接至基板背面，但多层内连线结构也可以是其他内连接方式，如同面多点的内连接或其他各种情形，此外，多层内连线结构的层数也没有限制，可依各种应用来作适当的变化。
在本实施例中，在步骤S1中使用八寸硅晶圆作为载板10，其中载板亦可使用任何尺寸的基板、硅晶圆等。
图2所示的步骤S2至S4，是于载板10上形成具有多层内连线结构的IC整合基板8的流程图。首先在步骤S2中，在载板10上形成第一介电层14。具体而言，是在未经任何附着处理的情况下，将如图2所示的IC整合基板8的第一介电层14旋转涂布于载板10的全区域上。然后在步骤S3至S4中，在第一介电层14上依序交叠金属层22、24、26与介电层16、18、20以形成具有多层内连线结构的IC整合基板8。
在如上所述的结合IC整合基板8与载板10的结构28中，可选择载板10与第一介电层14的材料，以单纯借助于二者之间的附着力(如未经附着强化处理时)，使IC整合基板8既不会因制程中所产生的应力而自载板10剥离，又能在最后切割处理(步骤S5，详述于后)时，使切割后的IC整合基板8与载板10自然分离。在本实施例及以下将说明的各实施例中，所谓「自然分离」意指在不施加外力或施加少许外力的情沉下(如以胶带黏附、夹具夹取、或真空吸附等方式)进行IC整合基板与载板的分离而不破坏其结构。
此外，附着于载板10与IC整合基板8的边缘外侧的残余介电层材料7(图2所示的粗曲线)亦具有固定两者且使之贴合的作用。根据本实施例，介电层14、16、18、20是选用低介电系数(小于4)的聚醯亚胺PI(polyimide，杜邦公司所生产的PI-2611)，厚度为8μm，上金属层26与下金属层22选用Cr/Cu/Ni/Au结构的凸块底层金属(UBM，under bump metallurgy)，以作为后续饧球电连接之用，中间的金属层24选用Cr/Cu/Cr多层金属线。或者，各金属层可为非限于上述的金属层，可根据所需的应用而选用适当的金属层。
或者，可于步骤S2的另一实施例中，在载板10上旋转涂布第一介电层14之前，若其二者间的附着力较强，可先进行减弱附着处理，举例来说，如果第一介电层14与载板10的材料均为PI时，可利用Silane系统的附着促进剂降低其二者间的介面附着力。然后将第一介电层14旋转涂布于载板10的全区域上。此处需了解，可视第一介电层14与载板10所选择的材料而决定上述减弱附着处理是否必要或其处理方法，以借助于载板10与第一介电层14之间的减弱附着力，使IC整合基板8既不会因制程中所产生的应力而自载板10剥离，又能在最后切割处理(步骤S5，详述于后)时，使切割后的IC整合基板8与载板10自然分离。此外，附着于载板10与IC整合基板8的边缘外侧的残余介电层材料7亦具有固定两者且使之贴合的作用。具体而言，上述残余介电层材料7是来自于IC整合基板8中的复数介电层的边缘多余部分，可在没有洗边处理下而残留于载板10与IC整合基板8的边缘外侧。
此外，可利用附着强化处理，增加上述IC整合基板8的各介电层14、16、18、20之间的附着力，借此使IC整合基板8中的各介电层14、16、18、及20之间分别形成全区附着强化区域15、17、及19(图2所示的粗实线)。此处与以下实施例中所谓附着强化处理，可利用介电层表面的原生特性、或利用提升表面能的方式，如以O2、Ar电浆处理等方式加以达成。另外，在IC整合基板8上可利用蚀刻方法或雷射钻孔方法贯通介电层16或18以形成导电介层孔，使得金属内连线22、24、26可以彼此电气连接。
最后，如图2中所示的步骤S5，在适当位置切割载板10上的IC整合基板8，使得IC整合基板8与载板10(基底介电层12)自然分离而形成具有多层内连线结构的电子装置6。由于切割后的IC整合基板8与载板10之间仅存在着微弱的附着力，因此两者可自然分离，举例来说，可借助于真空吸取、夹具夹取、或胶带粘附等方式轻易地将其二者分离。相较于公知技术须以溶剂、雷射等繁复的方式将多层薄膜基板与载板分离以形成电子装置，本实施例可以此简单、快速且低成本的方式将IC整合基板与载板分离，以制作尺寸精密度高、轻薄、且可挠性佳的具有多层内连线结构的电子装置。此外，在切割处理后，例如，可在电子装置6的顶端与底端介电层上，利用蚀刻方法或雷射钻孔方法形成导电介层孔，而电连接至外部。
图3显示根据本发明之一实施例，结合IC整合基板38与载板30的结构40、及其制造方法、及电子装置36的制造方法流程图。本实施例所例示的IC整合基板38包含至少一半导体装置35，例如被动装置、驱动电子装置、薄膜电晶体(TFT)装置、及其它电子装置其中至少一者、或其组合等。须注意在图3中，仅显示具有一半导体装置的IC整合基板，但熟习此项技艺人士可知，一IC整合基板可包含许多半导体装置，并可在后续制程利用切割而制作成数百数千个电子装置，在此仅为了方便表示与说明而将其结构加以简化。
在本实施例中，在步骤S1′中使用八寸硅晶圆作为载板30，其中载板亦可使用任何尺寸的基板、硅晶圆等。
图3所示的步骤S2′至S3′，是于载板30上形成具有至少一半导体装置的IC整合基板38的流程图。首先在步骤S2′中，于载板30上形成第一介电层34。具体而言，该形成步骤是在未经任何附着处理的情况下，将IC整合基板38的第一介电层34旋转涂布于载板30的全区域上。然后在步骤S3′中，在第一介电层34上形成至少一半导体装置35以形成IC整合基板38。在如上所述的结合IC整合基板与载板的结构40中，可选择载板30与第一介电层34的材料，以单纯借助于二者之间的附着力(如未经附着强化处理时)，使IC整合基板38既不会因制程中所产生的应力而自载板30剥离，又能在最后切割处理(步骤S4’，详述于后)时，使切割后的IC整合基板38与载板30自然分离。此外，附着于载板30与IC整合基板38的边缘外侧的残余介电层材料37(图3所示的粗曲线)亦具有固定两者且使之贴合的作用。在本实施例，介电层34是选用低介电系数(小于4)的聚醯亚胺PI(polyimide，杜邦公司所生产的PI-2611)。
或者，另外在步骤S2′的另一实施例中，在载板30上旋转涂布第一介电层34之前，若其二者间的附着力较强，可先进行减弱附着处理，举例来说，如果第一介电层34与载板30的材料均为PI时，可利用Silane系统的附着促进剂降低其二者间的介面附着力，然后将第一介电层34旋转涂布于载板30的全区域上。此处需了解，可视第一介电层34与载板30所选择的材料而决定上述减弱附着处理是否必要或其处理方法，以借助于载板30与第一介电层34之间的减弱附着力，使IC整合基板38既不会因制程中所产生的应力而自载板30剥离，又能在最后切割处理时(步骤S4’，详述于后)，使切割后的IC整合基板38与载板30自然分离。此外，附着于载板30与IC整合基板38的边缘外侧的残余介电层材料37亦具有固定两者且使之贴合的作用。具体而言，上述残余介电层材料37是来自于介电层的边缘多余部分，在没有洗边处理下而残留于载板30与IC整合基板38的边缘外侧。
另外，可利用附着强化处理增加上述介电层34与半导体装置35之间的附着力，借此形成一全区附着强化区域39(图3所示的粗实线)。另外，在IC整合基板38上可利用蚀刻方法或雷射钻孔方法贯通介电层与半导体装置的绝缘层以形成导电介层孔，并以金属内连线与导电介层孔使半导体装置之间可以电气互连、或电气连接至外部。
最后，如图3中所示的步骤S4′，在适当位置切割载板30上的IC整合基板38，使切割后的IC整合基板38与载板30(基底介电层32)自然分离以形成电子装置36。由于切割后的IC整合基板38与载板30之间仅存在着微弱的附着力，因此两者可自然分离，举例来说，可借助于真空吸取、夹具夹取、或胶带粘附等方式轻易地将其二者分离。相较于公知技术须以溶剂、雷射等繁复的方式将IC整合基板与载板分离以形成电子装置，本实施例可以此简单、快速且低成本的方式将IC整合基板与载板分离，以制作尺寸精密度高、轻薄、且可挠性佳的具有至少一半导体装置的电子装置。
须注意在本发明中，载板可以是所有的固体材料，包含金属(如铝)、玻璃、陶瓷、硅晶圆、蓝宝石基板、砷化镓、聚醯亚胺(如Kapton、PI-2611等商用材料)等。介电层材料可为任何有机材料，包含聚醯亚胺PI(如PI-2611、Durimide 9005等商用材料)、苯并环丁烯BCB(benzo-cyclobutene，如Cyclotene 4024)、聚甲基丙烯酸甲酯PMMA(poly(methyl-methacrylate))、液晶聚合物LCP(liquid crystal polymer)等。就举例的目的，以下表格1为上述实施例中所采用的减弱附着处理与不同载板及介电层材料的示范性组合。表格2则为上述实施例中在未经附着处理下，不同载板及介电层材料的示范性组合。
表格1：减弱附着处理与载板及介电层材料的组合
  减弱附着处理法   载板材料   介电层材料
  涂布VM651(Silane)   PI-2611   PI-2611Cyclotene 4024Durimide 9005
  高温氧化   硅晶圆   PI-2611Cyclotene 4024
  界面活性剂(12烷基苯磺酸钠)   硅晶圆玻璃   PI-2611Cyclotene 4024Durimide 9005
表格2：未经附着处理下的载板及介电层材料的组合
  载板材料   介电层材料
  硅晶圆   PI-2611Cyclotene 4024
  PI-2611   PI-2611Cyclotene 4024Durimide 9005
材料选择与处理原则
本发明所述的”选择”或”处理”载板与介电层材料以控制附着力的原则可参考下列文献中所提出的附着力理论：
1.Berg，J.C.，“Wettability”Marcel Dekker，Inc.，New York，1993.
2.Fowkes，F.M.，“Contact Angle，Wettability，and Adhesion”American Chemical Society，Washington，D.C.，1964.
3.薛敬和，“接著剂全书”高立，台北，1985.
此理论说明附着的3个必要条件：湿润、固体化、充分变形以減少接合时的弹性压力，秉持此三项原则即可选择及控制附着力以达到本发明所需的功效，以下详述此三原则。
对于湿润原则可以参考Cooper & Nuttall理论，对于一液体1于一固体s表面的湿润条件：
S＝γs-γl-γsl
湿润：S＞0
不湿润：S＜0
γs＝该固体与饱和蒸汽介面自由能
γl＝该液体与饱和蒸汽介面自由能
γsl＝该固体与该液体介面自由能
S＝起始扩散系数
对于以涂布方式形成的介电层可以根据湿润原则，S值越大最终的附着力也越大，S值越小最终的附着力也越小，根据此原则可以选择材料以达到本发明所需要的附着力结果，同样的，也可以利用表面处理的方式来适当改变自由能，以增强或減弱附着性质，以达到本发明所需要的附着力结果。由于附着力实际数值受制程品质影响甚巨，所以熟悉此项技艺者应该了解：本原则为一定性上的结果，而非以具体S值限定其适用范围，但依此定性原则与试误法同时进行，即可在本发明中得到载板与介电层间的适当附着力，以达成本发明所谓「自然分离」的功效。
对于非涂布方式形成的介电层，如：压合、冷锻等，湿润原则亦可适用，因为压合、冷锻等处理的微观接触点会形成所谓的”塑性流动”，湿润原则亦可适用。
由于本发明产品必为固体，自然符合固体化原则。
对于非涂布方式形成的介电层需要同时参考充分变形原则，接触面处理时若能充分变形则附着力较大，反之较小，适当利用此原则也可达成本发明所谓「自然分离」的功效。
虽然以上仅详述本发明的示范性实施例，但凡熟习此项技艺者应了解：上述的说明仅是描述性而非限制性，在不脱离本发明的新颖教示及优点的情况下，可根据上述实施例而进行各种变化修改。因此，所有此类修改应视为包含于本发明的专利范畴内。
【符号的说明】
S1～步骤
S2～步骤
S3～步骤
S4～步骤
S5～步骤
S1′～步骤
S2′～步骤
S3′～步骤
S4′～步骤
1～透明载板
2～聚合物层
3～金属层
4～多层内连线结构
6～电子装置
7～残余介电层材料
8～IC整合基板
10～载板
14～第一介电层
15～全区附着强化区域
16～介电层
17～全区附着强化区域
18～介电层
19～全区附着强化区域
20～介电层
22～金属层
24～金属层
26～金属层
28～结合IC整合基板与载板的结构
30～载板
34～第一介电层
35～半导体装置
36～电子装置
37～残余介电层材料
38～IC整合基板
39～全区附着强化区域
40～结合IC整合基板与载板的结构

Claims (22)

1.一种结合IC整合基板与载板的结构，包含：
一载板；及
一IC整合基板，形成于该载板上，且该IC整合基板具有一与该载板贴合的第一介电层，其中选择该载板与该第一介电层的材料，借助于该载板与该第一介电层之间的附着力，使该IC整合基板不会在制程中自该载板剥离，且在最后切割处理时，使切割后的IC整合基板与该载板自然分离。
2.如权利要求1所述的结合IC整合基板与载板的结构，其中该载板与该第一介电层之间未经任何附着处理。
3.如权利要求1所述的结合IC整合基板与载板的结构，其中该载板与该第一介电层之间经过减弱附着处理。
4.如权利要求1所述的结合IC整合基板与载板的结构，其中该IC整合基板具有一多层内连线结构，包含：
至少一介电层，其包含该第一介电层；及
至少一金属层，其中该至少一介电层与至少一金属层依序交叠形成于该载板上。
5.如权利要求4所述的结合IC整合基板与载板的结构，其中该多层内连线结构中的各介电层之间是经由附着强化处理而分别形成全区附着强化区域。
6.如权利要求1所述的结合IC整合基板与载板的结构，其中该IC整合基板还包含：
至少一半导体装置，形成于该第一介电层上。
7.如权利要求6所述的结合IC整合基板与载板的结构，其中该第一介电层与该至少一半导体装置之间是经由附着强化处理而形成全区附着强化区域。
8.一种结合IC整合基板与载板的结构的制造方法，包含以下步骤：
提供一载板；及
形成一IC整合基板于该载板上，该IC整合基板具有一与该载板贴合的第一介电层，其中选择该载板与该第一介电层的材料，借助于该载板与该第一介电层之间的附着力，使该IC整合基板不会在制程中自该载板剥离，且在最后切割处理时，使切割后的IC整合基板与该载板自然分离。
9.如权利要求8所述的结合IC整合基板与载板的结构的制造方法，其中该载板与该第一介电层之间未经任何附着处理。
10.如权利要求8所述的结合IC整合基板与载板的结构的制造方法，还包含在该载板与该第一介电层之间进行减弱附着处理。
11.如权利要求8所述的结合IC整合基板与载板的结构的制造方法，其中该IC整合基板具有一多层内连线结构，且形成该IC整合基板的步骤包含：
形成至少一介电层，其包含该第一介电层；及
形成至少一金属层，以使该至少一介电层与至少一金属层依序交叠形成于该载板上。
12.如权利要求11所述的结合IC整合基板与载板的结构的制造方法，其中形成该IC整合基板的步骤还包含在该多层内连线结构中的各介电层之间进行附着强化处理。
13.如权利要求8所述的结合IC整合基板与载板的结构的制造方法，其中形成该IC整合基板的步骤包含：
形成该第一介电层于该载板上；及
形成至少一半导体装置于该第一介电层上。
14.如权利要求13所述的结合IC整合基板与载板的结构的制造方法，其中形成该IC整合基板的步骤还包含在该第一介电层与该至少一半导体装置之间进行附着强化处理。
15.一种电子装置的制造方法，包含以下步骤：
提供一载板；
形成一IC整合基板于该载板上，该IC整合基板具有一与该载板贴合的第一介电层；及
切割该IC整合基板，使切割后的IC整合基板与该载板自然分离而形成电子装置；
其中选择该载板与该第一介电层的材料，以借助于该载板与该第一介电层之间的附着力，使该IC整合基板不会在制程中自该载板剥离，且在最后切割处理时，使切割后的IC整合基板与该载板自然分离。
16.如权利要求15所述的电子装置的制造方法，其中切割后的IC整合基板与该载板是借助于胶带粘附、夹具夹取、或真空吸附而自然分离。
17.如权利要求15所述的电子装置的制造方法，其中该载板与该第一介电层之间未经任何附着处理。
18.如权利要求15所述的电子装置的制造方法，还包含在该载板与该第一介电层之间进行减弱附着处理。
19.如权利要求15所述的电子装置的制造方法，其中该IC整合基板具有一多层内连线结构，且形成该IC整合基板的步骤包含：
形成至少一介电层，其包含该第一介电层；及
形成至少一金属层，以使该至少一介电层与至少一金属层依序交叠形成于该载板上。
20.如权利要求19所述的电子装置的制造方法，其中形成该IC整合基板的步骤还包含在该多层内连线结构中的各介电层之间进行附着强化处理。
21.如权利要求15所述的电子装置的制造方法，其中形成该IC整合基板的步骤包含：
形成该第一介电层于该载板上；及
形成至少一半导体装置于该第一介电层上。
22.如权利要求21所述的结合IC整合基板与载板的结构的制造方法，其中形成该IC整合基板的步骤还包含在该第一介电层与该至少一半导体装置之间进行附着强化处理。
CN 200610115529 2006-08-18 2006-08-18 结合ic整合基板与载板的结构及其与电子装置的制造方法 Active CN100485909C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200610115529 CN100485909C (zh) 2006-08-18 2006-08-18 结合ic整合基板与载板的结构及其与电子装置的制造方法
EP07013968.8A EP1890323B1 (en) 2006-08-18 2007-07-17 Method of manufacturing a substrate having a multilayer interconnection structure with separation of the substrate from a carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610115529 CN100485909C (zh) 2006-08-18 2006-08-18 结合ic整合基板与载板的结构及其与电子装置的制造方法

Publications (2)

Publication Number Publication Date
CN101127330A true CN101127330A (zh) 2008-02-20
CN100485909C CN100485909C (zh) 2009-05-06

Family

ID=38819777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610115529 Active CN100485909C (zh) 2006-08-18 2006-08-18 结合ic整合基板与载板的结构及其与电子装置的制造方法

Country Status (2)

Country Link
EP (1) EP1890323B1 (zh)
CN (1) CN100485909C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
CN103681357A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 柔性显示器件及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201440132A (zh) * 2013-04-03 2014-10-16 Kinsus Interconnect Tech Corp 薄板支撐封裝結構的製作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
JP4372463B2 (ja) * 2003-06-16 2009-11-25 リンテック株式会社 半導体装置の製造方法
JPWO2005036633A1 (ja) * 2003-10-07 2007-11-22 長瀬産業株式会社 電子部材の製造方法、及び、接着材付ｉｃチップ
EP1801870A1 (en) * 2005-12-22 2007-06-27 Princo Corp. Partial adherent temporary substrate and method of using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
US8278562B2 (en) 2007-06-22 2012-10-02 Princo Middle East Fze Multi-layer substrate and manufacturing method thereof
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
CN103681357A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 柔性显示器件及其制作方法、显示装置

Also Published As

Publication number Publication date
CN100485909C (zh) 2009-05-06
EP1890323A3 (en) 2009-10-14
EP1890323A2 (en) 2008-02-20
EP1890323B1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
CN101127343B (zh) 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
US20240170406A1 (en) Bonded structure with interconnect structure
US9420687B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
KR100785176B1 (ko) 아이씨 집적 기판과 캐리어를 결합하는 구조 및 이 구조의제조 방법
US7767497B2 (en) Microelectronic package element and method of fabricating thereof
US11233028B2 (en) Chip packaging method and chip structure
KR101476947B1 (ko) 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스
KR20070112699A (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JP2011040744A (ja) 半導体チップ付着装置、及び半導体チップ付着方法
US11232957B2 (en) Chip packaging method and package structure
US11587901B2 (en) Semiconductor device with redistribution structure and method for fabricating the same
CN100485909C (zh) 结合ic整合基板与载板的结构及其与电子装置的制造方法
JP2010141132A (ja) 半導体装置の製造方法
CN104821297A (zh) 在基底上凸出芯片的附着层或电介质层处的芯片安装
KR102027339B1 (ko) 집적 회로 패키지 및 그 제조 방법
JP2009049051A (ja) 半導体基板の接合方法及びそれにより製造された積層体
CN101471269A (zh) 半导体器件的制造方法
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR100906542B1 (ko) 아이씨 집적 기판과 캐리어를 결합하는 구조 및 이 구조의제조 방법
CN1996582B (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
US20060170087A1 (en) Semiconductor device
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
US20230245965A1 (en) Surface finish structure of multi-layer substrate
WO2022141091A1 (zh) 芯片封装及其制作方法、终端设备
US7303984B2 (en) Semiconductor substrate structure and processing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant