CN101118786A - 用于存储器元件的双偏压擦除方法 - Google Patents

用于存储器元件的双偏压擦除方法 Download PDF

Info

Publication number
CN101118786A
CN101118786A CNA200710128723XA CN200710128723A CN101118786A CN 101118786 A CN101118786 A CN 101118786A CN A200710128723X A CNA200710128723X A CN A200710128723XA CN 200710128723 A CN200710128723 A CN 200710128723A CN 101118786 A CN101118786 A CN 101118786A
Authority
CN
China
Prior art keywords
grid
bias
area
memory component
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710128723XA
Other languages
English (en)
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101118786A publication Critical patent/CN101118786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供用在非挥发存储器元件的一种双偏压擦除方法。此双偏压擦除方法为存储器元件的源极区域与漏极区域提供正偏压，且同时地为存储器元件的栅极区域提供负偏压。由于将负偏压供应至栅极，且由于没有将偏压从源极供应至漏极，存储器元件并没有“导通”，且没有电流流过栅极下的沟道。然而，在源极区域与漏极区域上的正偏压生成少数载流子，这些少数载流子被其负电压吸引至栅极区域。这些少数载流子通过负的栅极偏压被注入至氮化硅区域，因此消除存储器元件的任何预先编程。

Description

用于存储器元件的双偏压擦除方法
技术领域
本发明涉及非易失性存储器元件，更确切地说，本发明涉及使用双偏压以擦除该元件的崭新技术。
背景技术
用于非易失性存储数据的存储器已被广泛地使用着。这种存储器元件的例子包括只读存储器(read only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable programmable ROM，EPROM)、电可擦除可编程只读存储器(electrically erasable programmable ROM，EEPROM)与闪速电可擦除可编程只读存储器(flash EEPROM)。闪速存储器通常是指闪速电可擦除可编程只读存储器，其可以将数据的区块一次擦除，而非一次一位地擦除。闪速存储器普及于需要存储大量数据的元件中，例如数码相机与MP3播放器，普遍型式的闪速存储器为基于“浮动栅”存储器元件。
为了简化存储器工艺，而发展出被称为硅氧氮氧硅(SiliconOxide Nitride Oxide Silicon，SONOS)的闪速存储器的型式。SONOS存储器元件的结构、组成与操作在IEEE Electron Device Letters，vol.21，no.11，pp.543-45，Nov.2000中由Boax Eitan等人所提出的论文“在二位非易失性存储单元的新式区域性捕捉”中详细地描述。此论文在此作为本发明的说明书中的参考资料，如同Eitan的论文中所提及的，此硅氧氮氧硅元件是基于硅氧氮氧硅(Silicon OxideNitride Oxide Silicon，SONOS)电荷捕捉区域而非浮动栅配置，其大幅地改善存储器元件的制造能力与用于较小元件尺寸的扩充性。
发明内容
通过使用双偏压擦除方法可改善SONOS存储器元件的擦除时间，此双偏压擦除方法提供正偏压至非易失性存储器元件(例如，SONOS存储器元件)的源极区域与漏极区域，在此同时，提供负偏压至存储器元件的栅极区域。在此过程中，存储器元件并非“导通”且没有电流流过栅极下的沟道，然而，源极区域与漏极区域上的正偏压导引出通过结的“泄漏电流”。
在此说明书中描述的双偏压擦除方法可用于擦除非易失性存储器元件。此外，双偏压擦除方法可与双位存储器元件搭配使用。根据本发明的一个目的，在仅编程存储器元件的一侧后，此双偏压擦除方法可应用于双位非易失性存储器元件。消除此预编程步骤可降低编程此元件所需的时间，且大幅地简化擦除过程。关于本发明的这些与其它特征、目的与实施例将在下文中“具体实施方式”的部分进行描述。
附图说明
本发明的特征、观点与实施例将结合附图进行描述，其中：
图1示出公知的非易失性存储器元件的截面的示意图；
图2示出接收编程此元件的漏极侧的第一编程脉冲的公知的非易失性存储器元件的截面的示意图；
图2A至图2C为描述在第一编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图3示出接收编程此存储器元件的源极侧的第二编程脉冲的公知的非易失性存储器元件的截面的示意图；
图3A至图3C为描述在第二编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图4示出根据本发明的一个实施例的接收擦除脉冲的公知的非易失性存储器元件的截面的示意图；
图4A至图4C为根据本发明的一个实施例，描述在擦除脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图5示出接收福勒-诺德汉(Fowler-Nordheim)编程脉冲的公知的非易失性存储器元件的截面的示意图；
图5A至图5C为根据本发明的一个实施例，描述在福勒-诺德汉编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图6示出接收擦除脉冲的公知的非易失性存储器元件的截面的示意图；
图6A至图6C为根据本发明的一个实施例，描述在擦除脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图7示出接收选择性的福勒-诺德汉编程脉冲的公知的非易失性存储器元件的截面的示意图；
图7A至图7C为根据本发明的一个实施例，描述在选择性的福勒-诺德汉编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图8示出根据本发明的一个实施例，接收擦除脉冲的公知的非易失性存储器元件的截面的示意图；
图8A至图8C为根据本发明的一个实施例，描述在擦除脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图9示出接收另一选择性的福勒-诺德汉编程脉冲的公知的非易失性存储器元件的截面的示意图；
图9A至图9C描述于此选择性的福勒-诺德汉编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图10示出根据本发明的一个实施例，接收擦除脉冲的公知的非易失性存储器元件的截面的示意图；
图10A至图10C描述根据本发明的一个实施例，在擦除脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图11示出接收另一选择性的福勒-诺德汉编程脉冲的公知的非易失性存储器元件的截面的示意图；
图11A至图11C描述在此选择性的福勒-诺德汉编程脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图12示出根据本发明的一个实施例，接收擦除脉冲的公知的非易失性存储器元件的截面的示意图；
图12A至图12C描述根据本发明的一个实施例，在擦除脉冲期间施加到非易失性存储器元件的栅极、漏极与源极的偏压的时序图；
图13示出根据本发明的一个实施例，在二位非易失性存储器元件上的编程结果与擦除脉冲；
图14示出根据本发明的另一实施例，在二位非易失性存储器元件上的编程结果与擦除脉冲。
具体实施方式
在图1中示出代表性的存储器元件100，在图1的例子中，存储器元件为SONOS存储器元件，然而，将明了的是，在此描述的方法可应用至其它非易失性存储器元件。存储器元件100包括形成于衬底115内的掩埋源极区域105与掩埋漏极区域110。同样显示在图1中的是包括氧化硅-氮化硅-氧化硅(oxide-nitride-oxide，ONO)结构121的栅极区域120。此栅极区域120覆盖于衬底115且在源极区域105与漏极区域110之间。在此操作中，在栅极区域120中的氮化硅区域122作为电荷捕捉区域，此电荷捕捉区域可存储空穴与电子，以致能辨别存储器元件100中的编程或非编程状态的任意一种。
编程双位SONOS存储器元件200的漏极侧的步骤描绘在图2中，在图2到图12中，相似的参考符号用以代表相似的特征。在图2中，通过在栅极区域220上提供包括正偏压的第一编程脉冲与正偏压至漏极区域210编程存储器元件的漏极侧。根据本发明的一个实施例，此栅极与漏极偏压分别为约8伏特及5伏特，在第一编程脉冲操作期间，保持源极区域205在0伏特左右的电压。施加第一编程脉冲在栅极220下的沟道中建立反型层，且导致电流从漏极移动至源极(亦即，电子或“主要载流子”从源极移动到漏极)。通过热电子注入，注入从源极205移动至漏极210的一些主要载流子至栅极区域220的氮化硅区域222。在氮化硅区域的漏极侧存储这些主要载流子，且其后编程存储器元件的此侧。通过在漏极侧的氮化硅区域捕捉庞大数量的载流子，有效地提高存储器元件200的漏极侧的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将存储器元件200的漏极侧置于编程状态中。
对应于在第一编程脉冲期间施加至栅极、源极与漏极区域的偏压分别地示出在图2A、图2B与图2C中，如同显示在这些图中的，在时序周期tp1提供第一编程脉冲。图2A显示在时序周期tp1期间，正偏压230为提供至栅极220。图2B显示在相同时序(tp1)，没有任何偏压加至源极205。图2C显示在时序周期tp1期间，正偏压232也施加至漏极210。根据一个实施例，第一编程脉冲包括施加至存储器元件200的栅极区域的8伏特脉冲230，以及在时序周期tp1期间施加至存储器元件200的漏极的5伏特脉冲232。在相同时序tp1提供第一编程脉冲，如同图2B所示，维持源极区域在约0伏特。用于第一编程脉冲的其它可接受的电压包括在7至10伏特范围的Vg，以及在4至6伏特范围的Vd，第一编程脉冲宽度亦可在0.1至1.0微秒范围内。
双位SONOS存储器元件300的源极侧编程的步骤描绘在图3中。在图3中，通过在栅极区域320上提供包括正偏压的第二编程脉冲与正偏压至源极区域305以编程存储器元件的源极侧。根据本发明的一个实施例，此栅极与源极偏压分别为约8伏特及5伏特，在第二编程脉冲操作期间，漏极区域310也在0伏特左右。提供第二编程脉冲在栅极区域320下的沟道中建立反型层，且导致电流从源极移动至漏极(亦即，电子或“主要载流子”从漏极移动到源极)。通过热电子注入的结果，注入从漏极310移动至源极305的一些主要载流子至栅极区域320的氮化硅区域322。在氮化硅区域的源极侧324存储这些主要载流子，且其后编程存储器元件的此侧。通过在氮化硅区域的源极侧324捕捉庞大数量的载流子，有效地提高存储器元件300的源极侧的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将存储器元件300的源极侧置于编程状态中。
对应于在第二编程脉冲期间施加至栅极、源极与漏极区域的偏压分别地在图3A、图3B与图3C中示出，如同显示在这些图上的，在时序周期tp2提供第二编程脉冲。图3A显示在时序周期tp2期间，正偏压331为提供至栅极区域320。图3B显示在相同时序(tp2)，正偏压333亦施加至源极区域305。图3C显示在时序周期tp2期间，保持漏极区域310在0伏特。根据一个实施例，第二编程脉冲包括施加至存储器元件300的栅极区域的8伏特脉冲331，以及在时序周期tp2期间施加至存储器元件300的源极的5伏特脉冲333。在相同时序周期tp2期间，维持在漏极区域的电压偏置在0伏特。用于第二编程脉冲的其它可接受的电压包括在7至10伏特范围的Vg，以及在4至6伏特范围的Vs，第二编程脉冲宽度亦可在0.1至1.0微秒范围中。
对应于一个实施例的用以擦除双位SONOS存储器元件400的擦除周期示出在图4中。示出在图4的擦除周期可在显示在图2与图3中的编程步骤的一个或两者之后提供，且可在其后立即地提供，而无须在存储器元件中插入预先编程步骤以编程任何未编程的位。这将降低擦除此元件的所需时间，因而改善其周期时间。消除用于双位存储器元件的在擦除过程期间的预先编程步骤为改善双偏压擦除的一个优点。如同图4所显示的，擦除脉冲包括施加到源极区域405与漏极区域410的正偏压，在此同时，施加负偏压至栅极区域420，根据一个实施例，施加至源极区域405与漏极区域410的偏压为约4～6伏特，且施加至栅极区域420的偏压为约-5～-10伏特。
由于负偏压被施加至栅极区域420，在栅极区域420下的沟道中并没有形成反型层，也就是说存储器元件没有被导通。在此同时，然而，由于正偏压的施加，小量的泄露电流从源极区域405与漏极区域410流入衬底415(由少数载流子417表示)，这些少数载流子可在之后被注入至栅极的氮化硅区域422。
当这些空穴注入至氮化硅区域422时，可对之前存储的负电荷进行补偿，因此擦除了此存储器元件400中的任何预先编程。
在擦除脉冲期间对应于施加到栅极、源极与漏极区域的偏压的时序图分别地示出在图4A、图4B与图4C中。如同这些图示所示出的，在时间周期te期间提供擦除脉冲。图4显示在时间周期te期间，施加负偏压434至栅极区域420，图4B显示在时间周期te期间正偏压436亦施加至源极区域405，图4C显示正偏压437在时间周期te期间亦施加至漏极区域410。根据一个实施例，在时间周期te期间，擦除脉冲包括约-5～-10伏特的偏压434，其施加至存储器元件400的栅极区域；约4～6伏特的偏压436，其施加至源极区域，以及约4～6伏特的偏压437，其施加至漏极区域。
在公知的元件中，使用能带间热空穴注入(band-to-bandhot hole injection，BTBHH)以擦除SONOS存储器元件的每一位，BTBHH一次执行一个位且区隔编程步骤。故举例来说，由在可同时擦除两个位且可避免预先编程步骤，执行以上所述的双偏压擦除方法将较使用于公知元件中的方法更快。
编程单位SONOS存储器元件500的步骤示出在图5中，然而需了解的是，SONOS元件500仅为例示性。在图5中，当保持存储器元件的源极505与漏极510区域在约0伏特偏压时，通过在栅极区域520上施加包括负偏压的编程脉冲，而编程元件500。根据一个实施例，施加到栅极的负偏压为约-20伏特，其它可接受的偏压包括在-14至-20伏特的范围内的电压。施加此高负偏压至栅极区域520经由福勒-诺德汉(Fowler-Nordheim)隧穿效应注入主要载流子至栅极区域520的氮化硅区域522，在氮化硅区域522捕捉一定数量的电荷将有效地提高此元件的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将此存储器元件500置于编程状态中。
对应于编程脉冲期间施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图5A、图5B与图5C中。如同这些图示所示，在时序周期tp3期间提供此编程脉冲，图5A显示在时序周期tp3期间，施加负偏压531至栅极区域520。图5B与图5C显示在时序周期tp3期间，源极区域505与漏极区域510被保持在约0伏特左右。根据一个实施例，编程脉冲包括施加至存储器元件500的栅极区域的-20伏特的脉冲531。其它用在编程脉冲的可接受的电压包括在-14至-20伏特的电压Vg编程脉冲宽度也可在1毫秒至100毫秒的范围内。
在图5中示出的用以擦除单位SONOS存储器元件的擦除周期被示出在图6中。如图6所示，擦除脉冲包括施加至存储器元件600的源极区域605与漏极区域610的正偏压，在此同时，施加负偏压至栅极区域620。根据一个实施例，施加到源极区域605与漏极区域610的偏压为约5伏特，且施加到栅极区域620的偏压为约-8伏特。由于负偏压施加到栅极区域620，在栅极区域620下的沟道并没有形成反型层，也就是说存储器元件600并没有被导通，在此同时，然而，由于正偏压施加在其上的缘故，少量的泄漏电流从源极区域605与漏极区域610流过而进入衬底(由少数载流子617所表示)。这些空穴可在其后被注入至栅极的氮化硅区域622，由于可在之后注入这些空穴至氮化硅区域622，其可中和之前所存储的负电荷，因此在存储器元件600中擦除预先的编程。
对应在编程脉冲期间施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图6A、图6B与图6C中。如同这些图示所示的，在时序周期te2期间提供此擦除脉冲，图6A显示在时序周期te2期间，施加负偏压634至栅极区域620。图6B与图6C显示在时序周期te2期间，源极区域605与漏极区域610接收正偏压639。根据一个实施例，在时序周期te2期间，擦除脉冲包括施加至存储器元件600的栅极区域的约-5～-10伏特的偏压634，以及施加至存储器元件600的源极区域605与漏极区域610的约4~6伏特的偏压639。
用于编程单位SONOS存储器元件700的替代方法被示出在图7中，同样地，SONOS元件700仅为示例性的。在图7中，通过施加包括负偏压的编程脉冲在栅极区域720上与施加正偏压在存储器元件的源极区域705与漏极区域710上，以编程存储器元件700。在此，然而施加至栅极区域720的负偏压为少于例如约施加至图5的负偏压的一半，据此，图7所示的方法适宜低电压应用。
根据一个实施例，施加至栅极区域720的偏压为约-10伏特，且源极区域705与漏极区域710接收约10伏特的偏压。用于编程脉冲的其它可接受电压包括在-7至-10伏特的电压Vg，且电压Vd与电压Vs为在7至10伏特的范围。施加负偏压至栅极区域720，同时正偏压源极区域705与漏极区域710以经由福勒一诺德汉隧穿效应注入主要载流子至栅极区域720的氮化硅区域722，在氮化硅区域722捕捉一定数量的负电荷将有效地提高存储器元件700的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将此存储器元件700置于编程状态中。
对应于编程脉冲期间施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图7A、图7B与图7C中。如同这些图示所示的，在时序周期tp4期间提供此编程脉冲，图7A显示在时序周期tp4期间，施加负偏压731至栅极720。图7B显示在时序周期tp4期间，施加至源极区域705的正偏压732，且图7C显示在时序周期tp4期间，施加至漏极区域710的正偏压733。根据一个实施例，在时序周期tp4期间，编程脉冲包括施加至栅极区域720的约-10伏特的负偏压731，以及施加至的源极区域705与漏极区域710的约10伏特的正偏压732、733。其它用在第二编程脉冲的可接受的电压包括在-7至-10伏特的范围的电压Vg，且电压Vd、Vs为在7至10伏特的范围内，第二编程脉冲宽度亦可为在1毫秒至100毫秒的范围内。
图7所示用以擦除单位SONOS存储器元件的擦除周期被示出在图8中。如同图8所示，擦除脉冲包括施加至存储器元件800的源极区域805与漏极区域810的正偏压，在此同时，施加负偏压至栅极区域820。根据一个实施例，施加到源极区域805与漏极区域810的偏压为约5伏特，且施加到栅极区域820的偏压为约-8伏特。由在负偏压施加到栅极区域820，并无法在栅极区域820下的沟道形成反型层，也就是说存储器元件800并没有被导通，在此同时，然而，由在正偏压施加在其上的缘故，少量的泄漏电流从源极区域805与漏极区域810流过而进入衬底815(由少数载流子817所表示)。这些少数载流子可在其后被注入至栅极的氮化硅区域822，由于可在之后注入这些少数载流子至氮化硅区域822，其可中和之前所存储的负电荷，因此在存储器元件800中擦除预先的编程。
对应于擦除脉冲期间施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图8A、图8B与图8C中。如同这些图示所示的，在时序周期te3期间提供此擦除脉冲，图8A显示在时序周期te3期间，施加负偏压834至栅极区域820。图8B与图8C显示在时序周期te3期间，个别地施加至源极区域805与漏极区域810的正偏压836与837。根据一个实施例，在时序周期te3期间，擦除脉冲包括施加至存储器元件800的栅极区域的约-5~-10伏特的负偏压834，以及施加至存储器元件800的源极805与漏极810的约4~6伏特的正偏压836、837。
用于编程单位SONOS存储器元件900的替代方法被示出在图9中，同样地，SONOS元件900仅为示例性的。在图9中，通过在栅极920上施加包括正偏压的编程脉冲，同时存储器元件的源极区域905与漏极区域910为约0伏特，编程存储器元件900。根据一个实施例，施加在栅极区域920的正偏压为约20伏特，同时源极区域905和漏极区域910被保持在约0伏特，用于栅极区域920的其它可接受偏压为在包括14伏特至20伏特范围。提供此高正偏压至栅极区域920，同时经由福勒-诺德汉隧穿效应，保持源极区域905与漏极区域910在0伏特以从衬底915注入多数载流子至栅极区域920的氮化硅区域922。在氮化硅区域922捕捉一定数量的负电荷将有效地提高存储器元件900的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将此存储器元件900置于编程状态中。
对应于施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图9A、图9B与图9C中。如同这些图示所示的，在时序周期tp5期间提供此编程脉冲，图9A显示在时序周期tp5期间，施加正偏压931至栅极区域920。图9B与图9C显示在时序周期tp5期间，保持源极区域905与漏极区域910在约0伏特的偏压。根据一个实施例，在时序周期tp5期间，编程脉冲包括施加至存储器元件900的栅极区域920的约20伏特的正偏压931，同时保持源极区域905与漏极区域910的偏压在约0伏特。其它用于编程脉冲的可接受的电压包括在14至20伏特的电压Vg，编程脉冲宽度也可在1毫秒至100毫秒的范围内。
示出在图9用以擦除单位SONOS存储器元件的擦除周期被示出在图10中。如同图10所示，擦除脉冲包括施加至存储器元件1000的源极区域1005与漏极区域1010的正偏压，在此同时，施加负偏压至栅极区域1020。根据一个实施例，施加到源极区域1005与漏极区域1010的偏压为约4～6伏特，且施加到栅极区域1020的偏压为约-5～-10伏特。由在负偏压施加到栅极区域1020，并无在栅极1020下的沟道形成反型层，也就是说存储器元件1000并没有导通，在此同时，然而，由于正偏压施加在其上的缘故，少量的泄漏电流从源极区域1005与漏极区域1010流过而进入衬底1015(由少数载流子1017所表示)。这些空穴可在其后被注入至栅极区域1020的氮化硅区域1022，由于可在之后注入这些空穴至氮化硅区域1022，其可中和之前所存储的负电荷，因此在存储器元件1000中擦除预先的编程。
对应于擦除脉冲期间施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图10A、图10B与图10C中。如同这些图示所示的，在时序周期te4期间提供此擦除脉冲，图10A显示在时序周期te4期间，施加负偏压1034至栅极区域1020。图10B与图10C显示在时序周期te4期间，个别地施加至源极区域1005与漏极区域1010的正偏压1036与1037。根据一个实施例，在时序周期te4期间，擦除脉冲包括施加至存储器元件1000的栅极区域的约-5～-10伏特的负偏压1034，以及施加至的存储器元件1000的源极区域1005与漏极区域1010的约4～6伏特的正偏压1036、1037。
用于编程单位SONOS存储器元件1100的替代方法被示出在图11中，同样地，此SONOS元件仅为示例性的。在图11中，通过施加包括正偏压的编程脉冲在栅极区域1120上与施加负偏压在存储器元件1110的源极区域1105与漏极区域1110上，以编程存储器元件1100。在此，然而施加至栅极区域1120的正偏压为小于图9的例子，据此，示出在图11的方法适宜低电压应用。
根据一个实施例，施加至栅极区域1120的偏压为约10伏特，同时施加至源极区域1105与漏极区域1110的偏压为约-10伏特。用于编程脉冲的其它可接受电压包括在7至10伏特的范围的电压Vg，且电压Vd、电压Vs与Vsub在-7至-10伏特的范围。施加正偏压至栅极区域1120，同时施加负偏压至源极区域1105与漏极区域1110以经由福勒-诺德汉隧穿效应从衬底1115注入电子至栅极区域1120的氮化硅区域1122，在氮化硅区域1122捕捉一定数量的负电荷将有效地提高存储器元件1100的临界电压Vt达数伏特。通过提高此临界电压Vt以有效地将此存储器元件1100置于编程状态中。
在编程脉冲期间，对应于施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图11A、图11B与图11C中。如同这些图示所示的，在时序周期tp6期间提供此编程脉冲，图11A显示在时序周期tp6期间，施加正偏压1131至栅极区域1120。图11B与图11C显示在时序周期tp6期间，分别地施加负偏压1132与1133至源极区域1105与漏极区域1110。根据一个实施例，在时序周期tp6期间，编程脉冲包括施加至存储器元件1100的栅极区域1120的约10伏特的正偏压1131，同时分别地施加约-10伏特的负偏压1132与1136至源极区域1105与漏极区域1110。其它用于编程脉冲的可接受的电压包括在7至10伏特的电压Vg，且电压Vd、电压Vs与Vsub为在-7至-10伏特的范围，编程脉冲宽度也可在1毫秒至100毫秒的范围内。
图11所示用以擦除单位SONOS存储器元件的擦除周期被示出在图12中。如同图12所示，擦除脉冲包括施加至存储器元件1200的源极区域1205与漏极区域1210的正偏压，在此同时，施加负偏压至栅极区域1220。根据一个实施例，施加到源极区域1205与漏极区域1210的偏压为约4～6伏特，且施加到栅极区域1220的偏压为约-5～-10伏特。由于负偏压施加到栅极区域1220，并无法在栅极区域1220下的沟道形成反型层，也就是说存储器元件1200并没有被导通。在此同时，然而，由于正偏压施加在其上的缘故，少量的泄漏电流从源极区域1205与漏极区域1210流过(由少数载流子1217所表示)。这些空穴可在其后被注入至栅极区域1220的氮化硅区域1222，由于可在之后注入这些少数载流子至氮化硅区域1222，其可中和先前所存储的负电荷，因此在存储器元件1200中擦除预先的编程。
在擦除脉冲期间对应于施加至栅极、源极与漏极区域的偏压的时序图分别地示出在图12A、图12B与图12C中。如同这些图示所示的，在时序周期te5期间提供此擦除脉冲，图12A显示在时序周期te5期间，施加负偏压1234至栅极区域1220。图12B与图12C显示在时序周期te5期间，个别地施加至源极区域1205与漏极区域1210的正偏压1236与1237。根据一个实施例，在时序周期te5期间，擦除脉冲包括施加至存储器元件1200的栅极区域的约-5～-10伏特的负偏压1234，以及施加至存储器元件1200的源极区域1205与漏极区域1210的约4～6伏特的正偏压1236、1237。
在图13中示出用在双位SONOS存储器元件的编程与擦除曲线，在图13中，曲线1305描绘了作用于存储器元件右位的编程与擦除的效应。首先，编程右位时，曲线1305显示存储器元件的右侧的临界电压Vt由约2.3伏特被提高至约5.4伏特，曲线1310示出在存储器元件的左位上的变化，在编程右位的期间，曲线1310仅从约2.9伏特被提高至约3.2伏特。此显示了用于SONOS存储器元件的左右位可分别编程的操作。
在双偏压擦除(DBE)周期期间，施加如同图4所描述的擦除脉冲至存储器元件上，由于邻近编程的右位的电场远大在邻近未编程的左位的电场，更多的移动空穴将被吸引至存储器元件的右侧而非左侧。结果，对应于右位1305的擦除曲线相较于对应在左位1310的擦除曲线更陡地下降。最后，曲线1305与1310几乎在同时间到达近似的临界电压(约2.2伏特)，此将有效地消除可见在许多存储器元件的过度擦除编程。
用于双位SONOS存储器元件的编程与擦除脉冲的另一观点示出在图14中，在图14中，曲线1405描绘了作用于存储器元件的右位的编程与擦除的效应，且曲线1410描绘了作用于存储器元件的左位的这些操作的效应。在图14中，右位与左位在同时间编程，在此编程时间1415的期间，用于右位与左位的临界电压由约2.3伏特被提高至约5.7伏特。在双偏压擦除周期1420期间，如同描述在图4中的擦除脉冲，施加适当的擦除脉冲至存储器元件，由此降低了存储器元件的每一侧的临界电压。
以上已描述了本发明的特定实施例，然而需了解的是，上述的实施例仅为示例性的。也就是说，本发明不应受限于上述的实施例，更进一步来说，在对照上述的描述与附图时，在此已描述过的本发明的范围应仅受限在下述的权利要求书的范围内。

Claims (11)

1.一种用以擦除非易失性存储器元件的方法，所述非易失性存储器元件包括形成在衬底中的源极区域、形成在所述衬底中的漏极区域、形成在所述衬底之上且覆盖部分所述源极与漏极区域的栅极区域，以及在所述栅极区域中的一个存储层，所述方法包括：
在相同的时间为所述源极与漏极区域提供正偏压，以生成少数载流子；以及
为所述栅极区域提供负偏压，以将所述少数载流子吸引至所述存储层。
2.如权利要求1所述的方法，其中所述栅极区域包括氧化硅-氮化硅-氧化硅(oxide-nitride-oxide)结构。
3.如权利要求1所述的方法，其中所述正偏压包括从源极与漏极区域至衬底测量的约4～6伏特的偏压，且其中所述负偏压包括从栅极区域至衬底测量的约-5～-10伏特的偏压。
4.如权利要求2所述的方法，其中提供所述正偏压与负偏压约100~1000微秒的时间。
5.如权利要求1所述的方法，其中所述存储器元件包括双位硅氧氮氧硅(Silicon Oxide Nitride Oxide Silicon，SONOS)存储器单元。
6.如权利要求5所述的方法，其中所述擦除的步骤不包括预先编程的操作。
7.如权利要求1所述的方法，其中所述存储器元件为与非门(NAND)存储器电路的一部分。
8.如权利要求1所述的方法，其中所述存储器元件为或非门(NOR)存储器电路的一部分。
9.一种用以擦除双位硅氧氮氧硅存储器元件的方法，所述双位硅氧氮氧硅存储器元件包括形成在衬底中的源极区域、形成在所述衬底中的漏极区域、形成在所述衬底上且覆盖部分所述源极与漏极区域的栅极区域，所述栅极区域包括氧化硅-氮化硅-氧化硅层，所述方法包括：
为所述源极与漏极区域提供正偏压，以生成少数载流子；以及
为所述栅极区域提供负偏压，以将所述少数载流子吸引至所述栅极的所述氮化硅区域。
10.如权利要求9所述的方法，其中所述双位存储器元件仅有一侧在所述擦除步骤之前被编程。
11.如权利要求10所述的方法，其中在所述擦除步骤之前没有预先编程的步骤。
CNA200710128723XA 2006-08-01 2007-07-12 用于存储器元件的双偏压擦除方法 Pending CN101118786A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/461,492 US20080031052A1 (en) 2006-08-01 2006-08-01 A double-bias erase method for memory devices
US11/461,492 2006-08-01

Publications (1)

Publication Number Publication Date
CN101118786A true CN101118786A (zh) 2008-02-06

Family

ID=39028995

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710128723XA Pending CN101118786A (zh) 2006-08-01 2007-07-12 用于存储器元件的双偏压擦除方法

Country Status (3)

Country Link
US (1) US20080031052A1 (zh)
CN (1) CN101118786A (zh)
TW (1) TW200814336A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN110010700A (zh) * 2019-04-18 2019-07-12 电子科技大学 背栅控制的栅极抽取和注入场效应晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442400B (zh) * 2010-02-22 2014-06-21 Acer Inc 記憶體元件之操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388069A (en) * 1992-03-19 1995-02-07 Fujitsu Limited Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6356482B1 (en) * 2000-02-24 2002-03-12 Advanced Micro Devices, Inc. Using negative gate erase voltage to simultaneously erase two bits from a non-volatile memory cell with an oxide-nitride-oxide (ONO) gate structure
US6219276B1 (en) * 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
TW490675B (en) * 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6747899B2 (en) * 2001-05-14 2004-06-08 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
US6639271B1 (en) * 2001-12-20 2003-10-28 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
US7031196B2 (en) * 2002-03-29 2006-04-18 Macronix International Co., Ltd. Nonvolatile semiconductor memory and operating method of the memory
US7035147B2 (en) * 2003-06-17 2006-04-25 Macronix International Co., Ltd. Overerase protection of memory cells for nonvolatile memory
US6914819B2 (en) * 2003-09-04 2005-07-05 Macronix International Co., Ltd. Non-volatile flash memory
US7015101B2 (en) * 2003-10-09 2006-03-21 Chartered Semiconductor Manufacturing Ltd. Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof
US7038928B1 (en) * 2004-11-17 2006-05-02 Macronix International Co., Ltd. Method of determining optimal voltages for operating two-side non-volatile memory and the operating methods
US7709334B2 (en) * 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN110010700A (zh) * 2019-04-18 2019-07-12 电子科技大学 背栅控制的栅极抽取和注入场效应晶体管

Also Published As

Publication number Publication date
TW200814336A (en) 2008-03-16
US20080031052A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
CN101090118B (zh) 非易失性存储器衬底瞬时热载流子注入编程和擦除方法
US7471564B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
US6721204B1 (en) Memory erase method and device with optimal data retention for nonvolatile memory
CN100524776C (zh) 用以解决电荷陷获非易失性存储器中难以擦除状态的方法
CN101295545B (zh) 用以操作双边偏压与非存储器阵列的方法
EP1215681A2 (en) Program and erase methods in twin MONOS cell memories
CN101295540B (zh) 用以增强存储装置的保留特性的方法
CN101221956A (zh) 操作具有氧化/氮化多层绝缘结构非易失存储单元的方法
CN100524530C (zh) 控制存储器单元的临界电压分布的脉冲宽度收敛法
CN101093839A (zh) 存储器元件
EP2005436A2 (en) Methods for erasing and programming memory devices
CN101221987A (zh) 具有多晶硅多层绝缘结构的非易失性存储单元
WO2007117610A2 (en) Methods for erasing memory devices and multi-level programming memory device
TWI230944B (en) Overerase protection of memory cells for nonvolatile memory
CN100379028C (zh) 电子电路、系统、非挥发性存储器及其操作方法
CN101118786A (zh) 用于存储器元件的双偏压擦除方法
TW201025340A (en) Window enlargement by selective erase of non-volatile memory cells
CN101013703B (zh) 一种用于辅助电荷存储器器件的阵列结构
JP5869139B2 (ja) 分離した消去ゲートを有するスプリットゲート型不揮発性浮遊ゲートメモリセルをプログラミングする方法
EP1555673B1 (en) Nonvolatile semiconductor memory and operating method of the memory
US20070206424A1 (en) Method for erasing non-volatile memory
CN100505317C (zh) 存储器元件
US7684252B2 (en) Method and structure for operating memory devices on fringes of control gate
US7596030B2 (en) Method for improving memory device cycling endurance by providing additional pulse
CN101093840A (zh) 扩展第二位元操作裕度的存储器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080206