CN101118780B - 一种具有感测放大器的闩锁器 - Google Patents
一种具有感测放大器的闩锁器 Download PDFInfo
- Publication number
- CN101118780B CN101118780B CN2007101521881A CN200710152188A CN101118780B CN 101118780 B CN101118780 B CN 101118780B CN 2007101521881 A CN2007101521881 A CN 2007101521881A CN 200710152188 A CN200710152188 A CN 200710152188A CN 101118780 B CN101118780 B CN 101118780B
- Authority
- CN
- China
- Prior art keywords
- signal
- complementary
- amplifying
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 56
- 238000002955 isolation Methods 0.000 claims description 8
- LJLYTUYNVSHXQB-SOONXTGKSA-N [(2R,3S,4R,5R)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methyl N-[2-(6-hydroxy-1,3-benzothiazol-2-yl)-1,3-thiazole-4-carbonyl]sulfamate Chemical compound Nc1ncnc2n(cnc12)[C@@H]1O[C@H](COS(=O)(=O)NC(=O)c2csc(n2)-c2nc3ccc(O)cc3s2)[C@@H](O)[C@H]1O LJLYTUYNVSHXQB-SOONXTGKSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
一种具有感测放大器的闩锁器，包含感测放大器和闩锁电路。所述的感测放大器包含：预充电电路，接受所述的第一控制信号的控制，用以在接收所述的输入信号与所述的互补输入信号之前，将所述的放大信号与所述的互补放大信号充电至一预定电压值；以及放大电路，接受所述的第一控制信号与所述的第二控制信号的控制，用以放大所述的输入信号与所述的互补输入信号的电压电位，并产生所述的放大信号与所述的互补放大信号；闩锁电路用来闩锁所述的放大信号与所述的互补放大信号的电压电位，并产生一输出信号与一互补输出信号。本发明输出信号与互补输出信号的变动频率减少，因此节省很多功率，不容易产生突波和误动作，更适合高速电路的运用。
Description
技术领域
本发明涉及的是一种闩锁器(latch)，特别涉及的是一种具有感测放大器的闩锁器(sense amplifier-based latch)，应用于一动态随机存储器电路。
背景技术
图1是根据一现有的动态随机存储器(dynamic random access memory，DRAM)电路架构，从记忆胞110到数据线放大器(data line sense amplifier)的简化数据路径(datapath)示意图。参考图1所示，通过过字元线WL将晶体管112导通(turnon)之后，放在电容C的位元数据，从记忆胞(memory cell)110经过长长的位元线(bit line)BL、受控制信号BSEN所控制的位元开关(bit switch)122、区域数据线(local data line)LDQ、受控制信号SWEN所控制的主数据开关(main dataswitch)(或传输闸)124、主数据线(master data line，MDQ)，最后被传递到I/O数据总线时信号已非常微弱。因此，在现有的动态随机存储器架构中，设有两个感测放大器来放大信号，第一个是位元线感测放大器(BLSA)120，第二个是数据线感测放大器(MDQSA)130，而后者是由N(N≥1，N为正整数)对主数据线对(MDQ1/MDQ1B～MDQN/MDQNB)所分享，也是本说明书将探讨的主题。
图2是现有数据线感测放大器的信号时序图。参考图2，在数据隔离信号SAISO被启动(低电压电位)时，上述N对主数据线对中只有一对主数据线对，假设是数据线信号MDQ与互补数据线信号MDQB，被允许进入数据线感测放大器(图未示)。接着，在控制信号SAEN被启动(高电压电位)时，两个信号MDQ、MDQB被放大以产生一输出信号DT与一互补输出信号DTB。从图2的时序图可以看到，输出信号DT/DTB除了在时段data_window输出相对应的数据之外，随即回到原来的低电位状态。由于输出信号DT/DTB被反复地双态触发(toggle)，故功率(power)消耗得比较多，比较容易产生突波(glitch)，进而容易产生误动作。另一方面，因为时段data_window的周期太短，对于能正确地撷取到输出信号DT/DTB中的数据的控制电路，其复杂度会比较高。
为了同时解决使用数据线感测放大器所存在的上述问题，故提出本发明。
发明内容
本发明的目的之一，在于提供一种具有感测放大器的闩锁器，不仅减少功率消耗、并适合高速存储器的应用。
为实现本发明的目的，本发明采用的技术方案是：
一种具有感测放大器的闩锁器，其包含：
一感测放大器，接受一第一控制信号与一第二控制信号的控制，用来将一输入信号与一互补输入信号放大，以产生一放大信号与一互补放大信号；以及
一闩锁电路，用来闩锁所述的放大信号与所述的互补放大信号的电压电位，并产生一输出信号与一互补输出信号；
其中，所述的感测放大器包含：
一预充电电路，所述预充电电路包括三个PMOS晶体管，该三个PMOS晶体管的栅极均连接至所述第一控制信号；且其中第一PMOS晶体管(Mp5)与第二PMOS晶体管(Mp6)的源极连接工作电压，漏极分别连接所述输入信号和互补输入信号，第三PMOS晶体管(Mp8)的源极和漏极分别连接所述互补输入信号和输入信号；
一放大电路，所述放大电路包括三个PMOS晶体管和三个NMOS晶体管，其中第四和第五PMOS晶体管(Mp7、Mp9)的源极连接至工作电压Vdd，第三NMOS晶体管(MN3)的源极接地，第六PMOS晶体管(Mp10)和第三NMOS晶体管(MN3)的漏极以及第一和第二NMOS晶体管(MN1、MN2)的源极之间相连，第五PMOS晶体管(Mp9)、第一NMOS晶体管(MN1)的漏极与第四PMOS晶体管(Mp7)、第二NMOS晶体管(MN2)的栅极接收互补输入信号，第四PMOS晶体管(Mp7)、第二NMOS晶体管(MN2)的漏极与第五PMOS晶体管(Mp9)、第一NMOS晶体管(MN1)的栅极接收输入信号，而第六PMOS晶体管(Mp10)的栅极连接第一控制信号，第三NMOS晶体管(MN3)的栅极连接第二控制信号。
依据本发明之一实施例，本发明具有感测放大器的闩锁器，其进一步包含一输入电路以及一输出电路。输入电路，其包含多个相同的输入单元，每一输入单元接收一数据线信号与一互补数据线信号，并接收一数据隔离信号的控制，而且，同一时间内，在这些输入单元中，只有一个输入单元的数据隔离信号被启动，使得该输入单元接收的该数据线信号与该互补数据线信号输出为该输入信号与该互补输入信号。输出电路，接受一第三控制信号的控制，用以将该输出信号的电压电位传送至一输出/入数据总线。
其中，该闩锁电路可以利用两个与非门、或两个或非门来实施。
通过实施上述技术方案，采用本发明的闩锁电路，使得输出信号的变动频率比较低，只有在信号内含的数据有变化时才有变动。当输出信号的下一笔数据等于上一笔数据(例如都等于1)时，输出信号波形并没有变化，感测放大器除了执行感测与预充电动作时有电量消耗之外，并不会有多余电量消耗。因此，本发明不仅为存储器电路节省了大量功率，信号中也较不容易产生突波与误动作。
另一方面，因为输出信号中时段data_window的周期较宽，所以控制电路能更轻易地、正确地撷取到输出信号中的数据，而不需额外的硬件线路控制。因此，本发明不仅完全相容于动态随机存储器的管线式(pipelining)传输特性，更加快了数据路径的数据传输率(data transfer rate)，因此非常适合高速电路的应用。
附图说明
图1是根据一现有的动态随机存储器架构，从记忆胞到数据线放大器的简化数据路径示意图；
图2为现有数据线感测放大器的信号时序图；
图3为依据本发明之一实施例的架构示意图；
图4为本发明的信号时序图；
图5为图3中的感测放大器的较详细架构示意图。
附图标记说明：110-记忆胞；120-位元线感测放大器；122-位元开关；124-主数据开关；130-数据线感测器放大器；300-具有感测放大器的闩锁器；310-感测放大器；320-闩锁电路；321、322、333-与非门；330-输出电路；331、332-非门；334-或非门；340-输入电路；341～34N-输入单元；512-预充电电路；514-放大电路；MN1、MN2、MN3、MN4、112-NMOS晶体管；Mp1～Mp11-PMOS晶体管；C-电容；WL-字元线；BL-位元线；SWEN、BSEN、SOENB-控制信号；I/O-数据总线；SAISO-数据隔离信号；DQ-输入信号；DQB-互补输入信号；DT_DLSA-放大信号；DTB_DLSA-互补放大信号；DT-输出信号；DTB-互补输出信号；MDQPUB、SASN-控制信号。
具体实施方式
图3为依据本发明之一实施例的架构示意图。图4为本发明的信号时序图。
参考图3所示，本发明具有感测放大器的闩锁器300，适用于一般的动态随机存储器电路，包含一输入电路340、一感测放大器310、一闩锁电路320以及一输出电路330。输入电路340包含多个相同的输入单元341～34N(N≥1，N为正整数)，其中，输入单元的个数视应用时需要而定，每一输入单元接收一数据线信号(MDQ1～MDQN)与一互补数据线信号(MDQ1B～MDQNB)，并受一数据隔离信号(SAISO1～SAISON)的控制，而且，同一个时间内，在这些输入单元341～34N中，只有一个输入单元的数据隔离信号被启动(在图4中的SAISO为低电压电位)，使得该被启动的输入单元所接收的该数据线信号与该互补数据线信号输出为输入信号DQ与互补输入信号DQB(图4未示)。
闩锁电路320用来闩锁放大信号DT_DLSA与互补放大信号DTB_DLSA的电压电位，并产生一输出信号DT与一互补输出信号DTB。本实施例中的闩锁电路320以两个与非门321、322来实施，是一个典型的S-R闩(S-R latch)。其中，与非门321接收互补放大信号DTB_DLSA和互补输出信号DTB，用来产生输出信号DT，与非门322接收放大信号DT_DLSA和输出信号DT，用来产生互补输出信号DTB。闩锁电路320也可以采用两个或非门来替换，但是本发明的应用并不以此为限，现存或将来发展出来的其他闩锁电路也可适用于本发明的概念。
输出电路330包含两个非门331、332、一个与非门333、一个或非门334、一个PMOS晶体管(transistor)Mp11、以及一个NMOS晶体管MN4。输出电路330接受一控制信号SOENB的控制，接收输出信号DT与互补输出信号DTB，在控制信号SOENB为低电压电位的情况下(图4未示)，控制信号SOENB随即被非门332反转为高电压电位，进而允许输出信号DT(也就是被放大的输入信号DQ)通过与非门333，以及允许互补输出信号DTB(也就是被放大的互补输入信号DQB)通过非门331与或非门334之后，利用导通PMOS晶体管Mp11、或NMOS晶体管MN4，将输出信号DT正确的电压电位通过节点A传送至一输出/入数据总线I/O。
感测放大器310接受两个控制信号MDQPUB、SASN的控制，将输入信号DQ与互补输入信号DQB放大之后，产生一放大信号DT_DLSA与一互补放大信号DTB_DLSA。以下详述感测放大器310的架构。
图5为图3中的感测放大器的较详细架构示意图。
感测放大器310包含一预充电(precharge)电路512与一放大电路514。预充电电路512由三个PMOS晶体管Mp5、Mp6、Mp8所组成，接受控制信号MDQPUB的控制，用以在接收输入信号DQ与互补输入信号DQB之前，先将放大信号DT_DLSA与互补放大信号DTB_DLSA充电至一预定电压值(例如Vdd)。在电路的架构上，晶体管Mp5、Mp6的源极连接至工作电压Vdd，晶体管Mp6的漏极与Mp8的源极相连，并接收互补输入信号DQB；晶体管Mp5、Mp8的漏极接收输入信号DQ，而三个PMOS晶体管Mp5、Mp6、Mp8的栅极彼此相连接，同时接受控制信号MDQPUB的控制。如图4所示，在控制信号MDQPUB为低电压电位的情况下，三个PMOS晶体管Mp5、Mp6、Mp8同时导通，进而将放大信号DT_DLSA与互补放大信号DTB_DLSA充电至一预定电压值Vdd。须注意的是，预充电电路512在预充电时，其他电路并没有电量消耗(charge consumption)。
另一方面，放大电路514同时接受两个控制信号MDQPUB、SASN的控制，如图4所示，在控制信号MDQPUB、SASN为高电压电位的情况下，用以放大输入信号DQ与互补输入信号DQB的电压电位，并产生放大信号DT_DLSA与互补放大信号DTB_DLSA。根据本实施例，放大电路514为一交叉耦合型(cross-coupled)感测放大器，由三个PMOS晶体管Mp7、Mp9、Mp10以及三个NMOS晶体管MN1、MN2、MN3所组成。在电路的架构上，晶体管Mp7、Mp9的源极连接至工作电压Vdd，晶体管MN3的源极接地，晶体管Mp10、MN3的漏极以及晶体管MN1、MN2的源极之间相连，晶体管Mp9、MN1的漏极与晶体管Mp7、MN2的栅极接收互补输入信号DQB，晶体管Mp7、MN2的漏极与晶体管Mp9、MN1的栅极接收输入信号DQ，而晶体管Mp10接受控制信号MDQPUB的控制，晶体管MN3接受控制信号SASN的控制。如图4所示，在控制信号MDQPUB、SASN为高电压电位的情况下，原先两个数据线信号DQ、DQB的电压差只有些微的差距，经过放大电路514放大之后，放大信号DT_DLSA与互补放大信号DTB_DLSA之间的电压差就被拉开了。
请比较图2与图4中的输出信号DT/DTB的波形，相形之下，图4中的输出信号DT/DTB的变动频率比较低，只有在信号内含的数据有变化时才有变动，这是本发明采用闩锁电路320所带来的特点与好处。从图4可以看到，当输出信号DT的下一笔数据等于上一笔数据(例如都等于1)时，输出信号DT/DTB波形并没有变化，感测放大器310除了执行感测与预充电动作时有电量消耗之外，并不会有多余电量消耗。因此，本发明不仅为存储器电路节省了大量功率，信号中也较不容易产生突波与误动作。
另一方面，因为输出信号DT/DTB中时段data_window的周期较宽，故控制电路能更轻易地、正确地撷取到输出信号DT/DTB中的数据，而不需额外的硬件线路控制。因此，本发明不仅完全相容于动态随机存储器的管线式(pipelining)传输特性，更加快了数据路径的数据传输率(data transfer rate)，故非常适合高速电路的应用。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的权利要求可限定的范围之内。
Claims (6)
1.一种具有感测放大器的闩锁器，其特征在于，其包含：
一感测放大器，接受一第一控制信号与一第二控制信号的控制，用来将一输入信号与一互补输入信号放大，以产生一放大信号与一互补放大信号；以及
一闩锁电路，用来闩锁所述的放大信号与所述的互补放大信号的电压电位，并产生一输出信号与一互补输出信号，所述的闩锁电路为一个闩，由两个与非门或两个或非门构成；
其中，所述的感测放大器包含：
一预充电电路，所述预充电电路包括三个PMOS晶体管，该三个PMOS晶体管的栅极均连接至所述第一控制信号；且其中第一PMOS晶体管(Mp5)与第二PMOS晶体管(Mp6)的源极连接工作电压，漏极分别连接所述输入信号和互补输入信号，第三PMOS晶体管(Mp8)的源极和漏极分别连接所述互补输入信号和输入信号；
一放大电路，所述放大电路包括三个PMOS晶体管和三个NMOS晶体管，其中第四和第五PMOS晶体管(Mp7、Mp9)的源极连接至工作电压Vdd，第三NMOS晶体管(MN3)的源极接地，第六PMOS晶体管(Mp10)和第三NMOS晶体管(MN3)的漏极以及第一和第二NMOS晶体管(MN1、MN2)的源极之间相连，第五PMOS晶体管(Mp9)、第一NMOS晶体管(MN1)的漏极与第四PMOS晶体管(Mp7)、第二NMOS晶体管(MN2)的栅极接收互补输入信号，第四PMOS晶体管(Mp7)、第二NMOS晶体管(MN2)的漏极与第五PMOS晶体管(Mp9)、第一NMOS晶体管(MN1)的栅极接收输入信号，而第六PMOS晶体管(Mp10)的栅极连接第一控制信号，第三NMOS晶体管(MN3)的栅极连接第二控制信号。
2.根据权利要求1所述的具有感测放大器的闩锁器，其特征在于，其进一步包含：
一输入电路，所述的输入电路包含多个相同的输入单元，每一输入单元接收一数据线信号与一互补数据线信号，并受一数据隔离信号的控制，而且，同一时间内，在所述的这些输入单元中，只有一个输入单元的数据隔离信号被启动，使得所述的被启动的输入单元所接收的所述的数据线信号与所述的互补数据线信号，被输出为所述的输入信号与所述的互补输入信号。
3.根据权利要求1所述的具有感测放大器的闩锁器，其特征在于，其进一步包含：
一输出电路，接受一第三控制信号的控制，接收所述的输出信号与所述的互补输出信号，用以将所述的输出信号的电压电位传送至一输出/入数据总线。
4.根据权利要求1所述的具有感测放大器的闩锁器，其特征在于：所述的闩包含一第一与非门与一第二与非门，所述的第一与非门接收所述的互补放大信号与所述的互补输出信号以产生所述的输出信号，所述的第二与非门接收所述的放大信号与所述的输出信号以产生所述的互补输出信号。
5.根据权利要求1所述的具有感测放大器的闩锁器，其特征在于：所述的闩包含一第一或非门与一第二或非门，所述的第一或非门接收所述的互补放大信号与所述的互补输出信号以产生所述的输出信号，所述的第二或非门接收所述的放大信号与所述的输出信号以产生所述的互补输出信号。
6.根据权利要求1所述的具有感测放大器的闩锁器，其特征在于：所述预充电电路，接受所述的第一控制信号的控制，用以在接收所述的输入信号与所述的互补输入信号之前，将所述的放大信号与所述的互补放大信号充电至一预定电压值；以及
所述放大电路，接受所述的第一控制信号与所述的第二控制信号的控制，用以放大所述的输入信号与所述的互补输入信号的电压电位，并产生所述的放大信号与所述的互补放大信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101521881A CN101118780B (zh) | 2007-09-18 | 2007-09-18 | 一种具有感测放大器的闩锁器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101521881A CN101118780B (zh) | 2007-09-18 | 2007-09-18 | 一种具有感测放大器的闩锁器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101118780A CN101118780A (zh) | 2008-02-06 |
| CN101118780B true CN101118780B (zh) | 2010-09-08 |
Family
ID=39054841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101521881A Active CN101118780B (zh) | 2007-09-18 | 2007-09-18 | 一种具有感测放大器的闩锁器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118780B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105811961B (zh) * | 2016-03-04 | 2019-01-22 | 广州时艺音响科技有限公司 | 一种无源极电阻的大功率场效应管互补输出电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991015856A1 (en) * | 1990-03-30 | 1991-10-17 | Kabushiki Kaisha Toshiba | Output circuit of sense amplifier used in semiconductor memory |
| US5563835A (en) * | 1994-01-31 | 1996-10-08 | Advanced Risc Machines Limited | Sense amplification in data memories |
| CN1503271A (zh) * | 2002-11-21 | 2004-06-09 | 矽统科技股份有限公司 | 单端静态随机存取存储器 |
| CN1520594A (zh) * | 2001-04-06 | 2004-08-11 | 积忆科技股份有限公司 | 具有高速页面模式操作的非易失性存储装置 |
| CN1620701A (zh) * | 2001-12-28 | 2005-05-25 | 莫塞德技术公司 | 低功耗内容可定址记忆体架构 |
| CN1774766A (zh) * | 2003-04-11 | 2006-05-17 | 飞思卡尔半导体公司 | 具有传感放大器和自定时锁存器的存储装置 |
-
2007
- 2007-09-18 CN CN2007101521881A patent/CN101118780B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991015856A1 (en) * | 1990-03-30 | 1991-10-17 | Kabushiki Kaisha Toshiba | Output circuit of sense amplifier used in semiconductor memory |
| US5563835A (en) * | 1994-01-31 | 1996-10-08 | Advanced Risc Machines Limited | Sense amplification in data memories |
| CN1520594A (zh) * | 2001-04-06 | 2004-08-11 | 积忆科技股份有限公司 | 具有高速页面模式操作的非易失性存储装置 |
| CN1620701A (zh) * | 2001-12-28 | 2005-05-25 | 莫塞德技术公司 | 低功耗内容可定址记忆体架构 |
| CN1503271A (zh) * | 2002-11-21 | 2004-06-09 | 矽统科技股份有限公司 | 单端静态随机存取存储器 |
| CN1774766A (zh) * | 2003-04-11 | 2006-05-17 | 飞思卡尔半导体公司 | 具有传感放大器和自定时锁存器的存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101118780A (zh) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110141830A1 (en) | Semiconductor memory device and method for operating the same | |
| US20120120751A1 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
| US7352650B2 (en) | External clock synchronization semiconductor memory device and method for controlling same | |
| CN101656097B (zh) | 应用于半导体存储器的灵敏放大器电路及其工作方法 | |
| US20120235708A1 (en) | Method and System for High Speed Differential Synchronous Sense Amplifier | |
| CN104112466A (zh) | 一种应用于mtp存储器的灵敏放大器 | |
| KR20150062937A (ko) | 판독 전압 부스트를 포함하는 메모리 회로 | |
| CN102163450B (zh) | 使用独立读出放大器电压的存储器读取方法 | |
| CN102171761B (zh) | 一种同步sram的时序处理方法和电路 | |
| US11657856B2 (en) | Sense amplifier with increased headroom | |
| US20080048727A1 (en) | Sense amplifier-based latch | |
| CN101118780B (zh) | 一种具有感测放大器的闩锁器 | |
| CN101625891A (zh) | 一种高密度、高鲁棒性的亚阈值存储单元电路 | |
| CN102110475B (zh) | 一种存储器的读出电路及其从存储器中读出数据的方法 | |
| CN102467945A (zh) | 半导体存储装置 | |
| US6064612A (en) | Method and circuit for high speed differential data transmission | |
| US5751648A (en) | Two stage sensing for large static memory arrays | |
| CN101635168A (zh) | 一种亚阈值存储单元阵列容量和密度的增强电路 | |
| CN101699561B (zh) | 用于亚阈值存储单元阵列的位线漏电流补偿电路 | |
| CN117476074B (zh) | 基于上交叉耦合的自控制型感应放大电路、模块 | |
| KR100373348B1 (ko) | 디디알에스디램의 데이터 입력 장치 | |
| US6243302B1 (en) | Apparatus for outputting data using common pull-up/pull-down lines with reduced load | |
| US11894048B2 (en) | Control amplifying circuit, sense amplifier and semiconductor memory | |
| US11854609B2 (en) | Memory with reduced capacitance at a sense amplifier | |
| KR102652188B1 (ko) | 전류 래치 센스 앰프 및 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |