CN101114248A - 用以检查主板的诊断界面卡 - Google Patents

Abstract

本发明揭示了一种用以检查主板的诊断界面卡，包括一界面卡，其上设一低针脚数界面以读取一主板在开机后的自我测试信号及若干检查点信号，并将该等信号储存在一第一内存中，同时将该等信号送至一可编程规划控制器进行一数据的检测与判断处理，并将处理后的该数据储存在一数据缓存器中，且将一码值透过一显示器将该码值显示在其上，供一测试人员依据该码值对照一对照表上的错误码，以得知该主板的故障所在，进而达到帮助该测试人员检查、诊断该主板的目的。

Description

用以检查主板的诊断界面卡

技术领域

本发明有关一种用以检查主板的诊断界面卡，尤指一种透过一低针脚数(LPC)界面设计出的一诊断界面卡。

背景技术

在目前个人计算机(personal computer)系统中所使用的主板(Motherboard)稳定度对该计算机系统有绝对的影响，因此，当该主板被设计完成后，必须仰赖测试人员的经验，检查该主板上的各电路功能，是否符合规格要求，其中在该主板上的一只读存储器上，存放有一段基本输入输出系统(Basic Input/Output System，简称BIOS)程序，该基本输入输出系统(BIOS)程序包含了许多计算机输出入的基本子程序。该基本输入输出系统(BIOS)程序负责在该计算机系统开机的时候，进行硬件的初始设定和测试，以确保该计算机系统中各个组件可以正常工作，并且读取硬盘大小、系统时间及内存等信息；一旦该基本输入输出系统(BIOS)程序侦测到硬件不正常的情况，立即停止运作。

以往该测试人员利用一诊断界面卡及其上的内存，对该主板进行诊断检查，其中该诊断界面卡上设有一工业标准架构(Industry Standard Architecture，简称ISA)界面。

传统的该工业标准架构(ISA)界面的诊断界面卡，具有以下的缺点：

1、其传输速度(8百万赫兹(MHz))较慢，且所需的信号针脚数(Pin Count)较多。

2、由于目前信息电子的突飞猛进，所以在该主板上与该工业标准架构(ISA)界面的诊断界面卡相互插设的一插槽已不再生产，因此，将使得该主板的诊断检查无法顺利进行。

由于，在目前该个人计算机系统中的该主板上的该基本输入输出系统(BIOS)程序，都是透过一种所谓的低针脚数(Low Pin Count，简称LPC)界面，以读取该计算机系统开机时的内存(如：Flash Memory)等信息，英特尔(Intel)制定此一规范，在于取代传统的该工业标准架构(ISA)界面及内存，主要特点是在降低其所需的信号针脚数(Pin Count)与提高其传输速度至33百万赫兹(MHz)，原速度为8百万赫兹(MHz)。

基于此，发明人在嗅觉到此一现象，即构想透过该低针脚数(LPC)界面设计出一诊断界面卡，透过该低针脚数(LPC)界面的诊断界面卡，以读取该主板在开机后，会自我测试其上各部分组件是否正常，以及检查是否有某些重要的周边装置没有接上的信号，进而达到该测试人员检查、诊断该主板的各项测试功能，以提高该主板的生产良率，降低其生产错误率与生产成本，以提升业者在其同类产品中的竞争实力，这也就是本案发明人认为有必要将其提出专利申请的构想起源。

发明内容

有鉴于上述介绍，传统使用的该工业标准架构(ISA)界面及内存，因传输速度慢、所需的信号针脚数多，现已被业界所淘汰，亟待有一新设计的诊断界面卡，用以帮助测试人员进行检查、诊断该主板的各项测试功能，以避免影响该主板的整体生产良率，故为解决此一问题，发明人以从事该行业多年的经验，乃经过长久努力研究与实验，终于开发设计出本发明的一种用以检查主板的诊断界面卡，以借由本发明的巧思，提高该主板的生产良率。

本发明的目的，在提供一种透过一低针脚数(LPC)界面设计出一诊断界面卡，透过该诊断界面卡可读取一主板(Motherboard)在开机后的自我测试功能信号，及若干检查点(Check Point)的码值，并将该码值显示出来，供一测试人员依据该码值对照一对照表上的错误码(Error Code)后，即可知到该主板的故障所在，进而达到检查、诊断该主板，帮助该测试人员对该主板开发测试，并提高该主板的生产良率，降低其生产错误率与生产成本的目的者。

为达成前述的目的，本发明的技术手段为设计一界面卡，其上设一低针脚数界面以读取一主板在开机后的自我测试信号及若干检查点信号，并将该等信号储存在一第一内存中，同时将该等信号送至一可编程规划控制器进行一数据的检测与判断处理，并将处理后的该数据储存在一数据缓存器中，且将一码值透过一显示器将该码值显示在其上，供一测试人员依据该码值对照一对照表上的错误码，以得知该主板的故障所在，进而达到帮助该测试人员检查、诊断该主板的目的。

除此之外，该界面卡上还包括一切换开关，其与该可编程规划控制器连接，由于该显示器可显示32位(bit)数据线与地址线的值，故透过该切换开关用以供该测试人员选择该可编程规划控制器传出的前后8组的码值，并经该显示器显示出。

再者，该界面卡上另包括一第二内存，其与该数据缓存器连接，用以供存放该主板开机程序用；借此，透过本发明在该界面卡上所设的该第一内存与该第二内存，可使得在生产测试该主板时，可减少再行将该第一内存与该第二内存组装在该主板上的工作，如此一来，将可更加提高该该主板的生产效率。

为便于对本发明的技术手段及运作过程有更进一步的认识与了解，兹举实施例配合图式，详细说明如下：

附图说明

图1为本发明诊断界面卡的方块示意图

具体实施方式

本发明为一种用以检查主板的诊断界面卡，请参阅图1所示，其为本发明的一最佳实施例，包括一诊断界面卡10，该诊断界面卡10上分别设有一低针脚数(Low Pin Count，简称LPC)界面101、一第一内存102、一可编程规划控制器103、一数据缓存器104(Data Buffer)及一连接端口105，其中该低针脚数(LPC)界面101包含有若干控制信号线(7支针脚数：PCICLK、PCIRST#、LFRAME，LAD[0~3])，用以读取一主板20(Motherboard)在开机后的自我测试(Power OnSelf Test，简称POST)信号(在启动该主板20的时候，测试其上各部分组件是否正常，以及检查是否有某些重要的周边装置没有接上，以维持该主板20的正常运作，即所谓的POST。)及若干检查点(Check Point)信号，该等检查点(Check Point)存放在该主板20上一只读存储器上的一段基本输入输出系统(Basic Input/Output System，简称BIOS)程序中，该自我测试信号至少包含该主板20上一实时时钟(Real Time Clock，简称RTC)的检测信号及其上一内存存取检测信号，其中该实时时钟，为一种脉冲发生器作为该主板20上记录系统的时间日期的必要组件。

前述该第一内存102用以储存该低针脚数(LPC)界面101所接收的该自我测试信号及若干检查点信号。

前述该可编程规划控制器103用以接收该低针脚数(LPC)界面101所传出的该自我测试信号及若干检查点信号，并处理一数据的、检测与判断后，将一码值送出。

前述该数据缓存器104用以暂时储存该可编程规划控制器103的处理数据，该数据(Data)包含8组资料线(D[0~7])或16组资料线(D[0~15])及32地址线(Address)(A[0~31])。

前述该连接端口105用以接收该可编程规划控制器103所传出的码值，并透过一显示器30将该码值显示在其上，以供一测试人员依据该码值对照一对照表上的错误码(Error Code)后，即可知到该主板20的故障所在，其中显示器30可显示32位(bit)数据线与地址线的值。

借由上述各构件，在该主板20开机后，会立即执行自我测试，此时，该诊断界面卡10上的该低针脚数(LPC)界面101，将同时读取该自我测试信号及若干检查点信号，除可将该等信号储存在该第一内存102中，并将该等信号送至该可编程规划控制器103进行一数据的检测与判断处理，并将处理后的该数据储存在该数据缓存器104中，且将一码值透过该显示器30将该码值显示在其上，以供该测试人员依据该码值对照该对照表上的错误码(Error Code)后，即可知到该主板20的故障所在；另，该主板20在开机测试完毕后，亦可利用该诊断界面卡10作为一软件检查点显示。借此，透过该诊断界面卡10即可使该测试人员加速检修该主板20，并提高该主板20的开发测试及生产良率，同时更可降低其生产错误率与生产成本。

在该实施例中，请参阅图1所示，该诊断界面卡10上尚包括一切换开关106，该切换开关106与该可编程规划控制器103连接，由于该显示器30可显示32位(bit)数据线与地址线的值，故透过该切换开关106用以供该测试人员选择该可编程规划控制器103所传出的前后8组的码值，并经该显示器30显示在其上，以利生产测试的须要。

除此之外，在该诊断界面卡10上另包括有一第二内存107，该第二内存107与该数据缓存器104相连接，用以供存放该主板20开机程序之用；即该第二内存107内可供存放该主板20的开机程序，使得该主板20亦可透过该低针脚数(LPC)界面101、该可编程规划控制器103及该数据缓存器104与该第二内存107的相连接，而达到开机的目的。

借此，透过本发明在该诊断界面卡10上所设的该第一内存102与该第二内存107，可使得在生产测试该主板20时，可减少再行将该第一内存102与该第二内存107组装在该主板20上的工作，如此一来，将可更加提高该主板20的生产效率。

以上所述仅为本发明最佳的一具体实施例，惟本发明的技巧特征并不局限于此，凡任何熟悉该项技艺者在本发明领域内，可轻易思及的变化或修饰，应均被涵盖在以下本案的申请专利范围内。

Claims (4)

1.一种用以检查主板的诊断界面卡，其特征在于，该界面卡包括：

一低针脚数界面，设在一界面卡上，用以读取一主板在开机后的自我测试信号及若干检查点信号；

一第一内存，用以储存该低针脚数界面所接收的该自我测试信号及若干检查点信号；

一可编程规划控制器，用以接收该低针脚数界面传送的该自我测试信号及若干检查点信号，并进行一数据的检测与判断处理后，将一码值送出；

一数据缓存器，用以暂时储存该可编程规划控制器的处理数据；及

一连接端口，用以接收该可编程规划控制器传出的码值，并透过一显示器将该码值显示在其上，供一测试人员依据该码值对照一对照表上的错误码。

2.根据权利要求1所述的用以检查主板的诊断界面卡，其特征在于，该可编程规划控制器的处理数据包含8组数据线或16组数据线及32地址线。

3.根据权利要求2所述的用以检查主板的诊断界面卡，其特征在于，该界面卡上还包括一切换开关，其与该可编程规划控制器连接，用以供该测试人员选择该可编程规划控制器传出的前后8组的码值，并经该显示器显示出。

4.根据权利要求3所述的用以检查主板的诊断界面卡，其特征在于，该界面卡上另包括一第二内存，其与该数据缓存器连接，用以供存放该主板开机程序用。

Images