CN101107760A - 电流感测模拟-数字转换器和使用方法 - Google Patents

Abstract

本发明揭示一种电流感测模拟－数字转换器(CS－ADC)。所述电流感测模拟－数字转换器包含调制器，所述调制器适于感测电流变化且产生过取样信号。所述转换器进一步包括抽选滤波器系统，所述抽选滤波器系统耦合到调制器用以从所述信号中移除频带外噪声且降低数据速率以获得高分辨率信号。本发明揭示一种电流感测模拟－数字转换器(CS－ADC)，其对流动通过外部感测电阻器R_SENSE的充电或放电电流进行取样。来自所述R_SENSE的样品由Δ－∑调制器进行处理，所述调制器产生过取样噪声整形信号。抽选滤波器系统从此信号中移除所述频带外噪声且降低所述数据速率以获得高分辨率信号。所述CS－ADC还提供规则电流检测。所述规则电流检测将来自转换的数据与由用户指定的充电/放电阈值电平进行比较。为了节省功率，提供一种其中用户配置规则电流取样时间间隔的特殊模式。在较小充电或放电电流流动时，这允许以功率节省模式进行超低功率操作。

Description

电流感测模拟-数字转换器和使用方法

技术领域

本发明大体上涉及集成电路，且更具体地说，涉及一种用于此类电路中的电流感测模拟-数字转换器。

背景技术

在多种电子系统(例如通过可充电电池等供电的系统)中，监视系统中的电流流动是重要的。重要的是，既能够快速测量电流以在给定时间监视瞬时电流，又能够以高分辨率精确地测量电流以实现随着时间精确地累积电荷流动。

另外，需要提供功率节省模式，以将装置所消耗的功率最小化。举例来说，需要在装置实际上不被使用时将功率最小化。

因此，需要感测电流流动且提供装置不活动的模式。再一次必须感测和测量此条件。

因此，需要一种用于精确且快速地检测系统中电流流动的系统和方法。所述系统和方法应当易于在装置中实施、为节省成本的，且容易适用于常规装置。

本发明解决此种需要。

发明内容

本发明揭示一种电流感测模拟-数字转换器(CS-ADC)。所述电流感测模拟-数字转换器包含调制器，所述调制器适于感测电流变化且产生过取样信号。所述转换器进一步包括抽选滤波器系统，所述抽选滤波器系统耦合到调制器以从所述信号中移除频带外噪声且降低数据速率以获得高分辨率信号。

揭示一种电流感测模拟-数字转换器(CS-ADC)，其对流动通过外部或内部感测电阻器R_SENSE的充电/放电电流进行取样。来自R_SENSE的样品由Δ-∑调制器处理，所述调制器产生过取样噪声整形信号。抽选滤波器系统从此信号中移除频带外噪声，并降低数据速率以获得高分辨率信号。抽选过程被一分为二，以产生具有适合于瞬时电流测量的分辨率和转换时间的瞬时电流输出以及具有适合于电荷流动累积的转换时间和分辨率的电流输出信号。

所述CS-ADC还提供规则电流检测。规则电流检测将来自转换的数据与由用户指定的充电/放电阈值电平进行比较。为了节省功率，提供一种特殊模式，其中用户配置规则电流取样时间间隔。当较小充电或放电电流流动时，这允许以功率节省模式进行超低功率操作。

附图说明

图1展示根据本发明的电流感测模拟-数字转换器CS-ADC的方框图。

图2说明在频域中以整数因数D来降低取样率f₅。

图3说明具有抽选D＝8的正弦滤波器频率响应的实例。

图4展示正弦滤波器和级联积分器梳状组合(CIC)实施结构的方框图。

图5展示所述两个抽选滤波器级的顺向CIC实施方案。

图6展示cadc_d滤波器实施结构的基本方框图。

图7展示规则电流比较逻辑。

图8展示状态机的状态。

图9a和9b展示来自慢时钟域的信号之间的同步。

图10展示CS-ADC同步的时序。

图11a和11b展示规则充电/放电寄存器的同步。

图12展示慢时钟域中的复位同步。

具体实施方式

本发明大体上涉及集成电路，且更具体地说，涉及一种用于此类电路中的电流感测模拟-数字转换器。呈现以下描述以使得所属领域的一般技术人员能够制作和使用本发明，且在专利申请书和其必要条件的情形中提供以下描述。所属领域的技术人员将容易了解到对本文描述的优选实施例和一般原理及特征所作的各种修改。因此，本发明不希望限于所展示的实施例，而是根据符合本文描述的原理和特征的最宽范围。

电流感测模拟-数字转换器(CS-ADC)概述

图1展示根据本发明的电流感测模拟-数字转换器CS-ADC100的方框图。

所述CS-ADC100用于对流动通过外部感测电阻器R_SENSE102的充电或放电电流进行取样。CS-ADC100可以是各种装置的一部分，所述装置例如为微控制器、数字信号处理器(DSP)、数码相机、PDA等。在一个实施例中，CS-ADC100是8位微控制器(由AtmelCorporation制造的ATmega406)的一部分。来自R_SENSE102的样品由Δ-∑调制器104处理，所述Δ-∑调制器104产生过取样噪声整形(大多数噪声能量具有高频率)的1位信号。两个抽选滤波器(CDAC滤波器106)从此信号中移除频带外噪声并降低数据速率以获得高分辨率信号。

所述两个抽选滤波器产生两个数据值，即瞬时电流和累积电流。瞬时电流具有以较低分辨率为代价的短转换时间。累积电流输出为库仑计数提供高度精确的电流测量。累积电流的转换时间可经配置以用精确度来换取转换时间。

CS-ADC100还提供规则电流检测。所述规则电流检测将来自转换的数据与由用户指定的充电/放电阈值电平进行比较。为了节省功率，提供一种特殊模式，其中用户配置规则电流取样时间间隔。CS-ADC100接着执行四个瞬时电流转换(前3个转换是虚拟转换，以确保恰当稳定所述抽选滤波器)，且将最后的转换值与由用户指定的阈值电平进行比较。如果所述值高于阈值，那么给予休眠控制器唤醒信号，且给予瞬时和规则电流中断。如果不是的话，那么先将Δ-∑调制器和抽选滤波器关闭一段时间，然后再次启动。用户指定应当关闭调制器和滤波器的时期。当较小充电或放电电流流动时，这允许以功率节省模式进行超低功率操作。

当检测到规则电流时，滤波器在转换完成时根据瞬时电流和累积电流产生中断。

在优选实施例中，CS-ADC系统使用三个时钟源。

在优选实施例中，调制器104和抽选滤波器106以预定时钟频率(例如32kHz)运行。此时钟在所有休眠模式下运行。来自调制器104的输出数据从负沿到负沿是有效的，且抽选滤波器在此时钟的正沿处对调制器数据进行取样。

I/O接口110在cp2core和cp2cadc_sync两者上得到更新，所述cp2core和cp2cadc_sync与CPU时钟域(1MHz)同步。cp2core仅在活动模式下运行，但cp2cadc_sync在活动、闲置和ADC-NRM模式下运行。

由于滤波器与I/O接口110之间的时钟域是异步的，所以必须进行同步以避免亚稳定性。所有横跨时钟域的信号均在使用所述信号的模块中受到同步。

为了节省功率，可通过向控制及状态寄存器A中的ENABLE(启用)位写入零来关闭CS-ADC100。这将关闭用于调制器的偏压，且将抽选滤波器保持在IDLE(闲置)状态，在所述状态中不进行任何计算。如果选择RC振荡器且禁用所有使用此时钟的源，那么停止异步时钟(cp2cadc_asy)。

CS-ADC的操作

下文描述CS-ADC100的特定实施方案的操作。应了解，数据大小、时间和寄存器可具有多种类型和大小，且其使用将属于本发明的精神和范围内。通过设置CADCSRAI/O寄存器中的CADEN位来启用CS-ADC100。启用信号用于启用/禁用用于调制器的偏压且用于启用/禁用抽选滤波器。

抽选滤波器106将在经同步的CADEN信号升高时开始计算。抽选滤波器106的第三阶正弦滤波器通过使用来自调制器的1位输入每隔3.9ms(每隔128cp2cadc_asy时钟周期)输出13位数据(瞬时电流)。抽选滤波器106的第一阶正弦滤波器进一步计算此信号且每隔125、250、500或1000ms输出18位转换(累积电流值)，其被指定为CADCSRAI/O寄存器中CADAS[1:0]的值。对于每一经转换的数据值，滤波器双态触发完成信号。I/O接口110将检测完成信号并设置相应旗标，所述旗标在启用时产生中断。

当转换数据时，将瞬时电流转换与经同步的充电/放电电流阈值进行比较。如果所述值高于阈值电平的绝对值，那么将设置规则电流中断旗标，且在启用中断时给出中断。

如果设置CADCSRA I/O寄存器中的CADSE位，那么CS-ADC100以特殊规则充电电流模式进行操作以降低功率。仅启用第三阶正弦滤波器，且将在由CADCSRA I/O寄存器中的CADSI[1:0]位指定的若干周期期间关闭CS-ADC100。当进入此模式时，将复位滤波器且计算4个瞬时电流转换，之后将最后的转换值与阈值电平进行比较。如果未检测到规则电流中断电平，那么暂停滤波器且将模拟调制器关闭1/4、1/2、1或2秒，这取决于CADSI[1:0]。再次启动时，清洗滤波器且重复相同操作。重复此操作，直到CADSE位被清除为止。当CADSE位被清除时，清洗滤波器且开始正常操作。

在进入/离开规则电流取样模式时且在规则电流检测模式中被关闭之后，每当禁用CS-ADC100时，清洗抽选滤波器106的内部滤波器值。

为了更详细地描述抽选滤波器106

的特征，现结合附图来参看以下论述。

抽选滤波器106

概述

窄带低通抽选滤波器用于获得高分辨率，且用于降低来自1位Δ-∑调制器的输出的取样速率。滤波器是两个滤波器级的级联。第一级是第三阶正弦滤波器，其具有数据输出且用于将数据速率降低预定数目(例如128)。第二级是第一阶正弦滤波器，其具有数据输出且用于以可配置抽选比率(例如32、64、128和256)来降低数据速率。

两个滤波器级均使用CIC结构来实施，其中对数据进行累积、抽选并求微分。在优选实施例中，通过使用回绕2的补码运算来执行计算。

参看图1，Δ-∑调制器104的Δ输出代表连同其噪声整形的频带内和频带外分量的输入信号、电路噪声和来自衬底、电源、时钟等的所有种类的干扰。如先前提及，抽选滤波器106的用途是在对信号进行下降取样之前，用低通滤波器对输入频谱进行频带限制。为了避免在降低数据速率以消除冗余数据时频带外噪声降低SNR，必须将混叠效应很好地抑制在特定水平以下。图2说明在频域中以整数因数D来降低取样速率f₅。

如果通过简单地选择每第D个值来降低取样速率，那么所得信号将为混叠版本x(n)，其中折叠频率为f₈/D。输入信号x(n)因此由低通滤波器h(n)以截止频率f₈/2D来以数字形式进行滤波，其中f₈为滤波器输入处的取样频率。通过滤出x(n)中在频率f₈/2D以上的所有信号能量，在抽选过程中避免了混叠，且从而移除来自调制器输出的频带外量化噪声。

正弦滤波器

在优选实施例中，所述正弦滤波器中的每一者均是线性相位FIR滤波器，所述滤波器在Δ-∑转换器中广泛使用。对于此的主要原因在于其简单结构，其不需要任何乘法器。正弦滤波器的转移函数具有以下通用形式：

(等式2)

$H\left(z\right)={\left(\underset{n=0}{\overset{D-1}{\mathrm{\Σ}}}{z}^{-n}\right)}^k={\left(\frac{1-z^{-D}}{1-z^{-1}}\right)}^k$

且其频率响应因此为

(等式3)

$\left|H\left(e^{\mathrm{j\ω}}\right)\right||{(\frac{1}{D}\·\frac{\sin (\mathrm{\ωD}/2)}{\sin \left(\mathrm{\ωD}\right)})}^k$

如果D为偶数，那么其具有D/2个频谱零，或者如果D为奇数，那么具有(D-1)/2个频谱零，其频率是所抽选的取样频率ω_d的多倍，也就是

(等式4)

H(e^jω)＝0，ω＝n·ω_d，n＝{1，2，3，...，D/2}

图3说明具有抽选D＝8的正弦滤波器频率响应的实例。

CIC结构

图4展示正弦滤波器和级联积分器梳状组合(CIC)实施结构的方框图。注意，在CIC结构中，将抽选滤波器移动到微分器前面。因此，积分器部分以高输入取样速率进行操作，而微分器/梳状部分以较低取样速率进行操作。为了描述所述CIC结构在特定环境中的操作，现结合附图来参看以下描述。

操作

滤波器将在启用信号升高时开始计算。瞬时电流每隔128时钟周期输出13位值。累积电流可经配置以每隔4096、8192、16394或32768周期进行输出。所述两个转换均将在完成转换时产生中断。所述瞬时电流将与由用户指定的充电和放电电流值进行比较。如果瞬时值超过充电或放电电流，那么产生中断。

CS-ADC100(图1)在断电时以特殊模式进行操作。将仅启用正弦滤波器(其计算瞬时电流)和充电/放电电流比较。此实施例中的CS-ADC将执行4个转换，且将来自最后转换的数据与阈值电平进行比较。如果所述值超过阈值，那么产生中断且微控制器从断电状态醒来。如果未超过阈值，那么滤波器将保持为断电，但其将被关闭用户指定的一段时间(250、1000或2000ms)，然后再次启动。

实施方案

正弦滤波器

CIC实施方案

图5展示所述两个抽选滤波器级的顺向CIC实施方案。第一累加器/积分器部分将以全速运行。累加器级可简单地通过在每一加法器的输出处移入寄存器来容易地管线化，以降低加法器速度要求。由于在第一抽选过滤波器的积分器部分的输出处降低了数据速率，因而可共享资源以节省面积。图6展示抽选滤波器实施结构的基本方框图。所述图式中没有包括用于确保正确的操作流程的内部控制信号，但这些信号在同一模块中产生。

数据表示

在实施所述滤波器时，优选地使用允许回绕的数字系统。内部数据格式因此为2的补码。具有2的补码表示的标准化Wd位二进制字的值为

(等式5)

$x=-x_0+\underset{i=1}{\overset{{\mathrm{\ω}}_d-1}{\mathrm{\Σ}}}{x}_i{2}^{-i}$

且所述值位于 $-1\≤x\≤1-2_d^{-(\mathrm{\ω}-1)}$ 范围内，其中MSB表示符号位。

内部字要求

优选实施例中数字系统的范围可等于或超过滤波器输出处的最大量值。为了确保CIC滤波器实施方案中的稳定性，每个累加器和微分器需要

(等式6)

W＝B_in+k-log₂D

位，其中B_in是输入位的数目，k是滤波器中级联级的数目，且D是CIC滤波器的抽选。

在第一滤波器级中，内部字长为22位，且所有累加器使用单独22位回绕单循环加法器。

为了避免增加频带内噪声最低限度使得8位精确性为不可能的，第二滤波器级应使用来自第一滤波器级的输出位中的19或更多个位。来自第一滤波器级的22位因此被截短为20位。在表1中给出第二抽选滤波器的内部字长度。

表1-从级1输入20位时的第二抽选滤波器级的内部字长度

第二滤波器级中的抽选	当输入20位时的内部字长度
		32	25
64	26
		128	27
256	28

如图6所示，级1中的微分器和级2中的累积和微分两者对于所有抽选配置使用同一加法器。为了能够进行此，在加法器输入处使用符号扩展和补零控制。有关细节请参见verilog模块中的注释。

规则电流比较

图7展示规则电流比较逻辑。瞬时电流与充电和放电阈值进行比较，且来自瞬时电流的符号位选择使用哪个比较。

抽选滤波器控制

内部计算流程控制(其确保正确的操作顺序)是滤波器模块的一部分。通过使用三个计数器和有限状态机来实施控制。

计数器1是7位计数器，其用于控制第一抽选滤波器中的抽选，所述抽选以128来降低数据速率。

计数器2是8位可配置计数器，其控制第二抽选滤波器中的抽选。由CADAS[1:0]配置值确定如何计数。

最后的计数器用于比较控制且在断电模式中作为现有计数器的扩展。

有限状态机控制滤波器中的计算顺序。图8展示所述状态机的状态。表2解释状态图中的状态。

表2-有限状态机中状态的说明

状态	说明
		闲置	在此状态中不进行任何计算。当经同步的启用信号升高时，状态机从闲置成为初始，且计算开始。
初始	顺序通过管线级。
		DF1_DIFF1	在第一滤波器级中计算第一微分。
DF1_DIFF2	在第一滤波器级中计算第二微分。
		DF1_DIFF3	在第一滤波器级中计算第三微分。
DF2_ACC	在第二滤波器级中计算累积。
		DF2_DIFF	在第二滤波器级中计算微分。
SET_IRQ	触发完成转换。双态触发规则电流检测电平是瞬时电流超过阈值。
		等待	以128进行抽选。不进行任何计算。
RC_COMPARE	用阈值电平核对13位数据。
		RC_WAIT	如果转换结果为适度的，那么等待1/4、1/2、1或2秒。

横跨时钟域的信号的同步

多个时钟域和亚稳定性

存在若干时钟域，且因此cadc设计是异步的。以下部分描述不同时钟域之间的同步。

在此实施例中，抽选滤波器以32kHz时钟进行操作，而I/O接口以1MHz运行。当信号横跨时钟域时，其向新时钟域中的电路呈现为异步信号。接收此信号的电路需要对其进行同步。同步防止新时钟域中第一存储元件(触发器)的亚稳定状态通过电路进行传播。

当触发器进入亚稳定状态时，人们既不能预测元件的输出电压电平也不能预测何时输出将稳定到正确的电压电平。在此稳定时间期间，触发器的输出处在某一中间电压电平或可发生振荡，且可将无效输出电平级联到位于信号路径更远处的触发器。

对信号进行同步的目的是在新时钟域中保护下游逻辑不受第一触发器的亚稳定状态影响。简单的同步器包含两个触发器，所述触发器为串联的且在其之间没有任何组合电路。此设计确保第一触发器离开其亚稳定状态，且在第二触发器对其进行取样之前其输出稳定下来。为了确保其之间的最小可能时钟相位差，需要将触发器放置为彼此靠近。

CS-ADC同步

在此设计中，通过使用所述两个级触发器来对所有横跨时钟域的控制信号进行同步。通过使用经同步的控制信号将数据信号从一个域复制到另一个域，以产生启用信号。所有横跨到较快时钟域中的控制信号具有异步复位，以正确初始化所述同步逻辑。

图9a和9b展示来自慢时钟域cp2cadc_asy(来自cadc_dfilter)且在快时钟域cp2cadc_sync(去往cadc_ctrl)中使用的信号之间的同步。

瞬时和累积转换同步是相等的。当转换准备好时，双态触发完成信号。在快时钟域中通过使用两级同步器来同步完成信号。每当在经同步的完成信号上检测到新边缘时，这均产生启用信号，所述启用信号将把慢时钟域中的数据寄存器复制到快时钟域中且产生中断(如果启用的话)，并双态触发针对所述复制的返回应答。当更新数据寄存器时，也设置中断旗标。然而，请注意，所述数据、应答和所述中断旗标寄存器受写保护。如果从先前转换中仅读取到低字节，那么这将阻断更新，直到读取到高字节为止。将在下一时钟周期上设置读取高字节、新数据值、应答双态触发和中断旗标。在慢时钟域中，新数据和完成信号被阻断，直到已给出应答为止。

如果瞬时电流高于规则充电/放电电流的绝对值，那么规则电流检测将对规则电流中断电平产生双态触发。所述中断将通过使用后面跟随有边缘检测器的基本同步器来产生。

还请注意，可从慢时钟域给出唤醒中断。当相应中断旗标被清除时，wakeint信号是异步复位。图10展示CADIC同步的时序。

图11a和11b展示规则充电/放电寄存器的同步，所述同步在快时钟域中更新，但慢时钟域使用其来比较检测规则充电电流。使用请求/应答同步来将数据值从快时钟域复制到慢时钟域，使用基本的两级同步器来对其进行同步。当在快时钟域中更新数据寄存器时，双态触发请求。边缘检测双态触发将在慢时钟域中产生单时钟周期脉冲，其用于将来自快时钟域的数据与慢时钟域同步，且用于产生应答。直到已从慢时钟域中给出应答，数据寄存器才能由CPU更新。

图12展示慢时钟域中的复位同步。复位脉冲将在慢时钟域中产生异步开启、同步关闭复位。注意，复位同步寄存器具有异步复位。

揭示一种电流感测模拟-数字转换器(CS-ADC)，其对流动通过外部感测电阻器R_SENSE的充电或放电电流进行取样。来自R_SENSE的样品由Δ-∑调制器处理，所述调制器产生过取样噪声整形信号。抽选滤波器系统从此信号中移除频带外噪声，并降低数据速率以获得高分辨率信号。

CS-ADC还提供规则电流检测。规则电流检测将来自转换的数据与由用户指定的充电/放电阈值电平进行比较。为了节省功率，提供一种特殊模式，其中用户配置规则电流取样时间间隔。当较小充电或放电电流流动时，这允许以功率节省模式进行超低功率操作。

尽管已根据所展示的实施例描述了本发明，但所属领域的技术人员将容易认识到对于所述实施例可存在多种改变且那些改变将属于本发明的精神和范围内。根据本发明的CS-ADC可在多种装置中使用，所述装置例如为微控制器、数字信号处理器或其它类型的集成电路。因此，所属领域的技术人员可在不脱离所附权利要求书的精神和范围的情况下作出多种修改。

Claims (22)

1.一种电流感测模拟-数字转换器(CS-ADC)，其包含：

调制器，其适于感测电流变化且产生过取样信号；和

抽选滤波器系统，其耦合到所述调制器以从所述信号中移除频带外噪声且降低所述数据速率从而获得高分辨率信号。

2.根据权利要求1所述的CS-ADC，其中所述抽选滤波器系统包含多个抽选滤波器。

3.根据权利要求2所述的CS-ADC，其中所述多个抽选滤波器产生用于瞬时电流测量的瞬时电流输出信号和用于电荷流动累积的累积电流输出信号。

4.根据权利要求3所述的CS-ADC，其中所述多个抽选滤波器根据所述瞬时电流输出信号和所述累积电流输出信号产生中断。

5.根据权利要求3所述的CS-ADC，其进一步包含规则电流检测器，其中所述测量的电流电平与指定阈值电平进行比较。

6.根据权利要求5所述的CS-ADC，其进一步包含低功率操作模式，其中所述CS-ADC测量在预定时间间隔期间的电流流动。

7.根据权利要求6所述的CS-ADC，其中所述CS-ADC在测量之间被自动关闭。

8.根据权利要求5所述的CS-ADC，其中当所述测量到的电流高于所述指定阈值电平时，所述规则电流检测器产生中断。

9.根据权利要求1所述的CS-ADC，其进一步包括I/O接口，所述I/O接口耦合到所述抽选滤波器系统。

10.根据权利要求1所述的CS-ADC，其中所述抽选滤波器系统包含级联积分器梳状组合(CIC)结构。

11.根据权利要求1所述的CS-ADC，其中所述CIC结构包括第一阶正弦滤波器、第三阶正弦滤波器、积分器部分和微分器部分。

12.一种微控制器，其包含：

控制器；和

电流感测模拟-数字转换器(CS-ADC)，其位于所述控制器内，所述CS-ADC进一步包含：调制器，其适于感测电流变化且产生过取样信号；和抽选滤波器系统，其耦合到所述调制器以从所述信号中移除频带外噪声且降低所述数据速率从而获得高分辨率信号。

13.根据权利要求12所述的微控制器，其中所述抽选滤波器系统包含多个抽选滤波器。

14.根据权利要求13所述的微控制器，其中所述多个抽选滤波器产生用于瞬时电流测量的瞬时电流输出信号和用于电荷流动累积的累积电流输出信号。

15.根据权利要求14所述的微控制器，其中所述多个抽选滤波器根据所述瞬时电流输出信号和所述累积电流输出信号产生中断。

16.根据权利要求14所述的微控制器，其进一步包含规则电流检测器，其中所述瞬时电流电平与指定阈值电平进行比较。

17.根据权利要求16所述的微控制器，其进一步包含低功率操作模式，其中所述微控制器测量在预定时间间隔期间的电流流动。

18.根据权利要求17所述的微控制器，其中所述CS-ADC在测量之间被自动关闭。

19.根据权利要求16所述的CS-ADC，其中当所述测量到的电流高于所述指定阈值电平时，所述规则电流检测器产生中断。

20.根据权利要求12所述的微控制器，其进一步包括I/O接口，所述I/O接口耦合到所述抽选滤波器系统。

21.根据权利要求12所述的微控制器，其中所述抽选滤波器系统包含级联积分器梳状组合(CIC)结构。

22.根据权利要求12所述的微控制器，其中所述CIC结构包括第一阶正弦滤波器、第三阶正弦滤波器、积分器部分和微分器部分。

Images