CN101106355A - 噪声移除电路 - Google Patents

噪声移除电路 Download PDF

Info

Publication number
CN101106355A
CN101106355A CNA2007101362207A CN200710136220A CN101106355A CN 101106355 A CN101106355 A CN 101106355A CN A2007101362207 A CNA2007101362207 A CN A2007101362207A CN 200710136220 A CN200710136220 A CN 200710136220A CN 101106355 A CN101106355 A CN 101106355A
Authority
CN
China
Prior art keywords
mentioned
signal
circuit
coupled
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101362207A
Other languages
English (en)
Inventor
萧全成
刘铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101106355A publication Critical patent/CN101106355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0066—Amplitude or AM detection

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明是关于一种噪声移除电路包括石英振荡器以及位准选择模块。石英振荡器产生振荡信号以及输出时钟信号。位准选择模块用以检测振荡信号的信号位准，并于振荡信号的信号位准超过第一参考位准时输出输出时钟信号。

Description

噪声移除电路
技术领域
本发明有关于一种噪声移除电路，特别是有关于一种移除振荡器所产生信号的噪声的电路。
背景技术
石英振荡器(crystal oscillator)产生用以产生时钟的信号。所产生的信号输入用以产生时钟信号的时钟产生器，时钟产生器产生用以驱动微处理器的时钟信号。然而，由于印刷电路板上的噪声、电磁干扰(electromagneticinterference，EMI)以及其它装置的切换噪声，使得石英振荡器所产生的振荡信号中包括噪声元件。图1显示石英振荡器110的示意图，包括电阻Rf、电容C1与C2、反相器INV1与INV2以及石英共振器(vibrator)111，其中石英共振器111包括石英(quartz)112以及石英输入板113。电容C1与C2耦接于石英共振器111的两端与接地点之间。供应电压VDD供应至反相器INV1与INV2。反相器INV1分别耦接至并连设置的石英共振器111与电阻Rf，并且产生振荡信号xtalmo。反相器INV2作为缓冲器以及放大器，用以将来自反相器INV1的振荡信号xtalmo放大并转换为方波信号而产生输出时钟信号X1。图2分别显示振荡信号xtalmo与输出时钟信号X1的波形图。如图所示，在振荡器的初始阶段，振荡信号xtalmo包括会影响反相器INV2的输出的噪声元件，使得所产生的输出时钟信号X1包括不想要的频率。因此，期望将于振荡器初始状态时所产生的噪声移除，使得接收输出时钟信号的微处理器免于受到影响。
发明内容
有鉴于此，本发明提供一种噪声移除电路，包括石英振荡器以及位准选择模块。石英振荡器用以产生振荡信号以及输出时钟信号。位准选择模块耦接至石英振荡器，用以检测振荡信号的信号位准，并且于振荡信号的信号位准超过第一参考位准时输出输出时钟信号。
再者，本发明提供一种噪声移除电路，包括石英振荡器、信号位准检测器以与门控逻辑。石英振荡器用以产生振荡信号以及输出时钟信号。信号位准检测器耦接至石英振荡器，用以检测振荡信号的信号位准。接下来，信号位准检测器将检测结果与第一参考位准执行比较而产生致能信号。门控逻辑耦接至信号位准检测器，用以根据致能信号输出输出时钟信号。
再者，本发明提供一种噪声移除电路，包括石英振荡器以及时序电路。石英振荡器用以产生振荡信号以及输出时钟信号。时序电路耦接至石英振荡器，用以接收振荡信号并于一既定时间间隔后输出输出时钟信号。
附图说明
图1显示传统石英振荡器的示意图。
图2显示由图1的石英振荡器所产生的信号的波形。
图3显示根据本发明实施例所述的噪声移除电路的示意图。
图4显示位准选择模块的实施例。
图5显示信号位准检测器的实施例。
图6A显示使用峰值维持电路的信号位准检测器的实施例。
图6B显示由图6A的信号位准检测器所产生的信号的波形。
图7A显示底部维持电路的实施例。
图7B显示图7A中振荡信号xtalmo与底部维持信号Vb的波形图。
图8显示根据本发明另一实施例所述的信号位准检测器。
图9显示根据本发明实施例所述的磁滞电路。
图10显示图8的信号位准检测器所产生的信号的波形图。
图11显示根据本发明另一实施例所述的信号位准检测器。
图12显示根据本发明实施例所述的门控逻辑。
图13显示根据本发明另一实施例所述的噪声移除电路的示意图。
图14显示根据本发明实施例所述的时序电路。
附图标号：
110、310～石英振荡器；     111～石英共振器；
112～石英；                113～石英输入板；
300、1300～噪声移除电路；
320～位准选择模块；        410～信号位准检测器；
420、1420～门控逻辑；
510、810～单一位准检测器；
610～峰值维持电路；        520～单一位准选择电路；
620、720～二极管；         630～比较器；
650、750～运算放大器；     710～底部维持电路；
812、814～选择电路；       816、1116～磁滞电路；
910～SR正反器；
1110～峰值与底部维持电路；
1210～与非门；
1112、1114～差动选择电路；
1320～时序电路；           1410～计数器；
C1、C2、Cp～电容；
INV1、INV2、1220～反相器；
X1～输出时钟信号；         xtalmo～振荡信号；
Clk_en～致能信号；         Rf～电阻；
VDD～供应电压；            VSS～接地点；
Vr～参考位准；             Vrh～参考高位准；
Vrl～参考低位准；          Vl～位准信号；
Vb～底部维持信号；         Vp～峰值维持信号；
S～设定端：
xsdh、xsdl～位准比较信号；
～重置端；                         deltaH、deltaL～位准差；
Q～输出端；
xsdh_d、xsdl_d～差动位准比较信号。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
实施例：
以下将介绍根据本发明所述的较佳实施例。必须说明的是，本发明提供了许多可应用的发明概念，所揭露的特定实施例仅是说明达成以及使用本发明的特定方式，不可用以限制本发明的范围。
图3显示根据本发明实施例所述的噪声移除电路300的示意图，包括石英振荡器310以及位准选择模块(level decision module)320。图3中的元件使用相同于图1的代号并且执行相同的功能，因此此处不再赘述。石英振荡器310与石英振荡器110相同，用以产生振荡信号xtalmo以及输出时钟信号X1。耦接至石英振荡器310的位准选择模块320检测振荡信号xtalmo的信号位准，并且当振荡信号xtalmo的信号位准超过参考电位Vr时输出输出时钟信号X1。
图4显示根据本发明实施例所述的位准选择模块320。如图所示，位准选择模块320包括信号位准检测器410以与门控逻辑(gating logic)420。信号位准检测器410接收来自石英振荡器310的振荡信号xtalmo，以检测振荡信号xtalmo的信号位准，并因而产生致能信号clk_en。耦接至信号位准检测器410的门控逻辑420接收分别来自石英振荡器310以及信号位准检测器410的输出时钟信号X1以及致能信号clk_en，并且执行组合逻辑操作而根据致能信号clk_en输出输出时钟信号X1。
图5显示根据本发明实施例所述的信号位准检测器410，包括单一位准检测器510以及单一位准选择电路520。单一位准检测器510接收并检测振荡信号xtalmo的信号位准而产生位准信号Vl。耦接至单一位准检测器510的单一位准选择电路520将位准信号Vl与参考位准Vr执行比较而产生致能信号clk_en。图6A显示单一位准检测器510以及单一位准选择电路520的实施例，其中单一位准检测器510为峰值维持电路(peak hold circuit)610且单一位准选择电路520为比较器630。峰值维持电路610维持振荡信号xtalmo的峰值，以产生峰值维持信号Vp。比较器630分别于正输入端与负输入端接收峰值维持信号Vp以及参考高位准Vrh(即图5的参考位准Vr)，以根据对信号Vp与Vrh执行位准比较的结果产生致能信号clk_en。当峰值维持信号Vp超过参考高位准Vrh时，致能信号clk_en会被设定。图6B显示信号xtalmo、Vp、Vrh以及clk_en的波形图。如图所示，峰值维持信号Vp代表振荡信号xtalmo的峰值，且当峰值维持信号Vp的位准小于参考高位准Vrh时，致能信号clk_en维持于低位准状态；而当峰值维持信号Vp的位准超过参考高位准Vrh时，致能信号clk_en进入高位准状态。如图所示，峰值维持电路610包括二极管620、电容Cp以及运算放大器(operational amplifier，OP)650。运算放大器650于正输入端接收振荡信号xtalmo。二极管620具有耦接至运算放大器650的输出端的阳极以及耦接至运算放大器650的负输入端的阴极，以产生峰值维持信号Vp。电容Cp的一端耦接至二极管620的阴极，而另一端耦接至接地点。当振荡信号xtalmo的位准超过峰值维持信号Vp的位准时，二极管620受到顺向偏压，且于运算放大器650的输出端所产生的电流会对电容Cp充电，直到振荡信号xtalmo的位准相同于峰值维持信号Vp的位准。再者，信号位准检测器410亦可比较振荡信号xtalmo的底部(bottom)与参考低位准Vrl而产生致能信号clk_en。在此实施例中，单一位准检测器510为底部维持电路且单一位准选择电路520将代表振荡信号xtalmo的底部峰值的位准信号Vl与参考低位准Vrl执行比较。当位准信号Vl的位准(即振荡信号xtalmo的底部)超过参考低位准Vrl时，致能信号clk_en会被设定。图7A显示以单一位准检测器510作为底部维持电路710的实施例。除了二极管720的阴极耦接至运算放大器750的输出端且阴极耦接至运算放大器750的负输入端之外，底部维持电路710与峰值维持电路610相同。因此，当二极管720的阳极处所产生的底部维持信号Vb的位准超过振荡信号xtalmo的位准时，电容Cp会被放电，直到底部维持信号Vb的位准相同于振荡信号xtalmo的位准。图7B显示信号xtalmo与Vb的波形图。如图所示，底部维持信号Vb代表振荡信号xtalmo的底部峰值。峰值维持电路610与底部维持电路710仅用以作为本发明的实施例，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可对峰值维持电路与底部维持电路的电子元件做些许的更动。
图8显示根据本发明另一实施例所述的信号位准检测器410，包括单一位准检测器810、选择电路812与814以及磁滞(hysteresis)电路816。单一位准检测器810与单一位准检测器510相同，用以检测振荡信号xtalmo的信号位准而产生位准信号Vl。同样的，单一位准检测器810可以为峰值维持电路610或是底部维持电路710，以维持所接收的振荡信号xtalmo的峰值与底部而分别产生峰值维持信号Vp与底部维持信号Vb。选择电路812与814亦与比较器630相同，其中选择电路812与814耦接至单一位准检测器810，用以将位准信号Vl分别与参考高位准Vrh与参考低位准Vrl执行比较而分别产生位准比较信号xsdh与xsdl。不同于图4的信号位准检测器使用单一参考位准，图8的信号位准检测器使用两个参考位准，以避免当振荡信号xtalmo的噪声超过单一参考位准时造成错误的判断。从选择电路812与814取得两个位准比较信号xsdh与xsdl后，磁滞电路816接收位准比较信号xsdh与xsdl并根据位准比较信号xsdh与xsdl执行磁滞操作而产生致能信号clk_en。磁滞电路816具有与输入信号位准与输出信号位准相关的磁滞特性，即输出信号的位准根据输入信号改变的方向从一个状态转换至不同位准的其它状态。图9显示根据本发明实施例所述的磁滞电路816的示意图。如图所示，磁滞电路816为SR正反器910，用以分别于设定端(S)与重置端接收位准比较信号xsdh与xsdl而输出于输出端Q输出致能信号clk_en。表1显示SR正反器910的操作。当位准比较信号xsdh与xsdl皆为低位准状态时，致能信号clk_en会进入低位准状态；而当位准比较信号xsdh与xsdl皆为高位准状态时，致能信号clk_en会进入高位准状态。例如，当具有噪声时，位准比较信号xsdh与xsdl的状态的顺序为00→01→11→01→11；反的，所产生的致能信号clk_en的顺序将会是0→0→1→1→1。可以察觉的是，当拥有具有磁滞特性的磁滞电路816时，即使具有噪声，致能信号clk_en也不会时常切换状态，因此可避免由噪声所引起的问题。再者，可通过调整参考高位准Vrh与参考低位准Vrl而调整磁滞电路816的磁滞范围，如此一来可增加设计的弹性。假如单一位准检测器810为峰值维持电路(例如峰值维持电路610)，其中由单一位准检测器810所产生的位准信号V1为振荡信号xtalmo的峰值维持信号Vp。图10显示当单一位准检测器810使用峰值维持电路时，信号xtalmo、Vl、Vrh、Vrl、xsdh、xsdl以及clk_en的波形图。
                     表1
    S(xsdh)     R’(xsdl)     Q(clk_en)
    0     0     0
    0     1     Q’(hold Q)
    1     0     Doesn’t exist
    1     1     1
再者，亦可应用差动技术(differential techniques)于检测振荡信号xtalmo的信号位准。图11显示根据本发明另一实施例所述的信号位准检测器410，包括峰值与底部维持电路1110、差动选择电路1112与1114以及磁滞电路1116。在此实施例中，峰值与底部维持电路1110的功能相当于峰值维持电路610结合底部维持电路710，用以分别维持所接收的振荡信号xtalmo的峰值与底部而产生峰值维持信号Vp与底部维持信号Vb。除了差动选择电路1112将峰值维持信号Vp以及底部维持信号Vb的差与第一参考高位准Vrh以及第二参考高位准Vrh’的差deltaH执行比较，以及差动选择电路1114将峰值维持信号Vp以及底部维持信号Vb的差与第一参考低位准Vrl以及第二参考低位准Vrl’的差deltaL执行比较之外，差动选择电路1112与1114亦相同于选择电路812与814，分别将峰值维持信号Vp以及底部维持信号Vb与两个参考位准执行比较而分别产生差动位准比较信号xsdh_d与xsdl_d。例如，当(Vp-Vb)-(deltaH)＞0时，差动位准比较信号xsdh_d为高位准状态，其中deltaH＝Vrh-Vrh’。因此，透过使用范围位准检测取代单一位准检测可改善检测选择以及设计的弹性。磁滞电路1116与磁滞电路816相同，磁滞电路1116耦接至差动选择电路1112与1114，以根据差动位准比较信号xsdh_d与xsdl_d执行磁滞操作而产生致能信号clk_en。
当取得来自信号位准检测器410的致能信号clk_en后，门控逻辑420根据致能信号clk_en决定是否输出输出时钟信号X1。图12显示根据本发明实施例所述的门控逻辑420，包括与非(NAND)门1210以及反相器1220。与非门1210接收输出时钟信号X1以及致能信号clk_en。反相器1220耦接至与非门1210的输出端，并且对来自与非门1210的输出信号执行转换而输出输出时钟信号X1。在此实施例中，当致能信号clk_en被设定时，门控逻辑420输出时钟信号X1。
当噪声移除电路检测振荡信号xtalmo的信号位准以判断是否输出输出时钟信号X1时，透过时序检测亦可达成相同的目标。图13显示根据本发明另一实施例所述的噪声移除电路1300的示意图，包括石英振荡器1310以及时序电路1320。图13中的元件使用相同于图1的代号并且执行相同的功能，因此此处不再赘述。相同于石英振荡器110的石英振荡器310产生振荡信号xtalmo以及输出时钟信号X1。耦接至石英振荡器310的时序电路1320接收振荡信号xtalmo，并且于一既定时间间隔T后输出输出时钟信号X1。
图14显示根据本发明实施例所述的时序电路1320。如图所示，时序电路1320包括计数器1410以与门控逻辑1420。计数器1410接收来自石英振荡器310的振荡信号xtalmo并触发计数器1410的计数操作，以于一既定时间间隔T后产生致能信号clk_en。例如，当计数器为12位且石英振荡器310的振荡频率为25MHz时，时间间隔T约为160毫秒。于160毫秒后，致能信号clk_en会透过计数器1410而被设定。接下来，门控逻辑1420会根据来自计数器1410的致能信号clk_en而输出输出时钟信号X1。值得注意的是，门控逻辑1420亦可使用图12所示的门控逻辑。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (33)

1.一种噪声移除电路，包括：
一石英振荡器，用以产生一振荡信号以及一输出时钟信号；以及
一位准选择模块，耦接至上述石英振荡器，用以检测上述振荡信号的信号位准，并且于上述振荡信号的信号位准超过一第一参考位准时输出上述输出时钟信号。
2.如权利要求1所述的噪声移除电路，其特征在于，上述石英振荡器包括一第一反相器，用以放大上述振荡信号而产生上述输出时钟信号。
3.如权利要求1所述的噪声移除电路，其特征在于，上述位准选择模块包括一信号位准检测器，用以检测上述振荡信号的信号位准而产生一致能信号。
4.如权利要求3所述的噪声移除电路，其特征在于，上述位准选择模块还包括耦接至上述信号位准检测器的一门控逻辑，用以根据上述致能信号输出上述输出时钟信号。
5.如权利要求4所述的噪声移除电路，其特征在于，上述门控逻辑包括一与非门，用以接收上述输出时钟信号以及上述致能信号，以及一第二反相器，耦接至上述与非门的输出端，用以输出上述输出时钟信号。
6.如权利要求3所述的噪声移除电路，其特征在于，上述信号位准检测器包括一单一位准检测器，用以接收上述振荡信号，并根据上述振荡信号的信号位准产生一位准信号。
7.如权利要求6所述的噪声移除电路，其特征在于，上述信号位准检测器还包括耦接至上述单一位准检测器的一单一位准选择电路，用以将上述位准信号与第一参考位准执行比较而产生上述致能信号。
8.如权利要求6所述的噪声移除电路，其特征在于，上述信号位准检测器还包括：
一第一选择电路，耦接至上述单一位准检测器，用以将上述位准信号与上述第一参考位准执行比较而产生一第一位准比较信号；
一第二选择电路，耦接至上述单一位准检测器，用以将上述位准信号与一第二餐考位准执行比较而产生一第二位准比较信号；以及
一第一磁滞电路，耦接至上述第一与第二选择电路，用以根据上述第一与第二位准比较信号执行一磁滞操作而产生上述致能信号。
9.如权利要求8所述的噪声移除电路，其特征在于，上述第一磁滞电路为一SR正反器。
10.如权利要求6所述的噪声移除电路，其特征在于，上述单一位准检测器为一峰值维持电路。
11.如权利要求10所述的噪声移除电路，其特征在于，上述峰值维持电路包括：
一第一运算放大器，用以于上述第一运算放大器的正输入端接收上述振荡信号；
一第一二极管，包括耦接至上述第一运算放大器的输出端的一阳极，以及耦接至上述第一运算放大器的负输入端的一阴极，用以产生上述位准信号；以及
一第一电容，包括耦接至上述第一二极管的阴极的一第一端，以及耦接至接地点的一第二端。
12.如权利要求6所述的噪声移除电路，其特征在于，上述单一位准检测器为一底部维持电路。
13.如权利要求12所述的噪声移除电路，其特征在于，上述底部维持电路包括：
一第二运算放大器，用以于上述第二运算放大器的正输入端接收上述振荡信号；
一第二二极管，包括耦接至上述第二运算放大器的输出端的一阴极，以及耦接至上述第二运算放大器的负输入端的一阳极，用以产生上述位准信号；以及
一第二电容，包括耦接至上述第二二极管的阳极的一第三端，以及耦接至接地点的一第四端。
14.如权利要求3所述的噪声移除电路，其特征在于，上述信号位准检测器包括：
一峰值与底部维持电路，用以接收上述振荡信号并根据上述振荡信号的峰值位准与底部位准而分别产生一峰值维持信号以及一底部维持信号；
一第一差动选择电路，耦接至上述峰值与底部维持电路，用以将上述峰值维持信号以及底部维持信号的差与上述第一参考位准以及一第三参考位准的差执行比较而产生一第一差动位准比较信号；
一第二差动选择电路，耦接至上述峰值与底部维持电路，用以将上述峰值维持信号以及底部维持信号的差与一第二参考位准以及一第四参考位准的差执行比较而产生一第二差动位准比较信号；以及
一磁滞电路，耦接至上述第一与第二差动选择电路，用以根据上述第一与第二差动位准比较信号执行一磁滞操作而产生上述致能信号。
15.如权利要求14所述的噪声移除电路，其特征在于，上述磁滞电路为一SR正反器。
16.一种噪声移除电路，包括：
一石英振荡器，用以产生一振荡信号以及一输出时钟信号；
一信号位准检测器，耦接至上述石英振荡器，用以检测上述振荡信号的信号位准，并将上述检测结果与一第一参考位准执行比较而产生一致能信号；以及
一门控逻辑，耦接至上述信号位准检测器，用以根据上述致能信号输出上述输出时钟信号。
17.如权利要求16所述的噪声移除电路，其特征在于，上述石英振荡器包括一第一反相器，用以放大上述振荡信号而产生上述输出时钟信号。
18.如权利要求16所述的噪声移除电路，其特征在于，上述门控逻辑包括一与非门，用以接收上述输出时钟信号以及上述致能信号，以及一第二反相器，耦接至上述与非门的输出端，用以输出上述输出时钟信号。
19.如权利要求16所述的噪声移除电路，其特征在于，上述信号位准检测器包括一单一位准检测器，用以接收上述振荡信号，并根据上述振荡信号的信号位准产生一位准信号。
20.如权利要求19所述的噪声移除电路，其特征在于，上述信号位准检测器还包括耦接至上述单一位准检测器的一单一位准选择电路，用以将上述位准信号与第一参考位准执行比较而产生上述致能信号。
21.如权利要求19所述的噪声移除电路，其特征在于，上述信号位准检测器还包括：
一第一选择电路，耦接至上述单一位准检测器，用以将上述位准信号与上述第一参考位准执行比较而产生一第一位准比较信号；
一第二选择电路，耦接至上述单一位准检测器，用以将上述位准信号与一第二餐考位准执行比较而产生一第二位准比较信号；以及
一第一磁滞电路，耦接至上述第一与第二选择电路，用以根据上述第一与第二位准比较信号执行一磁滞操作而产生上述致能信号。
22.如权利要求21所述的噪声移除电路，其特征在于，上述第一磁滞电路为一SR正反器。
23.如权利要求19所述的噪声移除电路，其特征在于，上述单一位准检测器为一峰值维持电路。
24.如权利要求23所述的噪声移除电路，其特征在于，上述峰值维持电路包括：
一第一运算放大器，用以于上述第一运算放大器的正输入端接收上述振荡信号；
一第一二极管，包括耦接至上述第一运算放大器的输出端的一阳极，以及耦接至上述第一运算放大器的负输入端的一阴极，用以产生上述位准信号；以及
一第一电容，包括耦接至上述第一二极管的阴极的一第一端，以及耦接至接地点的一第二端。
25.如权利要求19所述的噪声移除电路，其特征在于，上述单一位准检测器为一底部维持电路。
26.如权利要求25所述的噪声移除电路，其特征在于，上述底部维持电路包括：
一第二运算放大器，用以于上述第二运算放大器的正输入端接收上述振荡信号；
一第二二极管，包括耦接至上述第二运算放大器的输出端的一阴极，以及耦接至上述第二运算放大器的负输入端的一阳极，用以产生上述位准信号；以及
一第二电容，包括耦接至上述第二二极管的阳极的一第三端，以及耦接至接地点的一第四端。
27.如权利要求16所述的噪声移除电路，其特征在于，上述信号位准检测器包括：
一峰值与底部维持电路，用以接收上述振荡信号并根据上述振荡信号的峰值位准与底部位准而分别产生一峰值维持信号以及一底部维持信号；
一第一差动选择电路，耦接至上述峰值与底部维持电路，用以将上述峰值维持信号以及底部维持信号的差与上述第一参考位准以及一第三参考位准的差执行比较而产生一第一差动位准比较信号；
一第二差动选择电路，耦接至上述峰值与底部维持电路，用以将上述峰值维持信号以及底部维持信号的差与一第二参考位准以及一第四参考位准的差执行比较而产生一第二差动位准比较信号；以及
一磁滞电路，耦接至上述第一与第二差动选择电路，用以根据上述第一与第二差动位准比较信号执行一磁滞操作而产生上述致能信号。
28.如权利要求27所述的噪声移除电路，其特征在于，上述磁滞电路为一SR正反器。
29.一种噪声移除电路，包括：
一石英振荡器，用以产生一振荡信号以及一输出时钟信号；以及
一时序电路，耦接至上述石英振荡器，用以接收上述振荡信号并于一既定时间间隔后输出上述输出时钟信号。
30.如权利要求29所述的噪声移除电路，其特征在于，上述石英振荡器包括一第一反相器，用以放大上述振荡信号而产生上述输出时钟信号。
31.如权利要求29所述的噪声移除电路，其特征在于，上述时序电路包括一计数器，用以接收上述振荡信号来触发上述计数器的一计数操作而于上述既定时间间隔后产生一致能信号。
32.如权利要求31所述的噪声移除电路，其特征在于，上述时序与闸控电路更包括耦接至上述计数器的一门控逻辑，用以根据上述致能信号输出上述输出时钟信号。
33.如权利要求32所述的噪声移除电路，其特征在于，上述门控逻辑包括一与非门，用以接收上述输出时钟信号以及上述致能信号，以及一第二反相器，耦接至上述与非门的输出端，用以输出上述输出时钟信号。
CNA2007101362207A 2006-07-11 2007-07-11 噪声移除电路 Pending CN101106355A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/456,583 US7420432B2 (en) 2006-07-11 2006-07-11 Noise removal circuit
US11/456,583 2006-07-11

Publications (1)

Publication Number Publication Date
CN101106355A true CN101106355A (zh) 2008-01-16

Family

ID=38985574

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101362207A Pending CN101106355A (zh) 2006-07-11 2007-07-11 噪声移除电路

Country Status (3)

Country Link
US (2) US7420432B2 (zh)
CN (1) CN101106355A (zh)
TW (1) TW200805873A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739061A (zh) * 2009-12-04 2010-06-16 威盛电子股份有限公司 时钟产生器以及通用串行总线模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984703A (en) * 1975-06-02 1976-10-05 National Semiconductor Corporation CMOS Schmitt trigger
JPS6367822A (ja) * 1986-09-09 1988-03-26 Nec Corp 発振器
DE3940745C1 (zh) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
EP0845862A3 (en) * 1996-11-30 2000-02-23 Daewoo Electronics Co., Ltd Circuit for removing noise components of oscillator
JP2001148612A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 圧電発振器及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739061A (zh) * 2009-12-04 2010-06-16 威盛电子股份有限公司 时钟产生器以及通用串行总线模块
CN101739061B (zh) * 2009-12-04 2015-06-03 威盛电子股份有限公司 时钟产生器以及通用串行总线模块
CN104777876A (zh) * 2009-12-04 2015-07-15 威盛电子股份有限公司 桥接电路
CN104777876B (zh) * 2009-12-04 2017-11-21 威盛电子股份有限公司 桥接电路

Also Published As

Publication number Publication date
TW200805873A (en) 2008-01-16
US7420432B2 (en) 2008-09-02
US20080278251A1 (en) 2008-11-13
US20080024238A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US8143961B2 (en) Technique for detecting crystals
EP1434057A2 (en) Frequency detection circuit and data processing apparatus
US20070296455A1 (en) Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal
US7667534B2 (en) Control interface and protocol
CN100468317C (zh) 用于产生随机数的锁存电子电路
US7271579B2 (en) AC signal level detection circuit
TW201338631A (zh) 射頻系統
US6646513B1 (en) Oscillator circuit having an improved capacitor discharge circuit
CN101106355A (zh) 噪声移除电路
US6081137A (en) Frequency detecting circuit
CN112305413B (zh) 一种参考时钟丢失检测电路与检测方法
US7429900B2 (en) Oscillator and semiconductor device
US20100109720A1 (en) Semiconductor integrated circuit and control method of the same
JP5461132B2 (ja) 半導体装置
CN114779880A (zh) 一种芯片时钟源检测电路及基于其的芯片时钟电路
EP0020717B1 (en) Interval timer circuit
US20020172196A1 (en) Signal detector
US9362894B1 (en) Clock generator circuit
JP2004198302A (ja) 断線検知回路
CN115171749A (zh) 电压产生电路及存储器
US20240072728A1 (en) Oscillator circuit arrangement
US6741136B2 (en) Circuit for preventing system malfunction in semiconductor memory and method thereof
CN220605882U (zh) 一种振荡器使能电路、振荡器电路及电荷泵电路
US20230402998A1 (en) Comparator module and oscillator using the same
US11606095B2 (en) Operating clock generator and reference clock gating circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080116