CN101102642B - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN101102642B
CN101102642B CN2007101287761A CN200710128776A CN101102642B CN 101102642 B CN101102642 B CN 101102642B CN 2007101287761 A CN2007101287761 A CN 2007101287761A CN 200710128776 A CN200710128776 A CN 200710128776A CN 101102642 B CN101102642 B CN 101102642B
Authority
CN
China
Prior art keywords
chip
resin
film
die
cushion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2007101287761A
Other languages
English (en)
Other versions
CN101102642A (zh
Inventor
坂本一
杉山直
王东冬
苅谷隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101102642A publication Critical patent/CN101102642A/zh
Application granted granted Critical
Publication of CN101102642B publication Critical patent/CN101102642B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多层印刷电路板，在芯基板(30)预先内藏IC芯片(20)，而在该IC芯片(20)的垫(pad)(24)上配设过渡(transition)层(38)。因此，可不使用引线(lead)零件和封装树脂，取得IC芯片与多层印刷电路板的电连接。另外，通过在模垫(die pad)(24)上设置铜制的过渡层(38)，可防止垫(24)上的树脂残留，并能使垫(24)与过孔(viahole)(60)的连接性与可靠性提高。

Description

多层印刷电路板
本申请是下述申请的分案申请：
发明名称：多层印刷电路板以及多层印刷电路板的制造方法
国际申请日：2001年1月12日
申请号：01805638.5
技术领域
本发明是关于增层(build up)多层印刷电路板，特别是关于内藏IC芯片等的电子元件的多层印刷电路板及多层印刷电路板的制造方法。
背景技术
IC芯片是通过线接合(wire bonding)、TAB、倒装片接合(flip-chip)等的安装方法，而取得与印刷电路板的电连接。
电线连接是通过粘接剂使IC芯片模接于印刷电路板，以金属等的电线连接该印刷电路板的垫与IC芯片的垫后，为了保护IC芯片与电线而施加热硬化性树脂或热可塑性树脂等的封装树脂。
TAB是通过焊锡称为引线(lead)的线等一起连接IC芯片的垫与印刷电路板的垫后，以树脂进行封装。
倒装片接合是通过凸块而使IC芯片与印刷电路板的垫部分连接，并以树脂填充与凸块的空隙而进行。
然而，各个安装方法，是在IC芯片与印刷电路板之间通过连接用的引线部件(电线、引线、凸块)而进行电连接。这些引线部件容易切断、腐蚀，因此成为与IC芯片的连接中断、错误动作的原因。
另外，各个安装方法，为了保护IC芯片以环氧树脂等的热可塑性树脂进行封装，但是填充该树脂时因含有气泡，气泡成为起点，导致引线部件的破坏和IC垫的腐蚀、可靠性的降低。以热可塑性树脂封装，必须结合各个零件而做成树脂填装用柱塞(plunger)、模型，另外，即使是热硬化性树脂也必须选定考虑引线部件、焊锡阻挡层(solder resist)的材料等的树脂，因此也成为成本较高的原因。
本发明为了解决上述课题，其目的为提供一种不通过引线部件，而得到与IC芯片直接电连接的多层印刷电路板及多层印刷电路板的制造方法。
本发明人等经过详细研究之后，提出在树脂绝缘性基板设置开口部、过孔和铳孔(ザグリ)部而预先内藏IC芯片等的电子元件，而积层间绝缘层，在该IC芯片的模垫上，以光蚀刻或激光，设置过孔，形成导电的导体电路后，再重复层间绝缘层与导电层而设置多层印刷电路板，不使用封装树脂，通过无引线(leadless)而可取得与IC芯片的电连接构造。
再者，本发明人等，提出在树脂绝缘性基板设置开口部、过孔和铳孔部而预先内藏IC芯片等的电子元件，积层间绝缘层，在该IC芯片的模垫上，以光蚀刻或激光，设置过孔，而形成导电层导体电路后，再重复层间绝缘层与导电层，并在多层印刷电路板的表层也安装IC芯片等的电子元件的构造。因此，不使用封装树脂，以无引线而能取得与IC芯片的电连接。另外，可安装各个功能不同的IC芯片等的电子元件，可得到更高功能的多层印刷电路板。具体例，为在内藏IC芯片埋入快速缓冲存储器(cache memory)，通过在表层安装具有运算功能的IC芯片，可分别制造成品率低的快速缓冲存储器与IC芯片，但可相近配置IC芯片与快速缓冲存储器。
并且，本发明人等详细研究的结果，提出在树脂绝缘性基板设置开口部、过孔和铳孔部而预先收容IC芯片等的电子元件，在该IC芯片的模垫上形成至少2层以上组成的过渡层。在过渡层的上层积层间树脂绝缘层，在该IC芯片的过渡层的过孔上，通过光蚀刻或激光设置过孔，形成导电层导体电路后，再重复层间绝缘层与导电层，而设置多层印刷电路板，不使用封装树脂，并以无引线而能取得与IC芯片的电连接。另外，在IC芯片部分形成过渡层，由于IC芯片部分被平坦化，所以上层的层间绝缘层也被平坦化，膜厚度也变得平均。并且，通过前述的过渡层，形成上层的过孔时，也可保持形状的稳定性。
在IC芯片的垫上设置过渡层的理由，如下所述。第1模垫微细且尺寸小，形成过孔时的对位变得困难，因此设置过渡层使对位容易。设置过渡层的话，模垫节距(pitch)150μm以下，垫尺寸20μm以下也可稳定形成增层(build up)层。没有形成过渡层的模垫，以光蚀刻形成层间绝缘层的过孔时，过孔直径比模垫的直径大，在进行除去过孔底残渣，层间树脂绝缘层表面粗化处理时，模垫表面的保护层聚亚酰胺(polyimide)层将溶解、损伤。另一方面，激光的场合，过孔直径比模垫的直径大的时候，模垫及钝态保护(passivation)膜聚亚酰胺层(IC的保护膜)将被激光破坏。并且IC芯片的模垫非常小，过孔直径比模垫尺寸大，不论是以光蚀刻方法，或激光方法都非常难对合位置，常发生模垫与过孔的连接不良。
相对于此，在模垫上设置过渡层，模垫节距150μm以下，垫尺寸20μm以下，也可可靠地在模垫上连接过孔(via)，使垫与过孔的连接性和可靠性提高。并且，IC芯片的垫上通过比较大直径的过渡层，在去残渣(desmear)、电镀步骤等的后续步骤时，即使浸渍于酸和蚀刻液，经过各种回火步骤，也不会有溶解模垫及IC的保护膜溶解、损伤的危险。
即使分别仅得到多层印刷电路板功能，视场合做为半导体装置的安装基板的功能，为了外部基板的母板和子板的连接，也可设置BGA、焊锡凸块、和PGA(导电连接拴)。另外，该构成，在已知的安装方法连接的场合也可缩短配线长，也可减低回路感抗。
下列说明本发明定义的过渡层。
过渡层尚未用于已知技术的IC芯片安装技术，为了取得半导体元件IC芯片与印刷电路板的直接连接，是指设置的中间的中介层。其特征是以2层以上的金属层形成。而且，比半导体元件IC芯片的模垫大。借此，提高电连接和位置接合性，且不会造成模垫损伤，可用激光和光蚀刻加工过孔。因此，可可靠地埋入、收容、收纳和连接IC芯片于印刷电路板。另外，过渡层上，可直接形成印刷电路板的导体层金属。该导体层之一例为层间树脂绝缘层的过孔和基板上的过孔等。
本发明使用的内藏IC芯片等的电子元件的树脂制基板，是用将玻璃环氧树脂等的加强材料或芯材含浸于环氧树脂、BT树脂、酚树脂等的树脂，与含浸环氧树脂的预烤(プリプレグ)积层形成物，但也可使用一般印刷电路板使用的材料。除此以外也可使用两面铜张积层板、单面板、没有金属膜的树脂板、树脂薄膜。但是，施加350℃以上的温度时，树脂会完全溶解、炭化。另外，陶瓷的话，由于外型加工性差，不可使用。
在芯基板等的预先树脂制绝缘基板上收容IC芯片等的电子元件的凹洞(cavity)形成铳孔、过孔、开口之处以粘接剂等接合该IC芯片。
在内藏IC芯片的芯基板全面地进行蒸镀、溅射等，而全面性形成导电特性的金属膜(第1薄膜层)。该金属以锡、铬、钛、镍、锌、钴、金、铜等为佳。厚度以在0.001～2.0μm之间为佳。未满0.001μm，无法全面性平均积层，超过2.0μm形成困难，也无法提高效果。特佳为0.01～1.0μm。铬的场合以0.1μm的厚度为佳。
通过第1薄膜层，进行模垫的披覆，可在过渡层与IC芯片上提高与模垫的界面的密着性。用这些金属披覆模垫，可防止水分侵入至界面，以及模垫的溶解、腐蚀，提高可靠性。另外，通过该第1薄膜层，可以没有引线等的安装方法取得与IC芯片的连接。在此，使用铬、镍、钛，是因为可防止水分侵入至界面，金属密着性优良。铬、钛的厚度，为在溅射层不造成裂痕且可获得上层与金属的密着性的厚度。于是，以IC芯片的定位标记为基准在芯基板上形成定位标记。
在第1薄膜层上，以溅射、蒸镀或无电解电镀形成第2薄膜层。该金属为镍、铜、金、银等。以电特性、经济性、还有在后续形成的厚度施加层主要为铜来说，使用铜较好。
在此设置第2薄膜层的理由，是第1薄膜层无法取得形成后述的厚度施加层的电解电镀用的引线。第2薄膜层36被用为施加厚度的引线。该厚度以0.01～5μm的范围进行为佳。未满0.01μm，无法得到做为引线的作用，超过5μm，蚀刻时，比下层的第1薄膜层多去除而产生空间，水分容易侵入，可靠性降低。
第2薄膜层上，以无电解或电解电镀施加厚度。因为电特性、经济性，做为过渡层的强度和构造上的耐性，还有后续形成的增层的导体层主要为铜，较好的是使用铜电解电镀形成。该厚度以1～20μm的范围进行为佳。比1μm薄时，与上层的过孔的连接可靠性降低，比20m厚，蚀刻时将引起底切(undercut)，形成的过渡层与过孔界面发生空隙。另外，视场合，可在第1薄膜层上直接电镀施加厚度，也可再积层多层。
之后，以芯基板的定位标记为基准形成蚀刻阻挡层，曝光、显像而露出过渡层以外部分的金属而进行蚀刻，在IC芯片的模垫上形成第1薄膜层、第2薄膜层、厚度施加层组成的过渡层。
再者，以减层工序(subtractive process)形成过渡层的场合，金属膜上，以无电解或电解电镀，施加厚度。形成的电镀的种类为铜、镍、金、银、锌、铁等。由于电特性、经济性、还有后续形成的增层导体层主要为铜，因此使用铜较好。该厚度以1～20μm的范围进行为佳。比该厚度厚时，蚀刻时引起底切，形成的过渡层与过孔的界面发生空隙。之后，形成蚀刻阻挡层，曝光显像而露出过渡层以外的部分的金属而进行蚀刻，在IC芯片的垫上形成过渡层。
如上所述，本发明人等，提出在形成于芯基板的凹部收容IC芯片，在该芯基板上积层间树脂绝缘层与导体电路，而在安装基板内内藏IC芯片的方案。
该方法，在收纳IC芯片的芯基板上全面形成金属膜，而披覆、保护电子元件IC芯片的垫，视场合，通过在该垫上形成过渡层，取得垫与层间树脂绝缘层的过孔的电连接。
然而，由于全面性施加金属膜，在IC芯片上形成的定位标记完全被隐藏，因此描绘有配线等的掩膜和激光装置等无法吻合基板的位置。所以，该IC芯片的垫与过孔的位置发生偏差，无法取得电连接。
发明内容
本发明即为了解上述问题，其目的为提供与内藏IC芯片可取得适当连接的多层印刷电路板的制造方法。
本发明的多层印刷电路板的制造方法，是在基板上重复形成层间绝缘层与导体层，在该层间绝缘层形成过孔，并通过该过孔而电连接，该方法至少具备以下(a)～(c)步骤：
(a)在前述基板收容电子元件；
(b)根据前述电子元件的定位标记，在前述基板形成定位标记；以及
(c)根据前述基板的定位标记进行加工或形成。
在本发明中，根据电子元件的定位标记，在收容电子元件的基板形成定位标记，并根据基板的定位标记进行加工或形成。因此，电子元件与位置正确地封合，可在基板上的层间树脂绝缘层形成过孔。
该场合的加工，是指在电子元件IC芯片或基板上形成的全部。例如，IC芯片的垫上的过渡层、识别字符(英文字母、数字等)、定位标记等。
另外，该场合的形成，是指在芯基板上施加的层间树脂绝缘层(未含有玻璃布等的加强材料者)上形成的全部。例如，过孔、配线、识别字符(英文字母、数字等)、定位标记等。
本发明的多层印刷电路板的制造方法，是在基板上重复形成层间绝缘层与导体层，在该层间绝缘层形成过孔，并通过该过孔而电连接，该方法至少具备以下(a)～(d)步骤：
(a)在前述基板收容电子元件；
(b)根据前述电子元件的定位标记，以激光在前述基板形成定位标记；
(c)在前述基板的定位标记上形成金属膜；以及
(d)根据前述基板的定位标记进行加工或形成。
在本发明中，是根据电子元件的定位标记，以激光在收容电子元件的基板上穿设定位标记，在以激光穿设的定位标记形成金属膜后，根据基板的定位标记进行加工或形成。因此，电子元件与位置正确地封合，可在基板上的层间树脂绝缘层形成过孔。另外，以激光穿设的定位标记上形成金属膜，因此可容易地以反射认出定位标记，可正确地封合位置。
本发明的多层印刷电路板的制造方法，在基板上重复形成层间绝缘层与导体层，在该层间绝缘层形成过孔，并通过该过孔而电连接，该方法至少具备以下(a)～(e)步骤：
(a)在前述基板收容电子元件；
(b)根据前述电子元件的定位标记，而以激光在前述基板形成定位标记；
(c)在前述基板的定位标记上形成金属膜；    
(d)在前述基板形成层间绝缘层；以及
(e)根据前述基板的定位标记在前述层间绝缘层进行加工或形成过孔用开口。
在本发明中，是根据电子元件的定位标记，而在收容电子元件的基板上形成定位标记，在定位标记形成金属膜后，根据基板的定位标记进行加工或形成。因此，电子元件与位置正确地封合，可在基板上的层间树脂绝缘层形成过孔。另外，在以激光穿设的定位标记上也形成金属膜，即使在该定位标记上形成层间绝缘层，以反射方式进行图像识别，可容易地识别定位标记，可正确地决定位置。
如上所述，本发明人等，提出通过由在树脂绝缘性基板上设置开口部、过孔和铳孔部，而预先内藏IC芯片等的电子元件，积层间绝缘层，并在该IC芯片的垫上，以光蚀刻或激光，设置过孔，而形成导电层导体电路后，再重复设置层间绝缘层与导体层，而形成多层印刷电路板，可不使用封装树脂，以无引线、无凸块取得与IC芯片的电连接的构造。
然而，IC芯片的垫，一般是以铝等制造，在制造步骤中氧化，在表面形成氧化披覆膜。因此，通过在表面形成的氧化披覆膜，凸块的连接电阻增加，无法取得到IC芯片适当的电连接。另外，模垫上残存氧化膜，垫与过渡层的密着性不充足无法满足可靠性。
本发明为了解决上述课题，其目的为提供在IC芯片上可以无引线而取得适当地电连接的多层印刷电路板及多层印刷电路板的制造方法。
为了达到上述目的，本发明的多层印刷电路板的制造方法，至少具有以下(a)～(e)步骤：
(a)在前述基板收容电子元件；
(b)将前述电子元件的模垫的表面的披覆膜除去；
(c)在前述模垫上，形成用以与最下层的层间绝缘层的过孔连接的过渡层；
(d)在前述基板上，形成层间绝缘层；以及
(e)在前述层间绝缘层上，形成导体电路以及连接过渡层的过孔。
在本发明中，为了在基板内收容IC芯片，可以无引线而取得与IC芯片的电连接。并且，因为在IC芯片等的电子元件的模垫的连接面施予氧化披覆膜除去处理，因此模垫的电阻减少，可提高导电特性。另外，由于在IC芯片部分设置过渡层，IC芯片部分被平坦化，上层的层间绝缘层也被平坦化，膜厚度变得平均。再者，上层的过孔形成时，也可保持形状的稳定性。较理想的为完全地除去披覆膜。
在本发明中，是以逆溅射、等离子处理完去地除去氧化披覆膜而提高IC芯片的模垫的导电特性。
进行逆溅射的场合，是以氩等的惰性气体做为溅射气体，对模垫表面的氧化披覆膜进行逆溅射，而完全地除去氧化披覆膜。以等离子进行处理的场合，将基板放置于真空状态的装置内，在氧、或氮、碳酸气体、四氟化碳中放出等离子，而除去模垫表面的氧化披覆膜。
在本发明中，因为除去披覆膜，与过渡层的最下层的形成，连续地在非氧氛围中进行，因此不会在垫表面再形成氧化披覆膜，可提高IC芯片的模垫与过渡层之间的导电特性与密着性。
本发明中的多层印刷电路板，是在基板上重复形成层间绝缘层与导体层，在该层间绝缘层形成过孔，并通过该过孔而电连接，
在前述基板中内藏电子元件；
在前述电子元件的模垫上，形成与最下层的层间绝缘层的过孔连接的过渡层；以及
除去前述模垫的表面的披覆膜。
在本发明中，因为在基板内收容IC芯片，可以无引线取得与IC芯片的电连接。并且，由于对IC芯片等的电子元件的模垫的连接面施加氧化披覆膜除去处理，因此可减低模垫的电阻，提高导电特性。另外，通过在IC芯片部分设置过渡层，由于IC芯片部分被平坦化，上层的层间绝缘层也被平坦化，膜厚度也变得平均。再者，形成上层的过孔时，也可保持形状的稳定性。较理想的是披覆膜完全地除去。
附图说明：
第1图是本发明的实施例1的多层印刷电路板的制造工序图。
第2图是实施例1的多层印刷电路板的制造工序图。
第3图是实施例1的多层印刷电路板的制造工序图。
第4图是实施例1的多层印刷电路板的制造工序图。
第5图是实施例1的多层印刷电路板的制造工序图。
第6图是实施例1的多层印刷电路板的剖面图。
第7图，(A)是扩大显示第3图(A)中的过渡层，(B)是第7图(A)的B箭头处放大图，(C)、(D)、(E)是过渡层的改变例的说明图。
第8图，(A)是实施例1的多层印刷电路板的透视图，(B)是扩大显示该多层印刷电路板的一部分的说明图。
第9图，(A)是实施例1的第1改变例的多层印刷电路板的透视图，(B)是扩大显示该多层印刷电路板的一部分的说明图。
第10图是实施例1的第2改变例的多层印刷电路板的剖面图。
第11图是实施例1的第3改变例的多层印刷电路板的剖面图。
第12图是实施例1的第4改变例的多层印刷电路板的剖面图。
第13图是实施例1的多层印刷电路板的制造工序图。
第14图是实施例1的多层印刷电路板的制造工序图。
第15图是实施例1的多层印刷电路板的制造工序图。
第16图是实施例1的多层印刷电路板的制造工序图。
第17图是实施例1的多层印刷电路板的制造工序图。
第18图是实施例1的多层印刷电路板的制造工序图。
第19图，(A)是第13图(D)中的芯基板的平面图，(B)是第13图(E)的平面图。
第20图，(A)是光掩膜载置前的芯基板的平面图，(B)是载置光掩膜状态的芯基板的平面图。
第21图是实施例2的第1改变例的多层印刷电路板的剖面图。
第22图是实施例3的多层印刷电路板的制造工序图。
第23图是实施例3的多层印刷电路板的制造工序图。
第24图是实施例3的多层印刷电路板的制造工序图。
第25图是实施例3的多层印刷电路板的制造工序图。
第26图是实施例3的多层印刷电路板的剖面图。
第27图，(A)是扩大显示第22图(C)中的模垫部分的说明图，(B)是扩大显示第23图(A)中的模垫部分的说明图，(C)是扩大显示第24图(A)中的模垫部分的说明图。
第28图是实施例32的第1改变例的多层印刷电路板的剖面图。
第29图是扩大显示实施例3的第1改变例的模垫部分的图，(A)是显示氧化披覆膜除去处理前的状态的图，(B)是显示氧化披覆膜除去处理后的状态的图，(C)是显示在模垫上形成过渡层后的图。
第30图是显示进行评价实施例3与比较例的多层印刷电路板的1)剖面状态、2)电阻测定值、3)可靠性试验后的剖面状态、4)电阻测定值的共4个项目的结果的图表。
具体实施方式
以下，参照图而说明本发明的实施例。
实施例1
首先，参照第6图所示的多层印刷电路板10的剖面而说明本发明的实施例1的多层印刷电路板的构成。
第6图所示的多层印刷电路板，是由收容IC芯片20的芯基板30，与层间树脂绝缘层50、层间树脂绝缘层150所组成。层间树脂绝缘层50上，形成过孔60以及导体电路58，层间树脂绝缘层150上，形成过孔160以及导体电路158。
IC芯片20上，披覆着钝化膜24，在该钝化膜24的开口内配设构成输出端子的模垫24。在铝制的模垫24之上，形成过渡层38。该过渡层38是由第1薄膜层33、第2薄膜层36、施加厚度膜37这3层所组成。
层间树脂绝缘层150上，配设着焊锡阻挡层70。在焊锡阻挡层70的开口部71下的导体电路158上，设置与未图示的子板、母板等的外部基板连接用的BGA76。
在实施例1的多层印刷电路板10，在芯基板30预先内藏IC芯片20，而在该IC芯片20的模垫24上配设过渡层38。因此，可不使用引线部件和封装树脂，而取得IC芯片与多层印刷电路板(安装基板)的电连接。另外，因为在IC芯片部分形成过渡层38，所以IC芯片部分被平坦化，因此上层的层间绝缘层50也被平坦化，膜厚度也变得平均。并且，通过过渡层，也可在形成上层的过孔60时保持形状的稳地性。
再者，在模垫24上设置铜制的过渡层38，可防止模垫24上的树脂残留，另外，在后续步骤时即使经过浸渍于酸和氧化剂或蚀刻液中、各种回火步骤也不会产生模垫的变色，溶解。借此，使IC芯片的模垫与过孔的连接性和可靠性提高。且，40μm前后的直径的模垫24上通过60μm以上的过渡层38，而可可靠地连接60μm直径的过孔。
接着，参照第1～5图说明参照第6图的上述的多层印刷电路板的制造方法。
(1)首先，以将玻璃布等的心材与含浸于环氧等的树脂的预烤层积的绝缘树脂基板(芯基板)30为出发材料(参照第1图(A))。接着，在芯基板30的一面上，以激光加工形成IC芯片收容用的凹部32(参照第1图(B))。在此，通过激光加工设置凹部，但也可通过将设有开口的绝缘树脂基板与未设开口的树脂绝缘基板贴合，而形成具备收容部的芯基板。
(2)之后，在凹部32上，使用印刷机而涂布粘接材料34。此时，除了涂布以外，也可灌注(potting)。接着在粘接材料34上载置IC芯片20(参照第1图(C))。
(3)于是，挤压，或轻敲IC芯片20的上面而完全地收容于凹部32内(参照第1图(D))。借此，可平滑芯基板30。
(4)之后，在收容IC芯片20的芯基板30的全面进行蒸镀、溅射等，而全面形成导电特性的第1薄膜层33(第2图(A))。该金属可为锡、铬、钛、镍、锌、钴、金、铜等。特别是，使用镍、铬、钛，可抑制在界面的水分侵入，且在膜形成上与电特性上更适合。厚度较好是以0.001～2.0μm的范围形成，特别是，0.01～1.0μm为更佳。在铬的场合，较好为0.1μm的厚度。
通过第1薄膜层33，可进行模垫24的披覆，并提高过渡层与在IC芯片上与模垫24的界面的密着性。另外，以这些金属披覆模垫24，可防止水分往界面的侵入，以及模垫的溶解、腐蚀，并提高可靠性。另外，通过该第1薄膜层33，可以没有引线的安装方法取得与IC芯片的连接。
在此，使用铬、钛、镍，可抑制在界面的水分侵入，提高金属密着性。
(5)在第1薄膜层33上，通过溅射、蒸镀、或无电解电镀，形成第2薄膜层36(第2图(B))。该金属为镍、铜、金、银等。由于电特性、经济性、在后续步骤中形成的增层的导体层主要为铜，因此使用铜较好。
设置第2薄膜层的理由，是因为在第1薄膜层，无法取得用以形成后述的厚度施加层的电解电镀用的引线。第2薄膜层36，被用为施加厚度的引线。其厚度较好是以0.01～5μm的范围进行。特别是，较好为0.1～3μm之间，最适合第1薄膜层的披覆与引线。未满0.01μm，无法得到作为引线的部分，一超过5μm，蚀刻的时候，下层的第1薄膜层多去除而产生空隙，水分容易侵入，可靠性降低。
再者，较好的第1薄膜层与第2薄膜层的组合，是铬-铜、铬-镍、钛-铜、钛-镍等。以于金属的接合性和电特性传达性的观点比其他的组合为优。
(6)之后，涂布阻挡层、曝光、显像而在IC芯片的模垫的上部设置开口那样设置电镀阻挡层35，以下列条件施予电解电镀，而设置电解电镀膜(施加厚度膜)37(第2图(C))。
[电解电镀水溶液]
硫酸  2.24mol/l
硫酸铜0.26mol/l
添加剂(アトテツクジヤパン制造，カパラシドHL)
       19.5ml/l
[电解电镀条件]
电流密度1A/dm2
时间65分钟
温度22±2℃  
除去电镀阻挡层35后，以蚀刻除去电镀阻挡层35下的无电解第2薄膜层36、第1薄膜层33，而在IC芯片的模垫24上形成过渡层38(第2图(D))。在此，通过电镀阻挡层而形成过渡层，但是也可在无电解第2薄膜层36上平均地形成电解电镀膜后，形成蚀刻阻挡层，曝光、显像露出过渡层以外的部分的金属而进行蚀刻，而在IC芯片的模垫上形成过渡层。电解电镀膜的厚度较好为1～20μm的范围。如果比该厚度厚，则蚀刻时会引起底切，因为在形成的过渡层、过孔与界面会产生空隙。
(7)接着，以喷洒方式吹付蚀刻液于基板上，通过蚀刻而将过渡层38的表面形成粗化面38a(图3A)。也可使用无电解电镀和氧化还原处理形成粗化面。第7图(A)是扩大显示第3图(A)中的过渡层38，第7图(A)的B箭头所指处示于第7图(B)。过渡层38，是由第1薄膜层33、第2薄膜层36、施加厚度膜37的3层构造组成。如第7图(A)所示，过渡(transition)是以圆形形成，但是也可如第7图(C)所示的椭圆形、第7图(D)所示的矩形、第7图(E)所示的形状取而代之。
(8)经过上述步骤的基板上，一边升温至温度50～150℃一边以压力5kg/cm2真空压着层压(laminate)厚度50μm的热硬化型树脂片(sheet)，而设置层间树脂绝缘层50(参照第3图(B))。真空压着的真空度为10mmHg。
(9)之后，以波长10.4μm的CO2气体激光，并以光束直径5μm、最热模式、脉冲波宽5.0μm秒、掩膜的孔径0.5mm、1射程的条件，在层间树脂绝缘层50上设置直径80μm的过孔用开口48(参照第3图(C))。使用铬酸而除去开口48内的树脂残留。在模垫上设置铜制的过渡层38，可防止模垫24上的树脂残留，借此，使模垫24与后述的过孔60的连接性和可靠性提高。并且，在40μm直径前后的模垫24上通过60μm以上的过渡层38，而可可靠地连接60μm直径的过孔用开口48。再者，此处，是使用过锰酸而除去树脂残留，但也可使用氧等离子而进行去残渣处理。
(10)接着，通过浸渍于铬酸、过锰酸盐等的氧化剂中，而设置层间树脂绝缘层50的粗化面50α(参照第3图(D))。该粗化面50α可以在0.05-5μm的范围。作为一例，在过锰酸钠溶液50g/l，在温度60℃中浸渍5-25分钟，设置1-5μm的粗化面50α。除了上述以外，也可使用日本真空技术有限公司制造的SV-4540进行等离子处理，在层间树脂绝缘层50的表面形成粗化面50a。此时，使用氩气为惰性气体，以电力200W、气压0.6Pa、温度70℃的条件，实施2分钟等离子处理。
(11)在形成粗化面50α的层间树脂绝缘层50上，设置金属层52(参照第4图(A))。金属层52，是以无电解电镀形成。通过预先在层间树脂绝缘层50的表面施加钯(pallodoum)等的触媒，并浸渍于无电解电镀液中5～60分钟，设置以0.1～5μm的范围的电镀膜的金属层52。其一例为，
[无电解电镀水溶液]
NiSO4              0.003mol/l
酒石酸             0.200mol/l
硫酸铜             0.030mol/l
HCHO               0.050mol/l
NaOH               0.100mol/l
α，α′-吡啶      100mg/l
聚乙烯乙二醇(PEG)  0.10g/l
浸渍于34℃的液体温度40分钟。
除了上述以外也可使用与上述的等离子处理同样装置，交换内部的氩气体后，以Ni及Cu为靶材而溅射，以气压0.6Pa、温度80℃、电力200W时间5分钟的条件进行，而在层间树脂绝缘层50的表面形成Ni/Cu金属层52。此时，形成的Ni/Cu金属层52的厚度为0.2μm。另外，也可以蒸镀、电着等取代溅射形成金属膜。并且，以溅射、蒸镀、电着等的物理性方法形成施加薄层后，也可施予无电解电镀。
(12)在完成上述处理的基板30上，贴合市售的感光性干膜，并载置铬气掩膜，而以40mJ/cm2曝光后，以0.8％碳酸钠显像处理，而设置厚度25μm的电镀阻挡层54。接着，以下列条件施予电解电镀，而形成厚度18μm的电镀阻挡层膜56(参照第4图(B))。再者，电解电镀水溶液中的添加剂为アトテツクジヤパン制造，カパラシド HL。
[电解电镀水溶液]
硫酸  2.24mol/l
硫酸铜0.26mol/l
添加剂(アトテツクジヤパン制造，カパラシド HL)
      19.5ml/l
[电解电镀条件]
电流密度1A/dm2
时间65分钟
温度22±2℃
(13)以5％NaOH剥离除去电镀阻挡层54后，使用硝酸及硫酸与过氧化氢的混合液蚀刻该电镀阻挡层下的金属层52而溶解除去，形成金属层52与电解电镀膜56组成的厚度16μm的导体电路58及过孔60，以含有第二铜错体与有机酸的蚀刻液，形成粗化面58α、60α(参照第4图(C))。也可使用无电解电镀和氧化还原处理形成粗化面。
(14)接着，通过重复上述(9)～(13)的步骤，在形成上层的层间150及导体电路158(含有过孔160)(参照第5图(A))。
(15)接着，混合60重量％的甲酚酶(cresol)酚醛固形物(novolak)型环氧树脂(日本化学医药公司制造)的环氧基50％烷基化的给予感光性的低聚合物(oligomer)(分子量4000)46.67重量份、溶解于甲基乙基酮的80重量％的双酚A型环氧树脂(油化シエル制造、Epicote 1001)15重量份、咪唑硬化剂(四国化成制造、2E4MZ-CN)1.6重量份、具有感光性单体的多价烷基单体(共荣化学制造、R604)3重量份、相同多价烷基单体(共荣化学制造、DPE6A)1.5重量份、分散系消泡剂(サンノプコ公司制造、S-65)0.71重量份溶解于DMDG中放入容器中，搅拌、混合而调整成混合组成物，再对该混合组成物加入光起始剂二苯基酮(benzophenone)(关东化学制造)2.0重量份、光增感剂米其勒酮(Michler’s ketone)(关东化学制造)0.2重量份，而得到在25℃的黏度调整至2.0Pa.s的焊锡阻挡层组成物(有机树脂绝缘材料)。
再者，黏度测定是以B型黏度剂(东京计器公司制造、DVL-B型在60rpm的场合是以转子No.4、6rpm的场合则以转子No.3而得。
(16)接着，在基板30上，以20μm的厚度涂布上述焊锡阻挡层组成物，并以70℃20分钟、70℃30分钟的条件进行干燥处理后，使描绘有焊锡阻挡层开口部的图案的厚度5mm的掩膜密着于焊锡阻挡层70而以1000mJ/cm2的紫外线曝光，以DMTG溶液显像处理，而形成陆(land)直径620μm、开口直径460μm的开口71(参照第5图(B))。
(17)接着，将形成焊锡阻挡层(有机树脂绝缘层)70的基板，浸渍于含有氯化镍(2.3×10-1mol/l)、次亚磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解电镀液中20分钟，而在开口部71形成厚度5μm的镍电镀层72。再将该基板于含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次亚磷酸钠(1.7×10-1mol/l)的无电解电镀液中，在80℃的条件浸渍7.5分钟，而在镍电镀层72上形成厚度0.03μm的金电镀层74，而于导体电路158上形成焊锡垫75(参照第5图(C))。
(18)之后，在焊锡阻挡层70的开口部71上印刷焊锡膏材(paste)，在200℃通过回流(reflow)形成BGA76。以此而内藏IC芯片20，可得到具有BGA76的多层印刷电路板10(参照第6图)。也可配设PGA(导电连接拴)取代PGA。
在上述的实施例中，层间树脂绝缘层50、150是使用热硬化性树脂片。该热硬化性树脂片是含有难溶性树脂、可溶性粒子、硬化剂、其他成分者。以下分别加以说明。
实施例1的热硬化性树脂片使用而得的环氧系树脂，是在酸或氧化剂中分散可溶性的粒子(以下称为可溶性粒子)酸或氧化剂中分散难溶性的树脂(以下称为难溶性树脂)者。
再者，所谓实施例1使用的“难溶性”“可溶性”，是在同一时间浸渍于同一种酸或氧化剂组成的溶液中时，相对溶解速度快的简称为“可溶性”，相对地，溶解速度慢的简称为“难溶性”。
上述可溶性粒子，举例为酸或氧化剂中可溶性的树脂粒子(以下称为可溶性树脂粒子)、酸或氧化剂中可溶性的无机粒子(以下称为可溶性无机粒子)、酸或氧化剂中可溶性的金属粒子(以下称为可溶性金属粒子)等。这些可溶性粒子可单独使用，也可两种以上并用。
上述可溶性粒子的形状并无特别限制，例如球状、碎片状等。又上述可溶性粒子的形状较好为一样的形状。因为可形成具有平均粗度的凹凸的粗化面。
上述可溶性粒子的平均粒径较好0.1～10μm。该粒径的范围也可含有两种以上不同粒径者。也就是说，含有平均粒径为0.1～0.5μm的可溶性粒子与平均粒径1～3μm的可溶性粒子等。借此可形成较复杂的粗化面，与导体电路的密着性也优良。再者，实施例1中，可溶性粒子的粒径是可溶性粒子的最长部分的长度。
上述可溶性树脂粒子举例如热硬化树脂、热可塑性树脂所组成者，浸渍于酸或氧化剂所组成的溶液时，若为比上述难溶性树脂溶解速度快者没有特别限定。
上述可溶性树脂粒子的具体例为例如环氧树脂、酚树脂、聚亚酰胺树脂、聚苯基树脂、聚烯烃树脂、氟树脂等所组成者，可为选自上述树脂一种，或为两种以上的树脂的混合物。
另外，上述可溶性树脂粒子也可使用橡胶组成的树脂粒子。上述橡胶可举例如聚丁二烯橡胶、环氧改质、胺脂改质、(甲基)丙烯腈改质等的各种改质聚丁二烯橡胶、含有羧基的(甲基)丙烯腈·丁二烯橡胶等。通过使用上述的橡胶，可溶性树脂粒子变得容易溶解于酸或氧化剂中。最后，使用酸而溶解可溶性树脂粒子时，也可以强酸以外的酸溶解，使用氧化剂溶解可溶性树脂粒子时，也可以氧化力比较弱的过锰酸盐溶解。另外，使用铬酸时，也可以低浓度溶解。因此，在树脂表面没有酸或氧化剂残留，如后述那样，粗化面形成后，施加氯化钯等的触媒时，给予触媒，触媒不会氧化。
上述可溶性无机粒子，可举例如至少一种选自铝化合物、钙化合物、钾化合物、镁化合物以及矽化合物组成的群组所组成的粒子。
上述铝化合物举例有铝、氢氧化铝等，上述钙化合物可举例如碳酸钙、氢氧化钙等，上述钾化合物可举例如碳酸钾等，上述镁化合物可举例如镁、白云石(dolomite)、氯卤性碳酸镁等，上述矽素化合物可举例如矽、沸石(zeolite)等。这些化合物可单独使用，也可两种以上并用。
上述可溶性金属粒子可举例如至少一种选自铜、镍、铁、锌、铅、金、银、铝、镁、钙以及矽素所组成的粒子等。另外，这些可溶性金属粒子，为了确保绝缘性，也可在表层披覆树脂。
上述可溶性粒子混合两种以上使用时，混合两种的可溶性粒子的组合较好为树脂粒子与无机粒子的组合。两者导电特性皆低，因此可确保树脂薄膜的绝缘性，同时可容易地调整与难溶性树脂之间的热膨胀，不会发生树脂薄膜所组成的层间树脂绝缘层的断裂，而层间树脂绝缘层与导体电路间也不会发生剥离。
上述难溶性树脂，在层间树脂绝缘层上使用酸或氧化剂形成粗化面时，只要能保持粗化面的形状，并无特别限定，例如热硬化树脂、热可塑性树脂、上述的复合体等。
另外，也可为施加上述树脂感光性的感光性树脂。通过使用感光性树脂，可使用曝光、显像处理在层间树脂绝缘层形成过孔用开口。
上述之中，较好为含有热硬化树脂者。据此，即使以电镀液或各种的加热处理，也可保持粗化面的形状。
上述难溶性树脂的具体例为例如环氧树脂、酚树脂、苯氧(phenoxy)树脂、聚亚酰胺树脂、聚苯基(polyphenylene)树脂、聚烯烃树脂、氟素树脂等。这些树脂可单独使用，或两种以上并用也可。热硬化性树脂、热可塑性树脂、这些复合体也可。
此外，较好为在1分子中，具有2个以上的环氧基的环氧树脂。可形成前述的粗化面，耐热性等也优良，因此即使在热循环条件下，也不会在金属层发生应力的集中，且难以引起金属层的剥离。
上述环氧树脂可举例如甲酚酶(cresol)酚醛固形物(novolak)型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、酚醛固形物型环氧树脂、烷基酚醛固形物型环氧树脂、双酚F型环氧树脂、奈型环氧树脂、双环戊二烯型环氧树脂、具有酚类与酚性氢氧基的芳香族醛的缩合物的环氧化物、三环氧(glycidyl)异三聚氰酸酯(cyanurate)、脂环式环氧树脂等。上述可单独使用也可两种以上并用。借此可成为耐热性等优良者。
关于实施例1使用的树脂薄膜，上述可溶性粒子较好为在上述难溶性树脂中几乎平均分散者。因为可形成具有平均的粗糙度的凹凸的粗化面，也可在树脂薄膜上形成过孔与过孔，而可确保形成于其上的导体电路的金属层的紧密性。此外，也可仅在形成粗化面的表层部使用含有可溶性粒子的树脂薄膜。借此，在树脂薄膜的表层部以外可不以酸或氧化剂曝光，因此可可靠地保持通过层间树脂绝缘层的导体电路间的绝缘性。
上述树脂薄膜中，分散于难溶性树脂中的可溶性粒子的配合量较好为树脂薄膜的3～40重量％。可溶性粒子的配合量未满3重量％时，无法形成具有所期望的凹凸的粗化面，而超过40重量％时，使用酸或氧化剂而溶解可溶性粒子时，不能溶解到树脂薄膜的深部，而不能维持通过树脂薄膜组成的层间树脂绝缘层的导体电路间的绝缘性，将成为短路的原因。
上述树脂薄膜除了上述可溶性粒子、上述难溶性树脂以外，较好为含有硬化剂、其他成分等。
上述硬化剂举例有咪唑系硬化剂、胺系硬化剂、胍(guanidine)系硬化剂、上述硬化剂的环氧加成物(adduct)和上述硬化剂微胶囊化(microcapsule)者，三酚膦(triphenolephosphine)、四酚磷根(phosphonium)·四酚硼酸盐(borate)等的有机膦系化合物等。
上述硬化剂的含有量较好为树脂薄膜的0.05～10重量％。未满0.05重量％时，树脂薄膜的硬化不充分，因此酸和氧化剂侵入树脂薄膜的程度增加，而损坏树脂薄膜的绝缘性。另一方面，超过10重量％时，过剩的硬化剂成分将使树脂的组成变质，而导致可靠性的降低。
上述的其他成分，例如有不影响粗化面的形成的无机化合物或树脂等的填充剂。上述无机化合物例如有矽、铝、白云石等，上述树脂例如有聚亚酰胺树脂、聚丙烯酸树脂、聚酰胺亚酰胺树脂、聚伸苯基树脂、黑素(melanin)树脂、烯烃系树脂等。通过含有上述的填充剂，可达到热膨胀系数的整合以及耐热性、耐药品性的增加等，而提高印刷电路板的性能。
另外，上述树脂填充剂也可含有溶剂。上述溶剂例如有丙酮、甲基乙基酮、环己酮等的酮类，乙基乙酸、丁基乙酸、赛珞苏乙酸盐(cellosolveacetate)和甲苯、二甲苯等的芳香族碳氢化合物。上述溶剂可单独使用，也可两种类以上并用。但是，这些的层间树脂绝缘层，加入350℃以上的温度时将完全溶解、碳化。
贴附上述树脂薄膜后，以激光开口，而在层间树脂绝缘层上开口过孔。之后，浸渍于酸或氧化剂，而在层间树脂绝缘层形成粗化层。酸可使用硫酸、磷酸、盐酸、蚁酸等的强酸，氧化剂可使用铬酸、铬硫酸、过锰盐酸等。借此，可将可溶性粒子溶解或使其脱落而在层间树脂绝缘层的表面上形成粗化层。形成该粗化层的层间树脂绝缘层上，使施加Pb等的触媒后，施予无电解电镀。在无电解电镀膜上施加阻挡层，通过曝光、显影而形成电镀阻挡层的非形成部。在该非形成部上施予电解电镀而剥离阻挡层，通过蚀刻而除去层间树脂绝缘层上的无电解电镀膜形成过孔与导体电路。
第8图(A)是为实施例1的多层印刷电路板10的侧视图，第8图(B)是扩大显示该多层印刷电路板10的一部分的说明图。在实施例1的多层印刷电路板10的表面上，以多格子状在基板全面配设焊锡垫(BGA)76。在实施例1，在IC芯片20上也形成BGA 76，可缩短从IC芯片20的配线长度。
[实施例1的第1改变例]
第9图(A)是实施例1的第1改变例的多层印刷电路板的侧视图，第9图(B)是扩大显示该多层印刷电路板10的一部分的说明图。在改变例的多层印刷电路板10的表面，除了四个角落以外以多格子状于IC芯片20配设焊锡垫(BGA)76。该改变例中，具有避免IC芯片，BGA 76不易受到来自IC芯片的热的、电磁影响的优点。
[实施例1的第2改变例]
接着，参照第10图说明实施例1的第2改变例的多层印刷电路板。上述的实施例1中，是以配设BGA的场合说明。
第2改变例与实施例1相同，但是是通过如第10图所示的导电连接拴96而取得连接的PGA方式而构成。
[实施例1的第3改变例]
接着，参照第11图说明实施例1的第3改变例的多层印刷电路板。
上述的实施例1中，是在以凹部设置于芯基板30的凹部32收容IC芯片。相对于此，第3改变例，是在形成于芯基板30过孔32收容IC芯片20。该第3改变例，因为可直接安装散热槽(heat sink)于IC芯片20的里侧，因此具有可有效地冷却IC芯片20的优点。
[实施例1的第4改变例]
接着，参照第12图说明实施例1的第4改变例的多层印刷电路板。
上述的实施例1，是在多层印刷电路板内收容IC芯片。
相对于此，第4改变例中，在多层印刷电路板内收容IC芯片20的同时，在表面载置IC芯片120。内藏的IC芯片20被用为发热量较小的快速缓冲储存存储器，而表面的IC芯片120是载置运算用的CPU。
IC芯片20的模垫24与IC芯片120的模垫124是通过过渡层38-过孔-60-导体电路58-过孔-160-导体电路158-BGA 76而连接着。另一方面，IC芯片120的模垫124与子板90的垫92是通过BGA-76U-导体电-158-过孔160-导体电路58-过孔60-过孔136-过孔60-导体电路58-过孔160-导体电路158-BGA 76U而连接着。
第4改变例，可分别制造成品率低的快速缓冲存储器20与CPU用的IC芯片120，但可相近配置IC芯片120与快速缓冲储存存储器20，且IC芯片的动作也可高速进行。该第4改变例，内藏IC芯片的同时也在表面载置，可安装各功能相异的IC芯片的电子元件，可得到更高功能的多层印刷电路板。
根据实施例1的构造，可不通过引线部件，取得IC芯片与印刷电路板的连接。因此，也不需要树脂封装。不会引起因引线部件和封装树脂的不适合，而能提高连接性和可靠性。另外，因为可直接连接IC芯片的模垫与印刷电路板的导电层，而能使电特性提高。
此外，比起已知的IC芯片的安装方法，也可缩短到IC芯片～基板～外部基板的配线长，也具有可减低回路感抗(loop inductance)的效果。
[实施例2]
接着，参照第18图所示的多层印刷电路板的剖面说明本发明的实施例2的多层印刷电路板的构造。
第18图所示的多层印刷电路板210，是由收容IC芯片220的芯基板230与层间树脂绝缘层250、层间树脂绝缘层350所组成。层间树脂绝缘层250上形成过孔260及导体电路258，层间树脂绝缘层350上则形成过孔360及导体电路358。
IC芯片220上披覆钝化膜224，在该钝化膜224的开口内配设构成输出端子的模垫224，及定位标记223。在垫224的上面，形成主要由铜组成的过渡层238。
层间树脂绝缘层350上，配设着焊锡阻挡层270。焊锡阻挡层270的开口部271下的导体电路358上，设置与未图示的子板、母板等的外部基板连接用的BGA 276。
实施例2的多层印刷电路板210，在芯基板230预先内藏IC芯片220，该IC芯片220的垫224上配设过渡层238。因此，可不使用引线部件和封装树脂，取得IC芯片与多层印刷电路板(安装基板)的电连接。
另外，在模垫224上设置铜制的过渡层238，可防止垫224上的树脂残留，另外，即使在后序步骤时浸渍在酸和氧化剂或蚀刻液中，各种回火步骤也不会发生垫224的变色、溶解。
并且，在后述的制造步骤中，以IC芯片220的定位标记223为基准在芯基板230上形成定位标记231，以符合该定位标记231而形成过孔260。因此，在IC芯片220的垫224上正确地决定过孔260的位置，可可靠地连接垫224与过孔260。
接着，参照第13～17图说明参照第18图的上述的多层印刷电路板的制造方法。
(1)首先，以将玻璃布等的心材与含浸于环氧等树脂的预烤层积的绝缘树脂基板(芯基板)230为出发材料(参照第13图(A))。接着，在芯基板230的一面上，以挖洞加工形成IC芯片收容用的凹部232(参照第13图(B))。
(2)之后，在凹部232，用印刷机涂布粘接材料234。此时，除了涂布以外，也可灌注。接着，在粘接材料234上载置IC芯片220(参照到13图(C))。
(3)于是，挤压、或轻敲IC芯片220的上面而完全地收容于凹部232内(参照第13图(D))。第19图(A)是显示第13(D)图所示的IC芯片220及芯基板230的平面图。收容于芯基板230的凹部232的IC芯片220，因为凹部的加工精密度，还有通过粘接材料234，而无法正确地对芯基板决定位置。
(4)以照相机(camera)280于IC芯片220的4个角落摄影定位标记223，并以该定位标记223为基准，以激光在芯基板230的4个角落穿设定位标记用凹部231a(第13图(E))。第19图(B)是显示第13图(E)中所示的IC芯片220及芯基板230的平面图。
(5)之后，在收容IC芯片220的芯基板230的全面进行蒸镀、溅射等物理性蒸镀，而全面性形成导电特性的金属膜233(第14图(A))。该金属也可为一种以上的锡、铬、钛、镍、锌、钴、金、铜等所形成，视场合，也可以2层以上不同金属形成。厚度较好是以0.01～2.0μm之间形成。特别好为0.01～1.0μm。
在金属膜233上，在通过无电解电镀、电解电镀或这些的复合电镀，形成电镀膜236(第14图(B))。形成的电镀的种类为铜、镍、金、银、锌、铁等。由于电特性、经济性、在后续步骤中形成的增层的导体层主要为铜，因此可以使用铜。其厚度较好是以0.01～5μm的范围进行。未满0.01μm将无法全面性形成电镀膜，超过5μm的话，难以用蚀刻除去，且定位标记将完全被埋住，难以认出。较好的范围为0.1～3.0μm。也可以溅射、蒸镀形成。
(6)之后，施予阻挡层235a，载置描绘有对应垫224的图案239a及定位标记239b的掩膜239(第14图(C))。该掩膜239的决定位置，是在描绘环(ring)状的定位标记239b内，放入芯基板230侧的定位标记用过孔231a，从上方照射光，以照相机289进行照相来自定位标记231的反射光。实施例2，因为在定位标记231上也形成铜电镀膜，因此反射光容易穿透阻挡层235a，且能容易地封合基板与掩膜的位置。
(7)曝光、显像而在IC芯片的垫224的上部以设置开口的状态形成电镀阻挡层235，施予电解电镀而设置电解电镀膜237(第14图(D))。除去电镀阻挡层235后，除去电镀阻挡层235下的无电解电镀膜236、金属膜233，而在IC芯片的垫224上形成过渡层238，又在凹部231a上形成定位标记231(第14图(E))。
(8)接着，以喷洒方式吹付蚀刻液于基板上，通过蚀刻而将过渡层238的表面形成粗化面238a(参照第15图(A))。也可使用无电解电镀和氧化还原处理形成粗化面。
(9)经过上述步骤的基板上，用与实施例1同样的真空压着层压热硬化树脂片，而设置层间树脂绝缘层250(参照第15图(B))。
(10)接着，透过层间树脂绝缘层250以照相机280照相定位标记231进行位置封合，以波长10.4μm的CO2气体激光，并以光束直径5μm、脉冲波宽5.0m秒、掩膜的孔径0.5mm、1射程的条件，在层间树脂绝缘层250上设置直径80μm的过孔用开口248(参照第15图(C))。
(11)接着，将层间树脂绝缘层250的表面粗化，形成粗化面250a(参照第15图(E))。
(12)接着，在层间树脂绝缘层250的表面形成金属膜252(参照第16图(A))。
(13)在完成上述处理的基板230上，贴合市售的感光性干膜254a，并载置描绘有对应垫的图案253a及定位标记253b的掩膜膜253。第20图(A)显示载置掩膜膜253前的芯基板230的平面图，而第20图(B)显示载置掩膜膜253的状态。该记号253的决定位置，是在描绘环状的定位标记253b，放入芯基板230侧的定位标记231，从上方照射光，以照相机289进行照相从定位标记231的反射光。实施例2，因为在定位标记231上也形成电镀膜237，因此反射光容易穿透层间树脂绝缘层250及薄膜254a，可正确地进行决定位置。再者，如上述对构成定位标记231的铜电镀膜237施予粗化处理，但是因为表面的反射率高，不进行该粗化处理，或进行粗化处理后，可以药液、激光等进行表面的平滑化处理。
(14)之后，以100mJ/cm2曝光，以0.8％碳酸钠显像处理，而设置厚度15μm的电镀阻挡层254。(第16图(C))。
(15)接着，以与实施例1相同的条件施予电解电镀，而形成厚度15μm的电镀阻挡层膜256(参照第16图(D))。
(16)以5％NaOH剥离除去电镀阻挡层254后，以蚀刻溶解除去该电镀阻挡层下的金属层252而进行溶解除去，形成金属层252与电解电镀膜256组成的厚度16μm的导体电路258及过孔260，以蚀刻液，形成粗化面258a、260a(参照第17图(A))。
(17)接着，通过重复上述(6)～(12)的步骤，在形成上层的层间树脂绝缘层350及导体电路358(含有过孔360)(参照第17图(B))。
(18)接着，在基板230上，以20μm的厚度涂布与实施例1同样的焊锡阻挡层组成物，进行干燥处理后，使掩膜密着于焊锡阻挡层270而曝光，以DMTG溶液显像处理，而形成直径200μm的开口271(参照第17图(C))。
(19)接着，将形成焊锡阻挡层(有机树脂绝缘层)270的基板，浸渍于无电解电镀液中，而在开口部271形成厚度5μm的镍电镀层272。再将该基板浸渍于无电解电镀液中，而在镍电镀层272上形成厚度0.03μm的金电镀层274，在导体电路358上形成焊锡垫275(参照第17图(D))。
(20)之后，在焊锡阻挡层270的开口部271上印刷焊锡膏材(paste)，在200℃通过回流(reflow)形成BGA276。以此而内藏IC芯片220，可得到具有BGA 276的多层印刷电路板210(参照第18图)。也可配设PGA(导电连接拴)取代BGA。
[实施例2的第1改变例]
接着，参照第21图说明实施例2的第1改变例的多层印刷电路板。
上述的实施例2，是在多层印刷电路板内收容IC芯片。
相对于此，实施例2的第1改变例中，是在多层印刷电路板内收容IC芯片220的同时，在表面载置IC芯片320。内藏的IC芯片220被用为发热量较小的快速缓冲存储器，而表面的IC芯片320则载置运算用的CPU。
该实施例2的第1改变例，构成芯基板230的过孔336的贯过孔335，是以芯基板的定位标记231为基准而形成。
[实施例3]
接着，参照第26图所示的多层印刷电路板410的剖面说明本发明的实施例3的多层印刷电路板的构造。
第26图所示的多层印刷电路板410，是由收容IC芯片420的芯基板430，与层间树脂绝缘层450、层间树脂绝缘层550所组成。层间树脂绝缘层450上形成过孔460及导体电路458，层间树脂绝缘层550上则形成过孔560及导体电路558。
IC芯片420上披覆IC保护膜(钝化+聚亚酰胺)422，在该IC保护膜422的开口内配设构成输出端子的铝制的模垫424。在模垫424的表面，形成氧化披覆膜426。在模垫424上，形成过渡层438，并除去模垫424与过渡层438的接触面的氧化披覆膜426。
层间树脂绝缘层550上，配设着焊锡阻挡层470。焊锡阻挡层470的开口部471下的导体电路558上，设置与未图示的子板、母板等的外部基板连接用的焊锡凸块476，或设置未图示的导电连接拴。
本实施例的多层印刷电路板410，在芯基板430预先内藏IC芯片420，该IC芯片420的模垫424上配设过渡层438。因此，容易进行形成过孔时的对位，即使模垫节距150μm以下、垫尺寸20μm以下也可稳定形成增层。未形成过渡层的模垫，以光蚀刻形成层间绝缘层的过孔时，过孔直径比模垫直径大，进行过孔底部残渣去除、层间树脂绝缘层表面粗化处理的去残渣处理时将溶解、损伤模垫表面的保护层聚亚酰胺层。另一方面，激光的场合，过孔直径比模垫直径大时，模垫及钝态保护、聚亚酰胺层(IC的保护膜)因激光而被破坏。再者，IC芯片的垫非常小，过孔直径比模垫尺寸大，不论以光蚀刻、激光，位置封合都非常困难，多发生模垫与过孔的连接不良。
相对于此，模垫424上设置过渡层438，即使模垫节距150μm以下、垫尺寸20μm以下也可在模垫424上可靠地连接过孔460，可提高垫424与过孔460的连接性和可靠性。并且，通过比IC芯片的垫更大直径的过渡层，即使在去残渣、电镀等后续步骤时，浸渍于酸和蚀刻液中，经过各种回火步骤，也不会发生溶解、损伤模垫及IC保护膜(钝态保护、聚亚酰胺层)的危险。
另外，在铝制的模垫424表面上形成的氧化披覆膜426，因为以后述的氧化披覆膜除去处理模垫424与过渡层438的接触面，而可减低模垫424的电阻，并可提高导电特性。
接着，参照第22～27图说明参照第26图的上述的多层印刷电路板的制造方法。
(1)首先，以将玻璃布等的心材与含浸于环氧等的树脂的预烤层积的绝缘层树脂基板(芯基板)430为出发材料(参考第22图(A))。接着，在芯基板430的一面上，以挖洞加工形成IC芯片收容用的凹部432(参照第22图(B))。
(2)之后，在凹部432，用印刷机涂布粘接材料434。此时，除了涂布以外，也可灌注。接着，在粘接材料434上载置IC芯片420。IC芯片420上，披覆IC保护膜(钝态保护+聚亚酰胺)422，在IC保护膜422的开口内配设构成输出端子的模垫424。另外，模垫424的表面覆盖氧化披覆膜426(参照第22图(C))。在此，第27图(A)是扩大显示IC芯片420的模垫424部分的说明图。
(3)于是，挤压、或轻敲IC芯片420的上面而完全地收容于凹部432内(参照第22图(D))。借此，可平滑芯基板430。
(4)接着，将收容IC芯片420的芯基板430放入为真空状态的溅射装置内，以惰性气体氩气做为溅射气体，露出模垫424表面而以氧化披覆膜为靶材进行逆溅射，除去露出的氧化披覆膜426(参照第23图(A))。在此，第27图(B)是扩大IC芯片420的模垫424部分的说明图。
借此，可减低模垫424的电阻，并提高导电特性，且增加与过渡层的密着性。在此，使用逆溅射为氧化披覆膜除去处理，但是除了逆溅射外也可使用等离子处理。以等离子处理进行的场合，是将基板放入真空状态的装置内，在氧、或氮、碳酸气体、四氟化碳中放出等离子，而除去模垫表面的氧化披覆膜。再者，除了逆溅射、等离子处理以外，也可以酸处理模垫表面而除去氧化披覆膜。氧化披覆膜除去处理，较好是使用磷酸。在此，虽是除去氧化披覆膜，但也可在模垫上形成防锈用的氮化膜等的披覆膜时，而进行用于提高导电特性的除去处理。
(5)之后，连续地使用相同装置，不在氧氛围中曝光IC芯片，在芯基板430的全面进行以Cr及Cu为靶材的溅射，而全面性形成导电特性的金属膜433(参照第23图(B))。金属膜433可为一层以上锡、铬、镍、锌、钴、金、铜等的金属形成。厚度以0.001～2.0μm之间为佳。特别好为0.01～1.0μm。铬的厚度，是不在溅射层中导入裂痕，且与铜溅射层的密着充足的厚度。在实施例3，因为除去披覆膜，与过渡层的最下层(金属膜)433的形成是以同一装置连续在非氧素氛围中进行，不再于垫表面形成氧化披覆膜，可提高IC芯片的模垫424与过渡层438之间的导电特性。
在金属膜433上，也可通过无电解电镀、电解电镀、或该复合电镀，形成电镀膜436(参照第23图(C))。形成的电镀的种类为铜、镍、金、银、锌、铁等。从电特性、经济性、还有在后序形成的增层的导体层主要为铜来说，使用铜为佳。其厚度较好为以0.01～5μm的范围进行。特佳为0.1～3μm。也可以溅射、蒸镀形成。再者，较好的第1薄膜层与第2薄膜层的组合为铬-铜、铬-镍、钛-铜、钛-镍等。以与金属的接合性和电传导性来说比其他的组合为优。
(6)之后，涂布阻挡层、或层压感光性薄膜，曝光、显像而在IC芯片420的垫的上部以设置开口的状态设置电镀阻挡层435，并设置电解电镀膜437(第23图(D))。电解电镀膜437的厚度1～20μm为佳。除去电镀阻挡层435后，以蚀刻除去电镀阻挡层435下的无电解电镀膜436、金属膜433，而在IC芯片的垫424上形成过渡层438(参照第24图(A))。另外，第27图(C)是扩大显示IC芯片420的模垫424部分的说明图。
在此，是以电镀阻挡层形成过渡层438，但是也可在无电解电镀膜436之上均一地形成电解电镀膜437后，形成蚀刻阻挡层，曝光、显像而露出过渡层以外的部分的金属而进行蚀刻，在IC芯片420的模垫424上形成过渡层438。在该场合，电解电镀膜437的厚度较好为1～20μm的范围。如果比该厚度厚时，在蚀刻的时候会引起底切，因为形成的过渡层与过孔的界面会发生空隙。
(7)接着，以喷洒方式吹付蚀刻液于基板上，通过蚀刻而将过渡层438的表面形成粗化面438a(参照第24图(B))。也可使用无电解电镀和氧化还原处理形成粗化面。
(8)经过上述步骤的基板上，用与实施例1同样的真空压着层压热硬化树脂片，而设置层间树脂绝缘层450(参照第24图(C))。
(9)接着，以CO2气体激光在层间树脂绝缘层450上设置过孔用开口448(参照第24图(D))。之后，也可使用铬酸、过锰酸等的氧化剂除去开口448内的树脂残留。模垫424上设置铜制的过渡层438，形成过孔时的对位容易，且在模垫424上可可靠地连接过孔，而提高垫与过孔的连接性和可靠性。借此，可稳定形成增层。通过在IC芯片的垫上以更大直径的过渡层进行过孔底部残渣去除，层间树脂绝缘层表面粗化处理时，电镀步骤等的后续步骤时，浸渍于酸和蚀刻液中，即使通过各种回火，也不会有溶解、损伤模垫424及IC的保护膜(钝态保护、聚亚酰胺层)422的危险。再者，此处虽使用过锰酸除去树脂残渣，也可使用氧等离子进行去残渣处理。
(10)接着，将层间树脂绝缘层450的表面粗化，形成粗化面450a(参照第25图(A))。再者，也可省略该粗化工序。
(11)接着，在层间树脂绝缘层450的表面施加钯触媒后，浸渍基板于无电解电镀液中，在层间树脂绝缘层450的表面形成无电解电镀膜452(参照第25图(B))。
(12)在完成上述处理的基板430上，贴合市售的感光性干膜，并载置铬玻璃掩膜，而以40mJ/cm2曝光后，以0.8％碳酸钠显像处理，设置厚度25μm的电镀阻挡层454。接着，以与实施例1相同的条件施予电解电镀，而形成厚度18μm的电镀阻挡层膜456(参照第25图(C))。
(13)以5％NaOH剥离除去电镀阻挡层454后，以蚀刻溶解除去该电镀阻挡层下的无电解电镀膜452而溶解除去，形成无电解电镀膜452与电解电镀膜456组成的厚度16μm的导体电路458及过孔460，以蚀刻液，形成粗化面458a、460a(参照第25图(D))。之后的步骤，与上述实施例1的(13)～(17)相同因此省略说明。
[实施例3的第1改变例]
接着，参照第28图及第29图说明实施例3的第1改变例的多层印刷电路板。第28图是显示多层印刷电路板510双剖面，第29图则扩大模垫424部分而显示的图，第29图(A)是显示氧化披覆膜被除去处理前的状态的图，第29图(B)是显示氧化膜除去处理后的状态的图，第29图(C)是显示模垫424上形成过渡层438后的图。
上述的实施例3中，是以配设BGA的场合说明。实施例3的第1改变例，与实施例3相同，但是是通过如第28图所示的导电连接拴496而取得连接的PGA方式而构成。
实施例3的第1改变例的制造方法如第29图(B)所示将模垫424的氧化披覆膜426的一部分施予逆溅射、等离子处理、酸处理的任一种氧化膜除去处理而除去。之后，如第29图(C)所示在模垫424上，形成金属膜433及无电解电镀膜436、电解电镀膜437组成的过渡层438。借此，可与实施例3同样地降低模垫426的电阻，并提高导电特性。
[比较例]
除了不除去拔覆膜以外，与实施例3同样形成过渡层而得到多层印刷电路板。
试验结果
将实施例3与比较例的多层印刷电路板以1)剖面状态、2)电阻测定值、3)可靠性试验后的剖面状态、4)电阻测定值的共计4个项目进行评价的结果示于第30图中的图表。
(1)剖面状态
形成过渡层后，切断剖面，以显微镜(×100)观察垫上的氧化膜的有无。
(2)电阻测定值
形成过渡层后，测定连接电阻。测定的数值是在20处测定的平均值。
(3)可靠性试验后的剖面状态
形成多层印刷电路板后，热循环试验以((130℃/3分钟)+(-60℃/3分钟)为1循环实施1000循环)完成后，切断剖面，以显微镜(×100)观察垫上的氧化披覆膜的有无、及过渡层的剥离的有无。
(4)可靠性试验后的电阻测定值
形成多层印刷电路板后，热循环试验以((130℃/3分钟)+(-60℃/3分钟)为1循环实施1000循环)完成后，切断剖面，测定连接电阻。测定的数值是在20处测定的平均值。
如第30图中的图表所示，实施例3的多层印刷电路板，由于没有氧化膜，连接电阻值小，因此不会发生电连接问题。另外，可靠性试验后也不会恶化。即，重复热循环试验2000循环后，也未发现这样程度的电阻值的增加。
比较例中，氧化膜既会残留，连接电阻值也大。视场合也发现完全没取得电连接。可靠性试验发现该倾向更为明显。

Claims (1)

1.一种多层印刷电路板，在基板上反复形成层间绝缘层与导体层，在该层间绝缘层中形成过孔，并通过该过孔而电连接，其特征在于，
在所述基板中内置电子元件，
在所述电子元件的模垫上，形成用于与最下层的层间绝缘层的由金属层和电解镀铜膜构成的过孔连接的中介层，
除去所述模垫的表面的披覆膜。
CN2007101287761A 2000-02-25 2001-01-12 多层印刷电路板 Expired - Lifetime CN101102642B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2000049121 2000-02-25
JP49121/2000 2000-02-25
JP2000073558 2000-03-16
JP73558/2000 2000-03-16
JP2000078206 2000-03-21
JP78206/2000 2000-03-21
JP105212/2000 2000-04-06
JP2000105212 2000-04-06
JP152973/2000 2000-05-24
JP2000152973 2000-05-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB018056385A Division CN100336426C (zh) 2000-02-25 2001-01-12 多层印刷电路板以及多层印刷电路板的制造方法

Publications (2)

Publication Number Publication Date
CN101102642A CN101102642A (zh) 2008-01-09
CN101102642B true CN101102642B (zh) 2010-11-10

Family

ID=39012011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101287761A Expired - Lifetime CN101102642B (zh) 2000-02-25 2001-01-12 多层印刷电路板
CN2007101287780A Expired - Lifetime CN101098588B (zh) 2000-02-25 2001-01-12 多层印刷电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101287780A Expired - Lifetime CN101098588B (zh) 2000-02-25 2001-01-12 多层印刷电路板

Country Status (1)

Country Link
CN (2) CN101102642B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104359393A (zh) * 2014-11-28 2015-02-18 中航电测仪器股份有限公司 一种应变计及其制造和安装方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
EP2399288B1 (en) * 2009-02-20 2018-08-15 National Semiconductor Corporation Integrated circuit micro-module
JP2012204831A (ja) 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
CN103000495B (zh) * 2012-12-11 2015-07-15 北京京东方光电科技有限公司 一种基板制备方法
TWI503902B (zh) * 2013-11-29 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
KR101917759B1 (ko) * 2016-12-13 2018-11-12 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
EP3723117A1 (en) * 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
KR20210000105A (ko) 2019-06-24 2021-01-04 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US11076488B2 (en) * 2019-08-29 2021-07-27 Samsung Electro-Mechanics Co., Ltd. Board having electronic component embedded therein
CN113438831B (zh) * 2021-06-03 2022-08-09 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372996A (en) * 1972-05-09 1983-02-08 Massachusetts Institute Of Technology Method for metallizing aluminum pads of an integrated circuit chip
US5414223A (en) * 1994-08-10 1995-05-09 Ast Research, Inc. Solder pad for printed circuit boards
CN1242603A (zh) * 1998-07-03 2000-01-26 住友金属矿山株式会社 用于凸点焊接的布线板及制造方法和其组装的半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平11-145174A 1999.05.28
JP特开平11-233678A 1999.08.27

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104359393A (zh) * 2014-11-28 2015-02-18 中航电测仪器股份有限公司 一种应变计及其制造和安装方法
CN104359393B (zh) * 2014-11-28 2018-08-24 中航电测仪器股份有限公司 一种应变计及其制造和安装方法

Also Published As

Publication number Publication date
CN101102642A (zh) 2008-01-09
CN101098588B (zh) 2011-01-26
CN101098588A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
US6909054B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
CN1901177B (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN101102642B (zh) 多层印刷电路板
JP4243922B2 (ja) 多層プリント配線板
JP4549366B2 (ja) 多層プリント配線板
JP2002185145A (ja) 多層プリント配線板およびその製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2003007903A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板
JP4141115B2 (ja) 多層プリント配線板の製造方法
JP2002246761A (ja) 半導体素子を内蔵した多層プリント配線板
JP2001352174A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002009447A (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20101110