CN101101906A - 一种封装芯片及对芯片进行封装的方法 - Google Patents

一种封装芯片及对芯片进行封装的方法 Download PDF

Info

Publication number
CN101101906A
CN101101906A CNA2007100762927A CN200710076292A CN101101906A CN 101101906 A CN101101906 A CN 101101906A CN A2007100762927 A CNA2007100762927 A CN A2007100762927A CN 200710076292 A CN200710076292 A CN 200710076292A CN 101101906 A CN101101906 A CN 101101906A
Authority
CN
China
Prior art keywords
chip
signal
signal pin
packaged
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100762927A
Other languages
English (en)
Other versions
CN100501991C (zh
Inventor
杨焱
吴兆胜
李嵩
潘建农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB2007100762927A priority Critical patent/CN100501991C/zh
Publication of CN101101906A publication Critical patent/CN101101906A/zh
Application granted granted Critical
Publication of CN100501991C publication Critical patent/CN100501991C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种方便测试和调试的封装芯片，及其采用的对芯片进行封装的方法。所述的封装芯片包括：芯片、设置在基板上的一组信号焊接脚，信号焊接脚用于引出芯片上相应的信号引脚的信号；其中：所述的封装装置还包括一组设置在测试基板上，对应于芯片上相应的信号引脚的对用户完全可见的信号管脚。本发明由于在封装芯片上又设置了一组设置在测试基板上，对应于芯片上相应的信号引脚的对用户完全可见的信号管脚，使得在对封装芯片进行测试时，实现了芯片信号在与PCB焊接之后的可见性，可以很方便的通过这可见的信号管脚对封装芯片进行测试和调试。

Description

一种封装芯片及对芯片进行封装的方法
技术领域
本发明涉及微电子和集成电路制造领域，更具体的说，涉及一种封装芯片及对芯片进行封装的方法。
背景技术
现在的高速数字系统中，由于性能的要求，ASIC(特定用途集成电路)的应用越来越多，在高端和高速的系统中，ASIC有着自己得天独厚的优势，它可以工作在相对高的主频下，提供通用芯片不能达到的性能。但是ASIC也有自己的缺点，由于其不可编程，导致开发和维护难度较大，尤其是在维护方面，即使要增加或者改变一个小的功能，也需要重新进行设计和流片，导致其开发成本成几何级数增加。所以，现在越来越多的FPGA(现场可编程门阵列)被应用来代替ASIC的作用。FPGA具有可再编程的特点，因此在新功能维护上比ASIC有较大优势，而性能上又没有太大的差别，因此FPGA的应用越来越广泛。
在使用FPGA进行的系统设计中，遇到的最大的困难在于调试时的内部信号的观测。由于管脚众多，现在的FPGA通常采用BGA封装(Ball GridArray Package，即球栅阵列封装)或其它相似的封装。
以现有的BGA封装为例，图1示出了现有技术中芯片的BGA封装方式：所述的封装芯片106包括：
模帽101：设置在芯片102周围，对芯片102进行保护，为了防止芯片102受到外界的强力作用而损坏，是在芯片的外面覆盖的一层防护体；模帽的物理强度很高，可以抵抗外界的很强的作用力，避免内部芯片的形变；
芯片102：设置在模帽101内部，是整个封装芯片106的核心，是其的功能的载体；用以实现逻辑，时序和电路上的功能；
基板103：设置在芯片102的下部，通过粘结剂与芯片102相连，用来实现内部芯片102与下表面焊接球104的连接；由于要直接与外界接触，基板具有很强的物理强度和抗撞击能力；由于与焊接球直接接触，基板需要具有很强的抗热性；
下表面焊接球104：设置在封装芯片106底部，位于基板103的底面，是用户访问内部芯片的唯一入口，即封装芯片106的信号焊接脚；下表面焊接球104通过导线桥接105与内部芯片102相连，将内部芯片102的输入输出信号引导到封装芯片106的外部，使用户可以将自己的电路与内部芯片的电路连接；
导线桥接105：在基板中穿越，实现内部芯片和外部焊接球的连接；导线桥接105一般采用铜质材料。
由于芯片102不直接与外界有接触面，芯片102的输入输出信号要通过导线桥接105与下表面焊接球104相连，用户要访问内部芯片102的信号引脚，必须要通过设置在封装芯片106底部的下表面焊接球104来进行操作。
由此可见，在应用BGA封装的封装芯片106的时候，如将封装芯片106焊接在要使用的PCB(印制电路板)上时，焊接好的芯片管脚即位于封装芯片106下部的下表面焊接球104对于用户来说是不可见的。因此，目前FPGA调试的手段基本上都是：先结合软件的波形仿真设计出芯片内的数字电路，然后再进行板级的调试，调试成功之后，如果生产的话，还要进行系统的测试。在调试和测试的时候难免会遇到问题，这时就需要进行问题的分析，此时很大的可能会需要监测FPGA内部的信号变化，这个内部信号可以由特定软件通过JTAG(联合测试行动小组)接口来抓取，但是这种做法需要重新对器件进行综合和布线等操作，将耗费大量的时间，并且需要额外的FPGA内部资源来实现，这在规模较大资源紧张的情况下并不方便，非常不利于FPGA的模块化设计。调试的另一个途径是将内部信号引到FPGA的临时引脚上，由于现在多管脚的FPGA基本上都采用BGA类型，如EBGA(强化球栅阵列封装)、FBGA(微间距球栅阵列封装)等封装方式，在芯片表面不能接触到芯片的引脚，这就需要对这些临时引脚也有测试点引出，这在PCB板级的布线上又是一个限制。
发明内容
为克服上述缺陷，本发明所要解决的技术问题是提供一种方便测试和调试的封装芯片，及其采用的对芯片进行封装的方法。
本发明的目的是通过以下技术方案来实现的：
一种封装芯片，包括：芯片、设置在基板上的一组信号焊接脚，信号焊接脚用于引出芯片上相应的信号引脚的信号；其中：所述的封装装置还包括一组设置在测试基板上，对应于芯片上相应的信号引脚的对用户完全可见的信号管脚。
所述的信号管脚为设置在测试基板上的焊接球，焊接球通过导线桥接与芯片上的信号引脚连通。
所述的封装芯片上设有模帽，模帽上对应的设置有连接芯片和信号管脚的基板与芯片的连通通道。
所述的信号管脚引出芯片中的全部或部分信号引脚。
所述的信号管脚设置在封装芯片的侧面。由于焊接用的信号焊接脚一般设置于芯片的底部，侧面设置的信号管脚更方便在芯片焊接后，对芯片进行连接测试。同样的，信号管脚也可以设置在封装芯片的顶部，但这种方式会影响散热片的添加，其效果不如将信号管脚设置在侧面的封装芯片。
一种如权利要求1所述的封装芯片采用的对芯片进行封装的方法，包括以下步骤：
A：在芯片下面辅以基板，在基板上固定一组信号焊接脚，将信号焊接脚与芯片上相应的信号引脚连接；
B：在芯片上对用户可见的位置设置测试基板，在测试基板上固定一组信号管脚，将信号管脚与芯片上相应的信号引脚连接。
所述的步骤A中，所述的信号焊接脚为焊接球，所述的焊接球通过导线桥接连接到芯片上相应的信号引脚；所述的步骤B中，所述的信号管脚为信号管脚焊接球，所述的信号管脚焊接球通过导线桥接连接到芯片上相应的信号引脚。
所述的步骤A中还包括在芯片上面和侧面辅以模帽的步骤，其中，模帽上对应的设置有连接芯片和信号管脚的基板与芯片的连通通道。
所述的步骤B中：如果布线条件允许，所述的信号管脚引出芯片中的全部信号引脚；如果由于空间原因不满足布线条件，信号管脚引出芯片中的部分信号引脚。
所述的步骤A中，所述的基板设置在芯片下面；步骤B中，所述的测试基板设置在芯片的侧面。
本发明由于在封装芯片上又设置了一组设置在测试基板上，对应于芯片上相应的信号引脚的对用户完全可见的信号管脚，使得在对封装芯片进行测试时，实现了芯片信号在与PCB焊接之后的可见性，可以很方便的通过这可见的信号管脚对封装芯片进行测试和调试。
附图说明
图1是现有技术芯片的BGA封装方式结构示意图；
图2是本发明实施例实现的芯片的BGA封装方式结构示意图；
图3是采用本发明的BGA封装方式的芯片在实际应用中的横截面视图；
图4是采用本发明的BGA封装方式的芯片在实际应用中的俯视示意图。
其中：101、模帽，102、芯片，103、基板，104、下表面焊接球，105、导线桥接，106、封装芯片，201、测试基板，202、模帽，203、侧面焊接球，204、导线桥接，205、封装芯片，301、PCB板，302、测试导线。
具体实施方式
下面结合附图和较佳的实施例对本发明作进一步说明。
本发明的主要构思为：在对芯片进行封装的时候，对于同一个信号引脚，同时引到芯片的下表面和侧面进行物理封装。这样，在应用封装后的封装芯片时，如将封装芯片焊接在要使用的PCB(印制电路板)上后，其焊接好的底部的芯片管脚对用户来说是不可见的，若要对封装芯片进行调试和测试，需要对信号管脚进行测量时，只需要在芯片侧面的裸露的信号管脚进行测量即可。
仍以BGA封装为例，图2示出了本发明的一种实现的芯片的BGA封装方法：所述的封装芯片205包括：芯片102、基板103、下表面焊接球104、导线桥接105、测试基板201、模帽202、侧面焊接球203、导线桥接204，其中：
芯片102：为封装的封装芯片206的核心，即封装芯片206中的晶体的部分，用以实现器件的功能，与现有技术中的芯片102相同；
基板103和测试基板201：基板103和现有技术中的基板103完全相同，测试基板201设置在封装芯片205的侧面，连接内部芯片102与外部的侧面焊接球204，避免芯片102直接暴露给外界；测试基板201与基板103可以在下表面和侧面表面同时为内部芯片102提供导线桥接，使下表面和侧面表面都可以固定信号管脚；
模帽202：覆盖在芯片102的外侧，其作用与普通的模帽101的作用相同，都是为了加强芯片对外界力的保护，加强芯片的抗击打能力，防止芯片受到碰撞冲击或其它的损坏；其中，所述模帽202的侧面对应于测试基板201的位置处预留了供导线桥接204通过的连接通道，以便测试基板201和内部的芯片203信号连接；
下表面焊接球104和侧面焊接球203：下表面焊接球104设置在封装芯片205底部，为封装芯片205的信号焊接脚，通过导线桥接105与内部芯片102的信号引脚相连，将内部芯片102的输入输出信号引导到封装芯片205的外部，使用户可以将自己的电路与内部芯片102电路连接；侧面焊接球203设置在芯片102的侧面的测试基板201上，为封装芯片205的信号管脚，通过导线桥接204与内部芯片102的相应信号引脚相连通；如果布线条件允许，在侧面的侧面焊接球203可以与下表面焊接球104引出的信号完全相同；若布线调节不允许，在侧面的侧面焊接球203可以只引出一部分需要的信号，而不需要全部都与下表面焊接球104引出的信号相同；这样，当用户通过下表面的焊接球将芯片与PCB电路板相连时，侧面的焊接球还是可见的，用户需要测量和监测芯片102的某个信号引脚的信号时，在PCB电路板上没有测试点的情况下，也可以直接通过侧面焊接球203进行测量；
导线桥接105和导线桥接204：导线桥接105在基板103中穿越，用于连接下表面焊接球104和内部芯片102；导线桥接204在测试基板201中穿越，用于连接侧面焊接球203和内部芯片102。
本发明的封装方法的封装芯片在实际应用中的情况如图3和图4所示：封装芯片205的侧面也有与下表面类似的一层焊接球，由图可见，下表面焊接球104已经被封装芯片205本身所遮挡，对于用户来说是不可见的，但是由于有侧面焊接球203，其引出的信号和下表面焊接球104引出的信号是一样的，用户可以通过侧面焊接球203直接观察检测到内部芯片的输入输出信号。封装芯片205在焊接到用户自己的电路系统应用而设计的电路板——PCB板301上之后，其侧面的侧面焊接球203对用户来说还是可见的，也就是说，芯片内部的信号引脚对用户还是可见的，用户可以通过一根测试导线302与侧面焊接球203相连，对封装芯片205输入输出的信号进行测试，极大的方便了用户对封装芯片205的测试和调试。
由于本发明将芯片的同一个信号引脚，同时引到芯片的下表面和侧面进行物理封装，通过芯片在封装方式上的改变，实现了FPGA的调试和测试的极大的简化。通过在封装的封装芯片的侧面增加一层测试基板和侧面焊接球，通过对芯片进行物理封装中基板的处理，使芯片的下表面和侧面表面都有焊接球存在，使信号管脚对用户完全可见，实现了芯片信号在PCB焊接之后的可见性。对于FPGA或其它采用BGA类(EBGA、FBGA等)封装的ASIC芯片，将是一种简单灵活的实现方式。此思想可以广泛的应用在使用BGA类型的ASIC的芯片封装中。
使用这种封装方式的芯片，在开发人员进行调试和测试人员进行测试的时候，如果发现问题，当芯片需要观测芯片的管脚信号的时候，只需要在芯片上直接引出测试点就可以，而不需要对PCB单板进行修改，即使此时芯片上还没有引出对应的信号到信号管脚，所要作的也仅仅是使用布线工具对芯片重新进行信号管脚的锁定，而不需要对芯片重新进行综合和布局、布线、锁定管脚，降低了用户开发的难度。这就克服了现有技术中难以在FPGA设计中实现灵活的对信号管脚和内部信号监测的缺陷，尤其是克服现有技术中观测FGPA引脚需要在PCB板级布线添加测试点或者对FPGA重新进行布局和布线的缺陷。通过改变FPGA的封装形式，可以在不改变PCB板级的布线的情况下，通过将内部信号引到FPGA的引脚上的方法观测到内部信号，并且不需要在PCB上添加测试点，直接对FPGA引脚进行测量。
本发明不仅可以应用在BGA封装的芯片中，还可以应用在相似的封装方式中，例如：EBGA(Enhanced Ball Grid Array增强球栅阵列封装)、FBGA(Fine Ball Grid Array微间距球栅阵列封装)等，甚至可以应用在不相似的其它封装方式中，例如：LCC(Leadless Chip Carrier无引脚芯片载体封装)、LDCC(Leaded ceramic Chip Carrier，有引脚陶瓷芯片载体封装)、LQFP(Low profile Quad Flat Package，薄型小型方块平面封装)、PQFP(Plastic Quad Flat Pack，塑料方块平面封装)等各种封装方式。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，如：所述的侧面焊接球可以设置在封装芯片的侧面，也可以根据实际情况设置在封装芯片上可见的其它位置。这都应当视为属于本发明的保护范围。

Claims (10)

1、一种封装芯片，包括：芯片(102)、设置在基板(103)上的一组信号焊接脚，信号焊接脚用于引出芯片(102)上相应的信号引脚的信号；其特征在于：所述的封装装置还包括一组设置在测试基板(201)上，与芯片(102)上相应的信号引脚相连接的，对用户完全可见的信号管脚。
2、如权利要求1所述的一种封装芯片，其特征在于：所述的设置在测试基板(201)上的信号管脚设置在芯片(102)封装装置的侧面。
3、如权利要求1或2所述的一种封装芯片，其特征在于：所述的信号管脚为设置在测试基板(201)上的焊接球，焊接球通过导线桥接与芯片(102)上的信号引脚连通。
4、如权利要求3所述的一种封装芯片，其特征在于：所述的芯片(102)封装装置上设有模帽(202)，模帽(202)上对应的设置有连接芯片(102)和信号管脚的测试基板(201)与芯片(102)的连通通道。
5、如权利要求1或2所述的一种封装芯片，其特征在于：所述的信号管脚引出芯片(102)中的全部或部分信号引脚。
6、一种如权利要求1所述的封装芯片采用的对芯片进行封装的方法，包括以下步骤：
A：在芯片(102)下面辅以基板(103)，在基板(103)上固定一组信号焊接脚，将信号焊接脚与芯片(102)上相应的信号引脚连接；
B：在芯片(102)上对用户可见的位置设置测试基板(201)，在测试基板(201)上固定一组信号管脚，将信号管脚与芯片(102)上相应的信号引脚连接。
7、一种如权利要求6所述的对芯片进行封装的方法，其特征在于：所述的步骤A中，所述的基板(103)设置在芯片(102)下面；步骤B中，所述的测试基板(201)设置在芯片(102)封装装置的侧面。
8、一种如权利要求6或7所述的对芯片进行封装的方法，其特征在于：所述的步骤A中，所述的信号焊接脚为焊接球，所述的焊接球通过导线桥接连接到芯片(102)上相应的信号引脚；所述的步骤B中，所述的信号管脚为信号管脚焊接球，所述的信号管脚焊接球通过导线桥接连接到芯片(102)上相应的信号引脚。
9、一种如权利要求8所述的对芯片进行封装的方法，其特征在于：所述的步骤A中还包括在芯片(102)上面和侧面辅以模帽(202)的步骤，其中，模帽(202)上对应的设置有连接芯片(102)和信号管脚的测试基板(201)与芯片(102)的连通通道。
10、一种如权利要求6或7所述的对芯片进行封装的方法，其特征在于：所述的步骤B中：如果布线条件允许，所述的信号管脚引出芯片(102)中的全部信号引脚；如果由于空间原因不满足布线条件，信号管脚引出芯片(102)中的部分信号引脚。
CNB2007100762927A 2007-06-29 2007-06-29 一种封装芯片及对芯片进行封装的方法 Expired - Fee Related CN100501991C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100762927A CN100501991C (zh) 2007-06-29 2007-06-29 一种封装芯片及对芯片进行封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100762927A CN100501991C (zh) 2007-06-29 2007-06-29 一种封装芯片及对芯片进行封装的方法

Publications (2)

Publication Number Publication Date
CN101101906A true CN101101906A (zh) 2008-01-09
CN100501991C CN100501991C (zh) 2009-06-17

Family

ID=39036095

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100762927A Expired - Fee Related CN100501991C (zh) 2007-06-29 2007-06-29 一种封装芯片及对芯片进行封装的方法

Country Status (1)

Country Link
CN (1) CN100501991C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101697599B (zh) * 2009-10-16 2013-02-20 惠州Tcl移动通信有限公司 多媒体数据卡、手机多媒体数据卡的测试装置及测试方法
CN103227166A (zh) * 2012-01-31 2013-07-31 美国博通公司 具有改进的可测试性的半导体封装件
CN108133897A (zh) * 2009-01-05 2018-06-08 伊姆贝拉电子有限公司 多芯片封装

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102040186B (zh) * 2010-11-09 2012-11-21 北京自动化控制设备研究所 一种高真空陶瓷lcc封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133897A (zh) * 2009-01-05 2018-06-08 伊姆贝拉电子有限公司 多芯片封装
CN108133897B (zh) * 2009-01-05 2022-05-03 伊姆贝拉泰克有限责任公司 多芯片封装
CN101697599B (zh) * 2009-10-16 2013-02-20 惠州Tcl移动通信有限公司 多媒体数据卡、手机多媒体数据卡的测试装置及测试方法
CN103227166A (zh) * 2012-01-31 2013-07-31 美国博通公司 具有改进的可测试性的半导体封装件
US9153507B2 (en) 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability

Also Published As

Publication number Publication date
CN100501991C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
KR101857852B1 (ko) 멀티-다이 집적 회로에 사용을 위한 크기 유동성을 갖는 다이
KR102403705B1 (ko) 멀티-다이 패키지들에서의 통신을 위한 방법 및 회로들
US9053951B2 (en) Massively parallel interconnect fabric for complex semiconductor devices
US6094056A (en) Multi-chip module with accessible test pads and test fixture
TWI416139B (zh) Semiconductor device, manufacturing method and test method for semiconductor device
Hagge et al. High-yield assembly of multichip modules through known-good IC's and effective test strategies
CN100501991C (zh) 一种封装芯片及对芯片进行封装的方法
CN100477141C (zh) 半导体封装器件及其制造和测试方法
JP2011128159A (ja) 信号測定方法及び装置
TWI420121B (zh) 經封裝積體電路以及用以測試裝置的方法及設備
US20130330846A1 (en) Test vehicles for encapsulated semiconductor device packages
CN201819971U (zh) 金属焊球栅阵列封装的测试设备
US7945827B1 (en) Method and device for scan chain management of dies reused in a multi-chip package
JP4873635B2 (ja) 半導体装置の製造方法
US5396032A (en) Method and apparatus for providing electrical access to devices in a multi-chip module
US5670825A (en) Integrated circuit package with internally readable permanent identification of device characteristics
JP2012220438A (ja) 半導体集積回路装置の製造方法
WO1997024763A9 (en) An integrated circuit package with internally readable permanent identification of device characteristics
CN200983362Y (zh) 一种bga芯片封装装置
CN106932705A (zh) 一种系统级封装多芯片互联测试方法及装置
US20080197872A1 (en) Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same
US7714429B2 (en) Wafer structure with a plurality of functional macro chips for chip-on-chip configuration
JP3566157B2 (ja) 半導体装置およびその製造方法
CN200983361Y (zh) 用于fpga的封装装置
Badri et al. Ceramic ball grid array package stress analysis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20170629

CF01 Termination of patent right due to non-payment of annual fee