CN101097484A - 电源控制电路 - Google Patents
电源控制电路 Download PDFInfo
- Publication number
- CN101097484A CN101097484A CNA2006101003303A CN200610100330A CN101097484A CN 101097484 A CN101097484 A CN 101097484A CN A2006101003303 A CNA2006101003303 A CN A2006101003303A CN 200610100330 A CN200610100330 A CN 200610100330A CN 101097484 A CN101097484 A CN 101097484A
- Authority
- CN
- China
- Prior art keywords
- signal
- control signal
- power control
- interface
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种电源控制电路,用于转换一芯片组的输出信号,以适用于一电力接口(ACPI)控制器,此芯片组输出一休眠控制信号与一电源控制信号。上述信号电源控制电路以逻辑运算方式,将休眠控制信号与一电源控制信号转换为电力接口控制器的控制信号,以调整一主机系统的供电状态。
Description
技术领域
本发明关于一种电源信号的电源控制电路,且特别关于种适用于芯片组与电力接口控制器之间的电源控制电路。
背景技术
由于目前对于环保与电力效率的重视,先进组态与电力接口(advancedconfiguration and power interface,ACPI)规格,已经逐渐成为电子产品(如笔记本电脑)的必要规格,也就是主板上所必须支持的规格。
然而,并非每一家芯片设计公司所设计的芯片组(南桥芯片、北桥芯片)都有支持先进组态与电力接口控制器(简称电力接口控制器或ACPI控制器)的规格。在现有技术中,ACPI控制器通常根据两个控制信号(通常称为S3与S5)来调整主机系统的供电状态。但是不支持ACPI规格的芯片组却无法同时提供上述S3与S5两个控制信号。也就是无法直接控制ACPI控制器来调整主机系统的电源供应状态。
发明内容
本发明的目的其中之一是在提供一种电源控制电路,以逻辑运算电路转换芯片组本身的电源控制信号与休眠控制信号,以产生符合ACPI规格的控制信号。让不支持ACPI规格的芯片组也可产生等效的S3与S5的控制信号,进而控制电力接口控制器。
本发明的目的其中之一是在提供一种电源控制电路,可直接以离散组件(如SMT)的方式实现,与芯片组整合于PCB板上,进而缩短设计与制造流程,降低成本。
为达成上述与其它目的,本发明提出一种电源控制电路,适用于转换一芯片组的输出信号,以适用于一电力接口控制器,该芯片组输出一休眠控制信号与一电源控制信号,此电源控制电路包括:第一反相器、第二反相器、一与门与一或门。
其中,上述第一反相器用以反相休眠控制信号,并输出一反相休眠控制信号,第二反相器用以反相一电源控制信号,并输出一反相电源控制信号。与门耦接至第二反相器,并根据休眠控制信号与反相电源控制信号,输出一第一接口信号。或门耦接至该第一反相器的输出端与该第二反相器的输出端,并根据该反相休眠控制信号与该反相电源控制信号,输出一第二接口信号。其中,上述电力接口控制器根据第一接口信号与第二接口信号,调整一主机系统的供电状态。
本发明可直接以离散组件的方式实现,并与芯片组整合于PCB板上,因此,可缩短设计与制造流程,降低成本。另,本发明因利用逻辑运算元件将芯片组本身的休眠控制信号与电源控制信号的时序,转换为ACPI规格的控制信号。因此,本发明可应用于不支持S3与S5的控制信号的芯片组,使芯片组也可用于控制ACPI控制器。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举本发明的较佳实施例,并配合附图,作详细说明如下。
附图说明
图1是根据本发明一实施例的电源控制电路的电路图。
图2是根据本实施例的信号波形图。
具体实施方式
请参阅图1,图1为根据本发明一实施例电源控制电路的电路图。电源控制电路110耦接于芯片组(北桥芯片120与南桥芯片130)与电力接口控制器140(以下简称ACPI控制器140)之间。其中,北桥芯片120输出一休眠控制信号SCS(例如矽统SiS芯片组3V3AUX#脚位所输出的信号),而南桥芯片130则输出一电源控制信号PCS(例如矽统SiS芯片组pson#脚位所输出的信号)。而ACPI控制器140则根据电源控制电路110所输出的第一接口信号S3与第二接口信号S5,调整一主机系统的供电状态。本领域普通技术人员经由本发明的揭示,应可轻易推知上述北桥芯片120、南桥芯片130以及ACPI控制器140在系统中的运行细节,在此不加累述。
电源控制电路110包括反相器112、反相器114、与门116与或门118。反相器112的输入端耦接至北桥芯片120,用以反相休眠控制信号SCS,并输出一反相休眠控制信号ISCS。反相器114的输入端耦接至南桥芯片130,用以反相电源控制信号PCS,并输出一反相电源控制信号IPCS。与门116具有两个输入端,分别耦接至北桥芯片120与反相器114的输出端,并根据休眠控制信号SCS与反相电源控制信号IPCS,输出第一接口信号S3。或门118具有两个输入端,分别耦接至反相器112的输出端与反相器114的输出端,并根据反相休眠控制信号ISCS与反相电源控制信号IPCS,输出第二接口信号S5。
接下来,进一步说明本实施例的信号波形,请参阅图2,图2为根据本实施例的信号波形图。反相休眠控制信号ISCS则为休眠控制信号SCS反相后的信号波形。反相电源控制信号IPCS则为电源控制信号PCS反相后的信号波形。电源控制电路110所输出的第一接口信号S3与第二接口信号S5则如图2中所述。
上述休眠控制信号SCS具有两种状态,即休眠状态与正常状态,在本实施例中则以逻辑低电位(逻辑0)表示休眠状态(如T3期间中的休眠控制信号SCS),以逻辑高电位(逻辑1)表示正常状态(如T2期间中的休眠控制信号SCS)。而上述电源控制信号PCS,同样具有两种状态,即开机状态与关机状态,在本实施例中则以逻辑低电位表示开机状态(如T2期间中的电源控制信号PCS),另,电源控制信号PCS若由逻辑低电位转换为逻辑高电位(如T3期间中的电源控制信号PCS)则表示主机系统进入关机状态。
在本实施例中则利用休眠控制信号SCS与电源控制信号PCS在不同状态下的逻辑电位的组合,并通过电源控制电路110进行逻辑运算,来产生第一接口信号S3与第二接口信号S5。使芯片组可以通过控制ACPI控制器140,来调整系统的供电状态。
在本实施例中,T1期间为主机系统处于初始化(例如刚开机)情况下,休眠控制信号SCS与电源控制信号PCS皆为逻辑高电位。此时,第一接口信号S3与第二接口信号S5皆为逻辑低电位,以(S3,S5)等于(0,0)表示。
在T2期间中,休眠控制信号SCS为逻辑高电位,电源控制信号PCS为逻辑低电位,经过电源控制电路110后产生的第一接口信号S3为逻辑高电位,第二接口信号S5为逻辑高电位,以(S3,S5)等于(1,1)表示。此时,ACPI控制器140使主机系统处于正常供电状态。
在T3期间中,休眠控制信号SCS为逻辑低电位,电源控制信号PCS由逻辑低电位转换为逻辑高电位,经过电源控制电路110后产生的第一接口信号S3为逻辑低电位,第二接口信号S5为逻辑高电位,以(S3,S5)等于(0,1)表示。此时,ACPI控制器140使主机系统处于休眠状态,并将系统数据存储于内存之中,例如动态随机存取内存或是静态随机存取内存。
在T4期间中,休眠控制信号SCS为逻辑高电位,电源控制信号PCS为逻辑低电位,经过电源控制电路110后产生的第一接口信号S3为逻辑高电位,第二接口信号S5为逻辑高电位,以(S3,S5)等于(1,1)表示。此时,ACPI控制器140使主机系统处于正常供电状态。与上述T2期间相似。
在T5期间中,休眠控制信号SCS为逻辑高电位,电源控制信号PCS为逻辑高电位,经过电源控制电路110后产生的第一接口信号S3为逻辑低电位,第二接口信号S5为逻辑低电位,以(S3,S5)等于(0,0)表示。此时,ACPI控制器140使主机系统处于休眠状态,并将系统数据存储于磁盘之中,例如硬盘。在本发明另一实施例中,若(S3,S5)等于(0,0)时,ACPI控制器140也可使主机系统仅处于休眠状态,而不进行存储系统数据的动作。
上述T2~T5期间为休眠控制信号SCS与电源控制信号PCS在不同系统状态下的波形组合。其中,T2期间与T4期间为正常供电状态,而T3期间与T5期间则分别表示不同休眠状态下的信号波形组合。芯片组(北桥芯片120与南桥芯片130)可利用所输出的休眠控制信号SCS与电源控制信号PCS的信号波形的变化,通过电源控制电路110,输出第一接口信号S3与第二接口信号S5。电力接口控制器140则根据第一接口信号S3与第二接口信号S5来调整主机系统的供电状态。
本发明利用芯片组本身所提供的休眠控制信号SCS与电源控制信号PCS,经由电源控制电路输出适用于ACPI规格的控制信号。使不支持ACPI规格的芯片组也可与ACPI控制器相互整合,进而产生相同电源控制的效果。大幅提升芯片组的设计便利性与设计成本。同时,本发明的电路因可直接利用离散组件实现,更具有缩短设计时程与设计成本的功效。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (9)
1.一种电源控制电路,用于转换一芯片组的输出信号,以适用于一电力接口控制器,其特征在于,所述芯片组输出一休眠控制信号与一电源控制信号,所述电源控制电路包括:
一第一反相器,用以反相所述休眠控制信号,并输出一反相休眠控制信号;
一第二反相器,用以反相所述电源控制信号,并输出一反相电源控制信号;
一与门,耦接至所述第二反相器,并根据所述休眠控制信号与所述反相电源控制信号,输出一第一接口信号;以及
一或门,耦接至所述第一反相器的输出端与所述第二反相器的输出端,并根据所述反相休眠控制信号与所述反相电源控制信号,输出一第二接口信号;
其中,所述电力接口控制器根据所述第一接口信号与所述第二接口信号,调整一主机系统的供电状态。
2.如权利要求1所述的电源控制电路,其特征在于,所述芯片组包括一北桥芯片,用以输出所述休眠控制信号。
3.如权利要求1所述的信号电源控制电路,其特征在于,所述芯片组包括一南桥芯片,用以输出所述电源控制信号。
4.如权利要求1所述的电源控制电路,其特征在于,若所述第一接口信号与所述第二接口信号皆为逻辑高电位,则所述电力接口控制器使所述主机系统处于正常供电状态。
5.如权利要求1所述的电源控制电路,其特征在于,若所述第一接口信号与所述第二接口信号皆为逻辑低电位,则所述电力接口控制器使所述主机系统处于休眠状态。
6.如权利要求1所述的电源控制电路,其特征在于,若所述第一接口信号与所述第二接口信号皆为逻辑低电位,则所述电力接口控制器使所述主机系统处于休眠状态,并使所述主机系统将系统数据存储于一磁盘之中。
7.如权利要求1所述的电源控制电路,其特征在于,若所述第一接口信号为逻辑低电位,所述第二接口信号为逻辑高电位,则所述电力接口控制器使所述主机系统处于休眠状态,并使所述主机系统将系统数据存储于一内存之中。
8.如权利要求1所述的信号电源控制电路,其特征在于,若所述第一接口信号为逻辑低电位,所述第二接口信号为逻辑高电位,则所述电力接口控制器维持所述主机系统的供电状态。
9.如权利要求1所述的电源控制电路,其特征在于,所述芯片组为矽统芯片组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101003303A CN100552601C (zh) | 2006-06-30 | 2006-06-30 | 电源控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101003303A CN100552601C (zh) | 2006-06-30 | 2006-06-30 | 电源控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101097484A true CN101097484A (zh) | 2008-01-02 |
CN100552601C CN100552601C (zh) | 2009-10-21 |
Family
ID=39011348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101003303A Expired - Fee Related CN100552601C (zh) | 2006-06-30 | 2006-06-30 | 电源控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100552601C (zh) |
-
2006
- 2006-06-30 CN CNB2006101003303A patent/CN100552601C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100552601C (zh) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7360104B2 (en) | Redundant voltage distribution system and method for a memory module having multiple external voltages | |
JP5819678B2 (ja) | Usbハブ及びusbハブの制御方法 | |
EP0859976A1 (en) | An input/output section of an integrated circuit having separate power down capability | |
US9195297B2 (en) | Bridging device for connecting to a host executes a power saving operation or a polling operation according to status detected by the connection detector | |
CN101882464B (zh) | 用于自刷新模式的存储器装置控制 | |
US8391096B2 (en) | Power supply system for memories | |
US20100250983A1 (en) | Power saving control system | |
CN105096994B (zh) | 半导体器件、半导体系统和操作半导体器件的方法 | |
US20100293326A1 (en) | Memory device control for self-refresh mode | |
CN102692983A (zh) | 中央处理单元操作电压的调整方法及其电脑系统 | |
CN108762456A (zh) | 一种机架式服务器供电架构及其实现方法 | |
CN100552601C (zh) | 电源控制电路 | |
US20170344502A1 (en) | Communication Apparatus with Direct Control and Associated Methods | |
KR100396885B1 (ko) | 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈 | |
US7519841B2 (en) | Power control circuit | |
CN104518785A (zh) | 跨域启动方法及电子装置 | |
KR20030019071A (ko) | 반도체 집적 회로 및 클록 제어 방법 | |
US8555092B2 (en) | Memory power supply control circuit | |
US20120324247A1 (en) | Power supply circuit for cpu | |
CN108509372B (zh) | 一种片上系统芯片 | |
US20130120924A1 (en) | Power supply system for memory modules and adapter board thereof | |
CN102467225A (zh) | 计算机系统的存储器供电装置及其存储器供电方法 | |
CN101923379A (zh) | 重置电压产生电路 | |
US8547772B2 (en) | Memory power supply circuit | |
CN111512265A (zh) | 串联供电电路、系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20110630 |