CN101095195A

CN101095195A - 互补的横向氮化物晶体管

Info

Publication number: CN101095195A
Application number: CN 200580012241
Authority: CN
Inventors: R·比奇; P·布里杰
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2004-02-12
Filing date: 2005-02-14
Publication date: 2007-12-26

Abstract

一种半导体器件，其包括横向相邻的导电半导体区域的横向延伸叠层，该叠层形成于衬底的支撑表面，以及一种用来制造该器件的方法。

Description

互补的横向氮化物晶体管

相关申请

本申请基于申请日为2004年2月12日提出的、申请号为60/544,910的美国临时专利申请“互补的横向氮化物晶体管”，并要求上述申请的利益，因此就其提出优先权的要求，并将上述申请公开的内容通过本引用合并入本申请中。

技术领域

本发明涉及半导体器件，更特别是涉及功率半导体器件以及用于制备功率半导体器件的方法。

背景技术

一种典型的半导体制备工艺包括以下步骤：在一衬底上沉积和/或生长一层半导体簿膜；然后通过一序列的扩散和沉积的步骤在该半导体簿膜内形成组件。例如，一般是在硅衬底上外延生长出一个硅的薄层，通常该衬底是由对锭进行切割而获得的，并且接着在该簿层中形成PN结从而形成半导体器件的基本部分。依靠该器件，组件可接着通过一序列的沉积和蚀刻的步骤来形成该器件的其他部分。例如，在一个典型的场效应晶体管中，可以通过注入和扩散掺杂来形成沟道区，并且通过生长栅氧化层及沉积并且在一种导电材料上形成图案的方式，在沟道区域旁边形成栅极结构，从而形成栅电极。

传统的方法包括掩模的步骤从而形成需要注入的区域。这些掩模是用光刻照相技术形成的，并且经常包括尺寸误差，即使在受到良好控制的工艺中也存在这种情况。

典型地，经常开发设计规则来降低这种误差的负面影响。然而，这些设计规则可能会不必要地要求掩模中更大的尺寸从而补偿工艺的误差。因此，器件中的组件可能会比所需要的大，因此比理论上需要消耗更多的材料。

此外，通过扩散来形成PN结涉及将具有某一导电性的掺杂注入到具有另一种导电性的半导体中，并且在高温下驱动该半导体从而将该掺杂激活并扩散到预期的深度和横向范围。这种扩散工艺通常会在具有某一导电性的区域上形成一个具有另一种导电性的槽形区域。在反向电压的情况下，该槽形区域的拐角处形成高电场，并且击穿电压大大低于具有无限大曲率半径PN结(即一理想的PN结)的理论击穿限度。结果是必须提高掺杂的浓度或者增加半导体区域的厚度以补偿击穿电压的降低。此外，扩散形成一个浓度梯度，它将变成器件的一个设计因素。例如，隧道区域内的浓度梯度可能对阈值电压产生不利的影响，并由此对场效应晶体管的特性产生不利的影响。

发明内容

根据本发明的一种半导体包含：具有一个支撑面的共用的支撑；沿着支撑面横向延伸的横向半导体叠层叠层；该叠层叠层包括在该支撑面上形成的第一半导体柱，以及在第一半导体区域的侧面，形成于该支撑面上的第二半导体柱；与第一半导体柱电连接的第一电接触；以及与第二半导体柱电连接的第二电接触。

根据本发明的半导体器件可以是一种场效应晶体管，其包括一个第三半导体柱，该第三半导体柱的导电性与第一半导体柱和第二半导体柱相反，该第三半导体柱形成在支撑面上，并将其布置的与第一半导体柱和第二半导体柱横向相邻，以及进一步包括一个与第三半导体柱相邻的栅极结构。

根据本发明的半导体器件还可以是一种正-本-负型(positive-intrinsic-negative，PIN型)二极管，其中第一半导体柱具有第一导电性，并且第二半导体柱具有第二导电性。

根据本发明的一个实施例，第一半导体柱由具有一种电阻率的一个区域和具有一种较低电阻率的另一个区域组成，该另一区域与具有前一种电阻率的区域横向相邻，两个区域均布置在支撑面上。例如，在根据本发明的场效应晶体管中，具有较低电阻率的漏区可以与具有较高电阻率的漂移区横向相邻，或者在根据本发明的一个PIN二极管中，具有较高电阻率的漂移区可与具有较低电阻率的阳极区或阴极区横向相邻。

在本发明的一个优选实施例中，这些半导体柱由导电的(氮化镓)GaN或者是由其它任III族氮化物半导体材料来形成。在该优选实施例的一种变化中，具有一个不同带隙(band gap)的半导体层形成在至少在一个半导体柱上。在另一种变化中，该半导体层在第一和第二半导体柱上形成。用于该半导体层的优选材料为AlGaN(铝镓氮)，在与GaN组合起来作为用于形成半导体柱的材料的时候，这种材料可以改善迁移率。

根据本发明的另一实施例，半导体器件可包括：一个具有一个支撑面的共用的支撑；一个第一半导体组件组件以及一个第二半导体组件组件；每一组件均包括：

在支撑面上形成的横向半导体叠层，该叠层包括形成在支撑面上的第一半导体柱，以及在第一半导体区域的侧面，形成在该支撑面上的第二半导体柱；由此该叠层沿着支撑面横向延伸；与第一半导体柱电连接的第一接触电接触电接触；以及

一个与第二半导体柱电连接的第二接触电接触；以及

一个绝缘半导体柱，它被放入在第一半导体组件和第二半导体组件之间并与之横向相邻。

在至少一个半导体组件中，该横向半导体叠层可进一步包括：第三导电半导体柱，该第三半导体柱的导电性与第一半导体柱和第二半导体柱相反，该第三半导体柱形成在支撑面上，并将其布置与第一半导体柱和第二半导体柱横向相邻；以及一个与第三半导体柱相邻的栅极结构。

可选择的是，至少在一个半导体组件中，第一半导体柱具有第一导电性，第二半导体柱具有第二导电性。

根据本发明的半导体器件由一种方法来制造，该方法包括在如碳化硅(SiC)、硅(Si)或蓝宝石的衬底主要表面上形成一生长阻碍层；并且然后去掉生长阻碍层的几部分从而至少露出衬底主要表面上一处被选择的部分，此时主要表面的另部分仍覆盖着生长阻碍层。之后，在外延生长或与之相类似的过程中，在衬底露出的部分上形成第一半导体柱。根据本发明的一个方面，由于生长阻碍层的存在，因此仅在露出的部分上，仅沿垂直方向形成第一半导体柱。如此形成的第一半导体包括一个外露的侧壁。在随后的生长步骤中，在第一半导体器件外露的侧壁上形成另一个半导体柱，结果形成两个横向相邻的半导体柱。该步骤可根据需要重复多次，从而获得具有不同电阻、一种或者变化导电性的半导体柱的横向叠层。然后，如此形成的柱可用作半导体器件如二极管或场效应晶体管的导电区域。

这些根据本发明形成的横向相邻的柱能够允许对导电区域之间结的浓度、尺寸和形状进行更好的控制。由此，例如，根据本发明的器件中的基区可具有更均匀的浓度。此外，根据本发明的器件中的PN结可具有更小的弧度(即，更大的曲率半径)，由此得到的反向击穿电压更接近理想PN结的理论击穿电压。

方便地，根据本发明的方法能够在一个共用芯片上制造出多种器件。也就是说，这将允许集成器件的制备，其中可以在共用的衬底上形成不同的器件。根据本发明制备出来的器件中有NPN、PNP、N沟道、或者是P沟道器件。由此，本发明的方法可适于互补型器件的制备。

参照附图并结合本发明的详细说明，本发明的其它特征和优点将会更加清楚。

附图说明

图1是根据本发明第一实施例的器件的顶视平面图；

图2是根据本发明第一实施例沿线2-2并顺着箭头方向看去的器件剖视图；

图3A-3C显示的是根据本发明用于制备器件的方法的实施例；

图4是根据本发明器件的第二实施例的剖视图；

图5是根据本发明器件的第三实施例的剖视图。

具体实施方式

参见图1和2，本发明第一实施例的器件包括在一共用衬底10上形成的多个半导体器件。该衬底10由蓝宝石、SiC、Si或者任何其他合适的材料构成。

根据本发明的器件中的第一半导体器件12是一个NPN型场效应晶体管，其包括：第一导电区14，其优选由N+型GaN构成；基区16，其优选由P+型GaN构成并与第一导电区14横向相邻，第二导电区18，其优选由N型或N-型GaN构成并与基区16横向相邻，以及第三导电区20，其优选由N+型GaN构成并与第二导电区18横向相邻。第一导电区14为源区，第二导电区18为漂移区，第三导电区20是第一半导体器件12的漏区。如图2所示，第一半导体器件12的每个区均为垂直方向的柱，因此每个区被布置在衬底上，沿着远离衬底10表面的方向延伸。也就是说，每一个导电区均是一个垂直的柱，该柱由衬底10的支撑面所支撑。

第一半导体器件12进一步包括：第一欧姆接触22(源接触)，它与第一导电区14进行欧姆连接；第二欧姆接触24(漏接触)，它与第三导电区20进行欧姆连接，以及栅极结构26，它被布置在基区16上。栅极结构26包括：由SiO₂构成的栅极绝缘体28，或者是任何合适的绝缘体，以及栅极电极30。

根据本发明第一实施例器件中的第二半导体器件15是一个PIN型整流器，它包括：第一导电区32，其优选由P+型GaN构成；第二导电区34，其优选由P-型GaN构成，并与第二半导体器件14的第一导电区32横向相邻；以及第三导电区36，其优选由N+型GaN构成并与第二导电区34横向相邻。第一导电区32为阳极区，第二导电区34为漂移区，第三导电区36为第二半导体器件15的阴极区。第二半导体器件14进一步包括第一欧姆接触38(阳极接触)，它与第一导电区32进行欧姆连接；以及第二欧姆接触40(阴极接触)，它与第三导电区进行欧姆连接。

本发明第一实施例的器件进一步包括第三半导体器件42，其优选是一个PNP型场效应晶体管。该第三半导体器件42包括：第一导电区44或者是源区，其优选由P+型GaN构成；基区46，其优选由N+型GaN构成并与第一导电区44横向相邻；第二导电区48或者是漂移区，由P-型GaN构成并与基区46横向相邻；并且第三导电区50或者是漏区，其优选由P+型GaN构成并与第二导电区48横向相邻。

第三半导体器件42进一步包括：第一欧姆接触52(源接触)，它与第一导电区44进行欧姆连接；第二欧姆接触44(漏接触)，它与第三半导体区54进行欧姆连接；以及栅极结构56，它被布置在基区46上。栅极结构56包括：由SiO₂构成的栅极绝缘体58，或者是任意其他合适的绝缘体；以及栅极电极60。

本发明第一实施例器件进一步包括第四半导体器件62，其优选是一个PIN型整流器。该第四半导体器件62包括：第一导电区64或者是阴极区，其优选由N+型GaN构成；第二导电区66或者是漂移区，其优选由N型或N-型GaN构成并与第一半导体区64横向相邻；以及第三半导体区68或者是阳极区，其优选由P+型GaN构成并与由此第二导电区66横向相邻。第四半导体器件62进一步包括第一欧姆接触70(阴极接触)，它由此与第一导电区64进行欧姆连接；以及第二欧姆接触72(阳极接触)，它由此与第三导电区68进行欧姆连接。

在本发明第一实施例的器件中，第一半导体器件12横向布置在第二半导体器件15的侧面，但与之分开；第二半导体器件15横向布置在第三半导体器件42的侧面，但与之分开；并且第三半导体器件42横向布置在第四半导体器件62的侧面，但与之分开。每一个半导体器件还通过一个绝缘体74与横向分开的半导体器件进行电绝缘，在一个优选实施例中该绝缘体74可以是一个绝缘GaN。

现在参考图3A，为了根据本发明制备器件，通过首先在衬底10的单独主要表面上沉积上一层生长抑制材料如氧化铪(HfO)或二氧化硅(SiO₂)的方式，在衬底10上形成生长抑制层76，然后蚀刻选择的区域，由此使选择的区域76准备好用于导电区域的生长。

参见图3B，N+型GaN区从衬底10的选择区域78外延生长出来，该N+型GaN区将形成第一半导体器件12中的导电区域20和64，这些选择区域78没有被生长抑制层76所覆盖。如图3B所示，每一个导电区均高于生长抑制层76，并包括开放表面80。

接着再参见图3C，在随后的生长步骤中，在连续的外延步骤中形成半导体区域，这些区域将构成半导体器件12、15、42、62中的导电区和非导电区74。特别的是，在区域20、64的开放表面80上以预期的厚度分别形成区域18和66区域。像从附图中推断出的一样，区域18和66将在区域20、64的开放表面80上横向生长，并且一旦该生长过程被终止(达到了所预期的厚度时)，与区域20的表面80相对，区域8将具有一个表面，准备接受一半导体层，并且与区域64的表面80相对，区域66将具有一个表面，准备接受一半导体层。此后，以同样的方式来形成根据本发明的器件的半导体区域，直到区域20和64之间较好的间隙82被填满为止。此后，在合适的地方形成欧姆接触和栅极结构从而获得根据本发明的器件，例如图2中可以看到的。

值得注意的是，至于衬底10这些柱并不需要呈90度角，但是在没有偏离本发明的情况下，可以被称为呈现倾斜90度之外的角度。

下面参见图4，根据本发明第二实施例的器件进一步包括加到第一半导体器件12和第四半导体器件62上的半导体层84、86。半导体层84、86优选由AlGaN构成。由于压电极化效应，恰好会在AlGaN区域84和第一半导体器件12的区域18和20中的GaN之间的结，以及AlGaN区域86和GaN区域64和66之间的结下方形成二维电子气(2DEG)。优选地，在横向相邻区域的形成完成之后形成AlGaN区(也就是说，参照图3A-3C描述的工艺结束之后)。此后，形成欧姆接触和栅极结构从而获得根据本发明第二实施例的器件。

值得注意的是，根据第三实施例的器件可在栅极结构26、56下面包括绝缘柱GaN74，其与由AlGaN形成的单一半导体层88相结合来再现标准AlGaN/GaN异质结场效应晶体管(HFET)的特性。也就是说，在AlGaN层88和其下面的绝缘GaN74之间形成2DEG。

参见图5，本发明的第三实施例包括一个单独的半导体层88，其横跨所有横向相邻的导电区。单半导体层88优选由AlGaN构成，并包括该半导体层88以提高载体的迁移率。能够形成AlGaN以利用压电极化效应的优点。然而，如果不希望存在压电极化，可使用1120或1100生长方向。参照图3A-3C描述的工艺结束之后，能够外延生长单半导体层88。此后，形成欧姆接触和栅极结构从而获得根据本发明第三实施例的器件。

尽管由此结合特定的实施例对本发明进行了描述，但是对本领域技术人员来说，很多其他改变和变更以及其它使用是很明显的。因此，因此，本发明不是由这里特别公开的内容所限定，而是由附加的权利要求来限定将是更好的。

Claims

1、一种半导体器件，其包含：

一个具有一支撑面的共用支撑；

在支撑面上形成的横向半导体叠层，所述叠层包括在所述支撑面上形成的一个第一半导体柱，以及在所述支撑面上形成的、相对于所述第一半导体区横向布置的一个第二半导体柱，由此所述叠层沿着所述支撑面横向延伸；

一个与所述第一半导体柱电连接的第一电接触；以及

一个与所述第二半导体柱电连接的第二电接触。

2、如权利要求1的半导体器件，其中所述横向半导体叠层进一步包含一个导电性与所述支撑面上形成的所述第一半导体柱和所述第二半导体柱相反的第三半导体柱，其与所述第一半导体柱和所述第二半导体柱沿横向相邻布置，并进一步包含一个与所述第三半导体柱相邻的栅极结构。

3、如权利要求1的半导体器件，其中所述第一半导体柱具有第一导电性，所述第二半导体柱具有第二导电性。

4、如权利要求3的半导体器件，其中所述第一半导体柱由一个具有一种电阻率的区域和另一个具有较低电阻率的区域构成，其中的另一区域与所述具有一种电阻率的区域在横向相邻，并且两个区域均布置在所述支撑面上。

5、如权利要求1的半导体器件，其中所述衬底包括Si、SiC或兰宝石。

6、如权利要求1的半导体器件，其中所述第一半导体柱和所述第二半导体柱由导电的GaN构成。

7、如权利要求1的半导体器件，其进一步包含一个半导体层，该层由一种具有不同带隙(band gap)的半导体形成，并在横向上至少在所述第一半导体柱上延伸。

8、如权利要求7的半导体器件，其中所述第一和第二半导体柱由GaN构成，并且所述半导体层由AlGaN构成。

9.如权利要求1的半导体器件，其进一步包含一个半导体层，该层由一种具有不同带隙(band gap)的半导体形成，并在横向上在所述第一和第二半导体柱上延伸。

10、如权利要求9的半导体器件，其中所述第一和第二半导体柱由GaN构成，并且所述半导体层由AlGaN构成。

11、一半导体器件，其包含：

一个具有一支撑面的共用支撑；

一个第一半导体组件以及一个第二半导体组件，每一组件均包括：

在所述支撑面上形成的横向半导体叠层，该叠层包括在所述支撑面上形成的一个第一半导体柱，以及在所述支撑面上形成的、相对于第一半导体区横向布置的一个第二半导体柱，由此所述叠层就沿着所述支撑面横向延伸；

一个与所述第一半导体柱电连接的第一电接触；以及

一个与所述第二半导体柱电连接的第二电接触；以及

布置在所述第一半导体组件和所述第二半导体组件之间并与之在横向相邻的一个绝缘半导体柱。

12、如权利要求11的半导体器件，其中至少在所述的一个半导体组件中，该横向半导体叠层进一步包含：一个导电性与所述支撑面上形成的所述第一半导体柱和所述第二半导体柱相反的第三半导体柱，其与所述第一半导体柱和所述第二半导体柱沿横向相邻布置，并进一步包含一个与所述第三半导体柱相邻的栅极结构。

13、如权利要求11的半导体器件，其中至少在所述的一个半导体组件中，所述第一半导体柱具有第一导电性，所述第二半导体柱具有第二导电性。

14、如权利要求13的半导体器件，其中每一个半导体组件中的所述第一半导体柱包括一个由一种电阻率的区域和另一个具有较低电阻率的区域构成，其中的另一区域与所述具有一种电阻率的区域在横向相邻，并且两个区域均布置在所述支撑面上。

15、如权利要求11的半导体器件，其中所述衬底包括Si、SiC或兰宝石。

16、如权利要求11的半导体器件，其中所述第一半导体柱和所述第二半导体柱由导电的GaN构成。

17、如权利要求11的半导体器件，其进一步包括一个半导体层，该层由一种具有不同带隙(band gap)的半导体形成，并在横向上至少在所述第一半导体柱上延伸。

18、如权利要求17的半导体器件，其中所述第一和第二半导体柱由GaN构成，并且所述半导体层由AlGaN构成。

19.如权利要求11的半导体器件，其进一步包含一个半导体层，该层由一种具有不同带隙(band gap)的半导体形成，并在横向上在所述第一和第二半导体柱上延伸。

20、如权利要求19的半导体器件，其中所述第一和第二半导体柱由GaN构成，并且所述半导体层由AlGaN构成。

21、如权利要求11的半导体器件，其中所述绝缘半导体柱由非导电的GaN构成。

22、一种用来制造一种半导体器件的方法，其包含：

在一衬底的主要表面上形成一生长阻碍层；

去掉多处生长阻碍层从而至少露出所述衬底所述主要表面上一处被选择的部分，同时所述主要表面的另一部分覆盖着所述生长阻碍层；

在一外延生长过程中，在所述一处选择的部分上形成一个第一半导体柱，其中所述半导体柱至少包括一个外露的、在所述衬底上垂直延伸的侧壁；以及

在所述第一半导体柱的所述外露的侧壁上沿横向形成一个第二半导体柱。

23、如权利要求22的方法，其中在所述形成步骤中，所述第一半导体柱没有一个部分是在所述生长阻碍层上生长出来的。

24、如权利要求22的方法，其中所述半导体柱由GaN构成。

25、如权利要求22的方法，其中所述衬底由Si、SiC或兰宝石构成。

26、如权利要求22的方法，其中所述第二半导体柱包含一个外露的垂直侧壁，并且该方法进一步包含在所述第二半导体柱的所述外露的表面上生长出第三半导体柱，其中所述第一和第二半导体柱具有一种导电性并且所述第三半导体柱具有另一种导电性，以及该方法进一步包括形成一个与所述第一半导体柱电连接的第一欧姆接触以及一个与所述第二半导体柱电连接的第二欧姆接触。

27、如权利要求22的方法，其中所述第二半导体器件包括一个外露的垂直侧壁，并且该方法进一步包含：在所述第二半导体柱的所述外露的表面上生长出第三半导体柱，其中所述第三半导体柱包括一个外露的侧壁；在所述第三半导体柱的所述外露侧壁上生长出第四半导体柱，其中所述第一、第二和第四半导体柱具有一种导电性并且所述第三半导体柱具有另一种导电性；以及该方法进一步包含形成一个与所述第一半导体柱电连接的第一欧姆接触，所述第四半导体柱的一个第二欧姆触，以及所述第三半导体柱上的一个栅极结构。