CN101093845A - 一种薄膜晶体管器件阵列基板结构及其制造方法 - Google Patents
一种薄膜晶体管器件阵列基板结构及其制造方法 Download PDFInfo
- Publication number
- CN101093845A CN101093845A CN 200610082972 CN200610082972A CN101093845A CN 101093845 A CN101093845 A CN 101093845A CN 200610082972 CN200610082972 CN 200610082972 CN 200610082972 A CN200610082972 A CN 200610082972A CN 101093845 A CN101093845 A CN 101093845A
- Authority
- CN
- China
- Prior art keywords
- film
- photoresist
- source
- via hole
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管器件阵列基板结构,包括:透明绝缘衬底;一组连续的数据线;一组断续的栅线,在和数据线交汇处断开;断续的栅线两端有暴露栅金属的过孔,连接栅线的导电薄膜通过过孔将断续的栅线连接起来;数据线上覆盖有钝化保护膜,并在靠近TFT器件处形成暴露金属薄膜的过孔;源电极、漏电极上方形成暴露源漏金属薄膜的过孔,源电极通过源电极上方的过孔、连接数据线和源电极的导电薄膜、及数据线上的过孔与数据线相连接;漏电极通过其上方的过孔与像素电极相连接。本发明同时公开了该阵列基板结构的制造方法。此方法减少掩膜版和光刻工艺次数,简化TFT-LCD制造工艺到2-Mask流程。
Description
技术领域
本发明涉及一种液晶显示器件(LCD),尤其涉及液晶显示器的薄膜晶体管器件阵列基板结构及其制造方法。
背景技术
在液晶显示器件里,液晶分子的光学各向异性和偏振特性,通过控制液晶分子的排列方向而改变。液晶分子的排列取向随着施加在其上的外电场而变化。通过改变液晶分子的取向,实现光的折射和图像的显示。在各种液晶显示器件里,有源矩阵液晶显示器由于其高清晰度和动画显示的优越性,吸引了大量的研究和开发投入,并且在消费电子和电脑方面得到了广泛的应用。有源矩阵LCD包含排列成矩阵形式的薄膜晶体管(TFT)和像素电极。
通常液晶显示器由一个上基板、一个下基板和夹于二者之间的液晶所组成。上基板是所谓的彩膜基板,通常包括公共电极和彩色滤光片。下基板是所谓的阵列基板,通常包括薄膜晶体管和像素电极。彩膜基板可以通过数次光刻工艺形成彩色滤光片。阵列基板通常是使用4到6个掩膜版(Mask),经过薄膜沉积、掩膜版曝光和腐蚀剥离等几步重复工艺,形成矩阵排列的薄膜晶体管和像素电极。阵列基板制造过程中使用的Mask越多和工序越多,不良率和成本就越高。
图1a至1d示意了一种具有底栅结构、背沟道腐蚀型TFT的阵列基板的4-Mask制造过程。首先在玻璃基板上面沉积一层栅金属薄膜,利用栅线掩膜版通过光刻工艺形成栅线和栅电极2,如图1a所示。栅金属薄膜通常由钼、铝、铝镍等或它们的组合构成。其次在栅金属和衬底的其它所有区域,连续依次沉积栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜,利用第二个掩膜版通过光刻工艺形成TFT器件,如图1b所示。栅极绝缘薄膜作为栅极绝缘层3,构成TFT开关器件的绝缘介质。其材料一般是氧化硅、或氮化硅、或氮氧化硅、或它们的组合。半导体层4由本征半导体薄膜和掺杂半导体薄膜组成。本征半导体薄膜通常是不掺杂的非晶硅,形成载流子的导电沟道1。掺杂半导体薄膜一般是掺杂的n型非晶硅,与不掺杂的非晶硅相比,具有较低的电阻率,可以和金属形成低电阻的欧姆接触。在源漏金属薄膜中,形成提供控制像素电压信号的数据线、TFT器件的源电极5和漏电极6。源漏金属薄膜采用和栅金属类似的材料,如钼、铝镍等。
形成如图1b所示的源漏金属电极和有源层孤岛,需要使用一种称为灰色调(Gray Tone)掩膜版。通常使用的Mask是掩膜版上面形成完全透光部分和完全不透光部分,它们形成和器件所需要的相同图案。其完全不透光部分一般由金属薄膜(如铬)组成,完全透光部分则是没有金属薄膜。而GrayTone掩膜版则是增加了部分透光的区域,即在掩膜版的一定区域内有序排列一定宽度和间距的裂缝。由于入射光的衍射作用引起透光率的变化,从而对应部分透光区域的光刻胶接受不同于完全透光区域的曝光量,形成所谓的光刻胶部分曝光(Gray Tone)区域。相比较于光刻胶完全未曝光(Full Tone)区域,Gray Tone区域光刻胶由于接受部分曝光,其厚度小于Full Tone区域的光刻胶。
利用灰色调掩膜版在源漏金属薄膜上面形成一层光刻胶图案,其中GrayTone区域的光刻胶覆盖TFT沟道1,Full Tone区域的光刻胶覆盖数据线、源电极5和漏电极6。首先进行源漏金属薄膜的刻蚀,去除数据线、源电极5、漏电极6和TFT沟道以外所有部分的源漏金属薄膜。然后去除TFT沟道部分的Gray Tone区域的光刻胶和保留一部分Full Tone区域的光刻胶,连续腐蚀去除TFT沟道部分的源漏金属薄膜和掺杂半导体薄膜,形成TFT沟道1。
在形成栅电极、有源层孤岛、数据线和源漏电极的衬底上沉积一层绝缘介质。使用普通的掩膜版,通过光刻工艺在漏电极上部的钝化层7上形成钝化层过孔8,如图1c所示。
在钝化层7、钝化层过孔8处的漏电极6及衬底的其它部分沉积一层透明的导电薄膜,使用像素电极的掩膜版,通过光刻工艺形成像素电极9,如图1d所示。至此,利用4个掩膜版完成阵列基板的制作。
尽管上述4个掩膜版完成阵列基板的制作相对于传统的5个掩膜版完成阵列基板制作工艺简单,设备利用率有所提高,但仍存在制作工艺复杂,产能和设备利用率不高等缺陷。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种使用2个掩膜版制造的薄膜晶体管器件阵列基板结构及其制造方法。其中,提供2-Mask制造工艺的目的是避免前述5-Mask或4-Mask方法相关的缺陷和限制。更进一步详细地说明,本发明的目的是简化TFT阵列基板的制造工艺流程,减少工艺过程中的缺陷,以提高产品的良率。再进一步,本发明的目的是通过减少Ma sk工艺的次数,以提高设备的利用率和产能。
为了实现上述目的,本发明提供一种薄膜晶体管器件阵列基板结构,包括:
透明绝缘衬底;
一组连续的数据线,由与TFT源漏电极相同的金属薄膜构成;
一组断续的栅线,在和数据线交汇处断开;
栅线上部覆盖有栅极绝缘薄膜、本征半导体薄膜和钝化保护膜;
断续的栅线两端有暴露栅金属的过孔,连接栅线的导电薄膜通过过孔将断续的栅线连接起来;
数据线下方保留有栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜,数据线上覆盖有钝化保护膜,并在靠近TFT器件处形成暴露金属薄膜的过孔;
薄膜晶体管形成于靠近数据线的栅电极上,其源电极和漏电极由源漏金属薄膜组成,源电极和漏电极的图案完全处于栅电极、本征半导体薄膜和掺杂半导体薄膜图案之内;源电极、漏电极和沟道上部都覆盖有钝化保护膜,源电极、漏电极上方形成暴露源漏金属薄膜的过孔,源电极通过源电极上方的过孔、连接数据线和源电极的导电薄膜、及数据线上的过孔与数据线相连接;漏电极通过其上方的过孔与像素电极相连接。
其中所述像素电极、连接栅线的导电薄膜、及连接数据线和源电极的导电薄膜的材料相同。
为了实现上述目的,本发明同时还提供一种薄膜晶体管器件阵列基板结构的制造方法,包括:
在透明绝缘衬底上依次、连续沉积栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜;
使用第一个灰色调掩膜版在源漏金属薄膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域;
依次、连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀,形成数据线;
去除光刻胶部分保留区域的光刻胶,保留部分光刻胶完全保留区域的光刻胶,依次进行源漏金属薄膜和掺杂半导体薄膜的腐蚀,形成分段式栅线和TFT器件的沟道部分以及源电极和漏电极;
沉积钝化保护膜,使用第二个灰色调掩膜版在钝化保护膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域;
进行钝化保护膜过孔腐蚀,形成栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔;
去除光刻胶部分保留区域的光刻胶,保留部分光刻胶完全保留区域的光刻胶,然后在衬底上沉积一层透明导电薄膜;
去除剩余光刻胶和其上的导电薄膜,保留连接栅线的导电薄膜,连接数据线和源电极的导电薄膜,和像素电极区域的导电薄膜。
其中,所述使用第一个灰色调掩膜版在源漏金属薄膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域时,使光刻胶完全保留区域对应形成数据线区域、形成源电极区域和形成漏电极区域;光刻胶部分保留区域对应形成TFT沟道区域和形成栅线区域;其它部分为无光刻胶区域。所述使用第二个灰色调掩膜版在钝化保护膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域时,使光刻胶部分保留区域对应连接栅线部分、连接数据线和源电极部分和像素电极区域;无光刻胶区域对应栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔;其它部分为光刻胶完全保留区域。所述连续沉积栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜在不同设备中实现,其中栅金属薄膜和源漏金属薄膜通过溅射沉积得到,栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜通过化学汽相沉积得到。所述连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀在不同设备中实现,其中栅金属薄膜和源漏金属薄膜通过湿法腐蚀,栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜通过干法腐蚀完成。所述连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀可以在同一设备中通过改变腐蚀气体和腐蚀条件,对各层膜进行干法腐蚀实现。所述进行钝化保护膜过孔腐蚀为由钝化保护膜的腐蚀、本征半导体薄膜和栅极绝缘薄膜连续腐蚀组成,如前所述半导体薄膜的腐蚀与绝缘薄膜的腐蚀气体和腐蚀条件不同。所述进行钝化保护膜过孔腐蚀时进行过刻,以同时形成形成栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔。所述去除光刻胶部分保留区域光刻胶为使用等离子刻蚀法灰化工艺去除。所述去除剩余光刻胶和其上的导电薄膜为采用离地剥离工艺,剥离液只与光刻胶进行化学反应,不腐蚀包括透明导电薄膜在内的其它材料,光刻胶上的透明导电薄膜随光刻胶的剥离而被去除,且剥离液为丙酮、异丙醇、酒精或者上述溶剂的混合液,或者其它有机剥离液的混合液体。所述第一块灰色调掩膜版和第二块灰色调掩膜版,其不透光部分包含两层薄膜材料,半透光部分包含一层薄膜材料,完全透光部分没有上述薄膜材料。半透光部分的薄膜材料可以是氧化铬,不透光部分的薄膜材料可以是铬和氧化铬。所述第一块灰色调掩膜版和第二块灰色调掩膜版的半透光区域包括有一定方向和间距的狭缝和窄条。
如上所述,利用灰色调(Gray Tone)掩膜技术和光刻胶剥离(Lift-off)技术,仅使用2个掩膜版和两次光刻工艺完成液晶显示器件的阵列基板的制作。这样制造工艺得到了简化,降低了生产成本。在上述阵列基板中,栅线的连接、源电极和数据线的连接、以及栅线衬部、数据线衬部和外部电路的连接,都是在第二个Gray Tone掩膜版光刻工艺中由透明导电薄膜实现。
下面结合附图和具体实施例,对本发明进行进一步详细说明。
附图说明
图1a为现有技术4Mask制造工艺第一个Mask工艺完成后TFT的横截面图;
图1b为现有技术4Mask制造工艺第二个Mask工艺完成后TFT的横截面图;
图1c为现有技术4Mask制造工艺第三个Mask工艺完成后TFT的横截面图;
图1d为现有技术4Mask制造工艺第四个Mask工艺完成后TFT的横截面图;
图2为本发明TFT-LCD阵列基板的单一像素俯视图;
图3a为图2中A-A方向的横截面图;
图3b为图2中B-B方向的横截面图;
图4为本发明完成第一个Gray Tone的光刻胶图案后的像素俯视图;
图5a为图4中C-C方向的横截面图;
图5b为图4中D-D方向的横截面图;
图6为本发明完成第一个Mask的光刻工艺后的像素俯视图;
图7a为图6中E-E方向的横截面图;
图7b为图6中F-F方向的横截面图;
图8为本发明完成第二个Gray Tone的光刻胶图案后的像素俯视图;
图9a为图8中G-G方向的横截面图;
图9b为图8中H-H方向的横截面图;
图10a为本发明完成第二个Mask光刻工艺后图8中G-G方向的横截面图;
图10b为本发明完成第二个Mask光刻工艺后图8中H-H方向的横截面图;
图11为本发明完成导电薄膜沉积后的像素俯视图;
图12a为图10中I-I向的横截面图;
图12b为图10中J-J方向的横截面图;
图中标记:1、TFT沟道;2、栅电极;3、栅极绝缘层;4、半导体层;5、源电极;6、漏电极;7、钝化层;8、钝化层过孔;9、像素电极;10、过孔处的像素电极;11、栅线;12、栅线凸出部;13、数据线;17、栅线两端的过孔;18、连接栅线的导电薄膜;19、数据线上部的过孔;20、源电极上部的过孔;21、漏电极上部的过孔;22、连接数据线和源电极的导电薄膜;25、栅金属薄膜;26、栅极绝缘薄膜;27、本征半导体薄膜;28、掺杂半导体薄膜;29、欧姆接触层;30、形成栅线区域的光刻胶;31、形成数据线区域的光刻胶;32、形成源电极区域的光刻胶;33、形成漏电极区域的光刻胶;34、形成TFT沟道区域的光刻胶;35、无光刻胶区域;36、源漏金属薄膜;38、栅线上部的过孔无光刻胶部分;39、数据线上部的过孔无光刻胶部分;40、源电极上部的过孔无光刻胶部分;41、漏电极上部的过孔无光刻胶部分;42、连接栅线部分的光刻胶;43、连接数据线和源电极部分的光刻胶;44、像素区域的光刻胶;45、光刻胶完全保留区域的光刻胶;48、像素区域的导电薄膜;49、钝化保护膜;50、光刻胶上部的导电薄膜。
具体实施方式
如图2、图3a和图3b所示,本发明的一种薄膜晶体管器件阵列基板结构包括栅线11和与之相垂直的数据线13。栅线11和数据线13相互交叉定义一个像素区域。每一个像素的薄膜晶体管形成于栅线11上部靠近数据线13的区域。薄膜晶体管包括一个栅电极2、一个源电极5、一个漏电极6、栅极绝缘层(栅极绝缘薄膜26)、一个本征半导体薄膜27和一个掺杂半导体薄膜28。一个存储电容形成于栅线凸出部12和像素电极9之间。像素电极9通过漏电极上部的过孔21与漏电极6连接。每一个数据线13在衬底上面都是连续的,每一个栅线11都是不连续的,被数据线13隔断,通过栅线两端的过孔17由连接栅线的导电薄膜18连接。源电极5位于栅电极的上部,通过源电极上部的过孔20、连接数据线和源电极的导电薄膜22和数据线上部的过孔19与数据线13相连。
图3a和图3b分别是图2中沿A-A和B-B面的横截面图。
如图所示,栅金属薄膜25形成在透明衬底之上,栅金属由低电阻率材料构成并有很高的反射率。栅极绝缘薄膜26和本征半导体薄膜27覆盖于所有栅金属薄膜25的区域,只有栅极外引线衬垫部分除外。欧姆接触层29由掺杂半导体薄膜28组成,掺杂半导体薄膜28仅保留在与源漏金属薄膜36相接触的区域。
栅线11实质为不连续的栅金属薄膜25的一部分,栅线11的上部覆盖有栅极绝缘薄膜26、本征半导体薄膜27和钝化保护膜49。栅线两端的过孔17穿过钝化保护膜49、本征半导体薄膜27和栅极绝缘薄膜26,露出栅线11。栅线11被源漏金属薄膜36形成的数据线13及下部的多层薄膜所分开。数据线13的信号是由源漏金属薄膜36传递,数据线13下部还保留有栅金属薄膜25、栅极绝缘薄膜26、本征半导体薄膜27和掺杂半导体薄膜28,它们对数据信号不起作用。数据线上覆盖有钝化保护膜49,并在靠近TFT器件处形成有数据线上部的过孔19。在数据线13和栅线11以及TFT器件之外的区域,钝化保护膜49下部没有金属薄膜存在。此阵列基板的全部表面被一层绝缘介质薄膜,即钝化保护膜49所覆盖,只在一些引出连接导线的部分开口。作为连接导线的导电薄膜和构成像素电极的透明导电薄膜为同一材料,在同一Mask工艺步骤中完成。
由图可见与传统4-Mask工艺制造的TFT不同之处,此TFT器件的源电极与数据线不是直接连在一起,即源漏金属薄膜在源电极和数据线之间是断开的。它们的连接是由透明导电薄膜在过孔处完成。还有此TFT器件的栅线不是连续的,而在数据线处断开。断续的栅线是由透明导电薄膜在过孔处实现连接。上述两个不同之处以及以下所说明的三层薄膜连续沉积,决定了阵列基板能够由两个Mask工艺完成。
上述结构的阵列基板的制造工艺过程用图4至图12说明。
图4是使用第一个灰色调掩膜版进行掩膜和曝光工艺后形成的不同厚度的光刻胶阵列基板俯视图。图5a和图5b分别是图4沿A-A和B-B的横截面图。如图5a和图5b所示,连续、依次地在透明衬底上面形成栅金属薄膜25、栅极绝缘薄膜26、本征半导体薄膜27、掺杂半导体薄膜28和源漏金属薄膜36。栅金属薄膜25和源漏金属薄膜36采用相同或类似的方法制备如磁控溅射,它们使用类似的低电阻金属材料,比如钼、铝、铝镍合金、铬、铜等。栅极绝缘薄膜26、本征半导体薄膜27和掺杂半导体薄膜28,可以采用相同的方法在相同的设备上连续形成,如化学气相沉积。栅极绝缘薄膜26使用氧化硅、氮化硅、氮氧化硅等材料,本征半导体薄膜27和掺杂半导体薄膜28采用非晶硅、微晶硅、多晶硅等材料。
如图4、图5a和图5b所示,使用第一个灰色调掩膜版在源漏金属薄膜36表面形成的光刻胶图案,它包括光刻胶完全保留区域(Full Tone),光刻胶部分保留区域(Gray Tone)和没有光刻胶的区域。光刻胶完全保留区域包括:形成数据线区域的光刻胶31,形成源电极区域的光刻胶32和形成漏电极区域的光刻胶33;光刻胶部分保留区域包括:形成TFT沟道区域的光刻胶34和形成栅线(包括栅线凸出部)区域的光刻胶30;其它部分为无光刻胶区域35。本步骤中的灰色调掩膜版,其不透光部分包含两层薄膜材料,半透光部分包含一层薄膜材料,完全透光部分没有上述薄膜材料,半透光部分的薄膜材料可以是氧化铬,不透光部分的薄膜材料可以是铬和氧化铬。此外,灰色调掩膜版的半透光区域还可包括有一定方向和间距的狭缝和窄条。
如图6、图7a和图7b所示,连续依次进行源漏金属薄膜36的腐蚀、掺杂半导体薄膜28的腐蚀、本征半导体薄膜27的腐蚀、栅极绝缘薄膜26的腐蚀和栅金属薄膜25的腐蚀,形成数据线13、源电极5和漏电极6。然后利用光刻胶灰化工艺去除光刻胶部分保留区域的光刻胶,即形成TFT沟道区域的光刻胶34和形成栅线(包括栅线凸出部)区域的光刻胶30,保留部分形成数据线区域的光刻胶31、形成源电极区域的光刻胶32和形成漏电极区域的光刻胶33,连续依次进行源漏金属薄膜36的腐蚀和掺杂半导体薄膜28的腐蚀,形成栅线11(包括栅线凸出部)和TFT沟道1。源漏金属薄膜36在源电极5、漏电极6的区域和掺杂半导体薄膜28形成欧姆接触,得到欧姆接触层29。
在连续腐蚀过程中,需要使用不同的腐蚀方法、腐蚀液体和腐蚀气体,保证实现不同材料的选择比、坡度角(Profile)和关键尺寸(CD)。比如在形成数据线13、源电极5和漏电极6的工艺中,栅极绝缘薄膜26、本征半导体薄膜27和掺杂半导体薄膜28可以使用类似的方法去除,即等离子刻蚀或反应离子刻蚀。调整刻蚀气体和刻蚀条件,可以在同一设备中实现此三层薄膜的腐蚀从六氟化硫、氯气、氧气、氦气等气体中选择不同的腐蚀气体组合和不同的气体流量,即可在同一设备里实现上述不同薄膜的腐蚀。如六氟化硫、氯气和氦气刻蚀半导体薄膜;六氟化硫、氧气和氦气刻蚀绝缘薄膜;氯气和氧气腐蚀金属薄膜。为了达成器件结构的最优化和工艺的高效率,不同薄膜的腐蚀条件如等离子功率、气压、电极间距等有所区别。半导体薄膜的腐蚀一般在较低气压和较大功率的等离子腔室里进行,具有较强的离子轰击和溅射腐蚀的效果;绝缘薄膜和金属薄膜一般在较高气压和稍低功率的等离子腔室里进行,具有较强的化学反应离子腐蚀效果。。如向设备通入数十sccm的六氟化硫和数千sccm的氯气,在数千瓦功率以上和数十毫托气压,可以高效刻蚀去除半导体薄膜;如向设备通入数百sccm的六氟化硫和数百sccm的氯气,在数千瓦功率以下和数百毫托气压,可以高效刻蚀去除绝缘薄膜。源漏金属薄膜36的去除,可以采用化学腐蚀液刻蚀的方法,也可以采用等离子刻蚀或反应离子刻蚀的方法。如向干法腐蚀设备通入数百至数千sccm的氯气和数千sccm的氧气,在数千功率以下和数百毫托气压,可以高效刻蚀去除金属薄膜。又比如在形成栅线11和TFT沟道1时,使用等离子刻蚀或反应离子刻蚀的方法和如前所述的条件,可以在同一设备中连续腐蚀源漏金属薄膜36和掺杂半导体层薄膜28。湿法腐蚀仅用于金属薄膜的去除,一般使用一定浓度比例的硝酸、盐酸和醋酸的混合液,在数十度的温度下通过浸入和喷洒方式进行。
如图8和图9a、9b所示,在完成第一个Mask工艺的衬底上形成一层钝化保护膜49和光刻胶图案。钝化保护膜49的材料和制备方法与栅极绝缘薄膜26相似。使用第二个灰色调掩膜版形成的光刻胶图案,包括光刻胶完全保留区域,光刻胶部分保留区域和没有光刻胶的区域。光刻胶部分保留区域包括:连接栅线部分的光刻胶42、连接数据线和源电极部分的光刻胶43和像素电极区域的光刻胶44;无光刻胶区域包括:栅线两端的过孔无光刻胶部分38、数据线上部的过孔无光刻胶部分39、源电极上部的过孔无光刻胶部分40和漏电极上部的过孔无光刻胶部分41;其它部分为光刻胶完全保留区域45(栅线和数据线外部引线衬垫区域除外)。在相邻的分段式栅线11上部的过孔17邻近区域形成连接栅线部分的光刻胶42,横跨数据线13。在数据线上部的过孔19的邻近区域形成光刻胶部分保留区域和源电极上部的过孔20邻近区域形成的光刻胶部分保留区域的光刻胶连接在一起,成为连续的连接数据线和源电极部分的光刻胶43。在漏电极上部的过孔21邻近区域形成光刻胶部分保留区域的光刻胶和像素区域形成的光刻胶部分保留区域的光刻胶连接在一起,成为连续的像素电极区域的光刻胶44。本步骤中的灰色调掩膜版,其不透光部分包含两层薄膜材料,半透光部分包含一层薄膜材料,完全透光部分没有上述薄膜材料,半透光部分的薄膜材料可以是氧化铬,不透光部分的薄膜材料可以是铬和氧化铬。此外,灰色调掩膜版的半透光区域还可包括有一定方向和间距的狭缝和窄条。
连续进行钝化保护膜49的腐蚀、本征半导体薄膜27的腐蚀和栅极绝缘薄膜26的腐蚀,在无光刻胶区域对应形成如图10a和图10b所示数据线上部的过孔19、源电极上部的过孔20、漏电极上部的过孔21以及栅线两端的过孔17。在此腐蚀过程中,进行过刻以同时形成各过孔;通过腐蚀方法和腐蚀气体的选择以及腐蚀条件的控制,使得源漏金属薄膜36在本征半导体薄膜27和栅极绝缘薄膜26的腐蚀过程中不被腐蚀。使用与第一次Mask工艺中光刻胶灰化工艺相同的方法,去除所有光刻胶部分保留区域的光刻胶,保留部分光刻胶完全保留区域的光刻胶。在对光刻胶进行灰化处理时,控制工艺条件,使光刻胶完全保留区域45残留的光刻胶形成垂直的侧壁形貌。此时,原来光刻胶部分保留区域的钝化层保护膜49和各过孔底部的金属薄膜均暴露在外。
使用与栅金属薄膜和源漏金属薄膜相同的制备方法,在衬底全部区域形成如图11、图12a和图12b所示的一层透明导电薄膜24。控制溅射室的真空条件和电极及其附件,使得光刻胶完全保留区域45的光刻胶的侧壁上不沉积上透明导电薄膜。把阵列基板浸泡在化学剥离液中,利用离地剥离工艺去除光刻胶完全保留区域的光刻胶45和其上形成的透明导电薄膜50。原来光刻胶部分保留区域和形成过孔区域(原无光刻胶区域)的导电薄膜被保留下来,形成连接栅线的导电薄膜18,连接数据线和源电极的导电薄膜22,像素电极区域的导电薄膜48。上述各部分通过相应的过孔,在整个阵列上面连接起来。由于光刻胶完全保留区域45的光刻胶的侧壁上没有沉积上透明导电薄膜,普通的光刻胶剥离液如丙酮、异丙醇、酒精或者它们的混合液,就可以从光刻胶完全保留区域45的光刻胶的侧壁处直接腐蚀光刻胶,而不需要使用特殊的剥离液对透明导电薄膜等其它材料进行腐蚀。为了完全剥离像素部分和钝化层过孔之外的光刻胶及其上附着的导电薄膜,在进行剥离工艺时,采用喷洒、振动摇晃、或者超声波等方法辅助进行。至此,一种LCD的阵列基板通过2-Mask工艺完成制作。
以上实例所述的TFT结构不是本发明的唯一结构,对于源漏电极形状的变化以及存储电容变化,也可以通过上述2-Mask的制造工艺实现。其它各种修改和变化可以发生在器件结构和制作步骤方面,而这些修改和变化并不偏离本发明的实质和范围。因此,本发明包含所有符合权利要求的修改和变化。
最后应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当按照需要可使用不同材料和设备实现之,即可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (15)
1、一种薄膜晶体管器件阵列基板结构,包括:
透明绝缘衬底;
一组连续的数据线,由与TFT源漏电极相同的金属薄膜构成;
一组断续的栅线,在和数据线交汇处断开;
栅线上部覆盖有栅极绝缘薄膜、本征半导体薄膜和钝化保护膜;
断续的栅线两端有暴露栅金属的过孔,连接栅线的导电薄膜通过过孔将断续的栅线连接起来;
数据线下方保留有栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜,数据线上覆盖有钝化保护膜,并在靠近TFT器件处形成暴露金属薄膜的过孔;
薄膜晶体管形成于靠近数据线的栅电极上,其源电极和漏电极由源漏金属薄膜组成,源电极和漏电极的图案完全处于栅电极、本征半导体薄膜和掺杂半导体薄膜图案之内;源电极、漏电极和沟道上部都覆盖有钝化保护膜,源电极、漏电极上方形成暴露源漏金属薄膜的过孔,源电极通过源电极上方的过孔、连接数据线和源电极的导电薄膜、及数据线上的过孔与数据线相连接;漏电极通过其上方的过孔与像素电极相连接。
2、根据权利要求1所述的阵列基板结构,其特征在于:所述像素电极、连接栅线的导电薄膜、及连接数据线和源电极的导电薄膜的材料相同。
3、一种薄膜晶体管器件阵列基板结构的制造方法,其特征在于,包括:
在透明绝缘衬底上依次、连续沉积栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜;
使用第一个灰色调掩膜版在源漏金属薄膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域;
依次、连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀,形成数据线;
去除光刻胶部分保留区域的光刻胶,保留部分光刻胶完全保留区域的光刻胶,依次进行源漏金属薄膜和掺杂半导体薄膜的腐蚀,形成分段式栅线和TFT器件的沟道部分以及源电极和漏电极;
沉积钝化保护膜,使用第二个灰色调掩膜版在钝化保护膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域;
进行钝化保护膜过孔腐蚀,形成栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔;
去除光刻胶部分保留区域的光刻胶,保留部分光刻胶完全保留区域的光刻胶,然后在衬底上沉积一层透明导电薄膜;
去除剩余光刻胶和其上的导电薄膜,保留连接栅线的导电薄膜,连接数据线和源电极的导电薄膜,和像素电极区域的导电薄膜。
4、根据权利要求3所述的制造方法,其特征在于:所述使用第一个灰色调掩膜版在源漏金属薄膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域时,使光刻胶完全保留区域对应形成数据线区域、形成源电极区域和形成漏电极区域;光刻胶部分保留区域对应形成TFT沟道区域和形成栅线区域;其它部分为无光刻胶区域。
5、根据权利要求3所述的制造方法,其特征在于:所述使用第二个灰色调掩膜版在钝化保护膜上定义形成光刻胶完全保留区域、光刻胶部分保留区域和无光刻胶区域时,使光刻胶部分保留区域对应连接栅线部分、连接数据线和源电极部分和像素电极区域;无光刻胶区域对应栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔;其它部分为光刻胶完全保留区域。
6、根据权利要求3至5任一所述的制造方法,其特征在于:所述连续沉积栅金属薄膜、栅极绝缘薄膜、本征半导体薄膜、掺杂半导体薄膜和源漏金属薄膜在不同设备中实现,其中栅金属薄膜和源漏金属薄膜通过溅射沉积得到,栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜通过化学汽相沉积得到。
7、根据权利要求3至5任一所述的制造方法,其特征在于:所述连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀在不同设备中实现,其中栅金属薄膜和源漏金属薄膜通过湿法腐蚀,栅极绝缘薄膜、本征半导体薄膜和掺杂半导体薄膜通过干法腐蚀完成。
8、根据权利要求3至5任一所述的制造方法,其特征在于:所述连续进行源漏金属薄膜、掺杂半导体薄膜、本征半导体薄膜、栅极绝缘薄膜和栅金属薄膜的腐蚀是在同一设备中通过改变腐蚀气体和腐蚀条件,对各层膜进行干法腐蚀实现。
9、根据权利要求3至5任一所述的制造方法,其特征在于:所述进行钝化保护膜过孔腐蚀为钝化保护膜的腐蚀、本征半导体薄膜和栅极绝缘薄膜连续腐蚀,半导体薄膜的腐蚀与绝缘薄膜的腐蚀气体和条件不同。
10、根据权利要求3至5任一所述的制造方法,其特征在于:所述进行钝化保护膜过孔腐蚀时进行过刻,以同时形成栅线两端的过孔、数据线上部的过孔、源电极上部的过孔和漏电极上部的过孔。
11、根据权利要求3至5任一所述的制造方法,其特征在于:所述去除光刻胶部分保留区域光刻胶为使用等离子刻蚀法灰化工艺去除。
12、根据权利要求3至5所述的制造方法,其特征在于:所述去除剩余光刻胶和其上的导电薄膜为采用离地剥离工艺,剥离液只与光刻胶进行化学反应,不腐蚀包括透明导电薄膜在内的其它材料,光刻胶上的透明导电薄膜随光刻胶的剥离而被去除。
13、根据权利要求12所述的制造方法,其特征在于:所述剥离液为丙酮、异丙醇、酒精或者上述溶剂的混合液。
14、根据权利要求3至5所述的制造方法,其特征在于:所述第一块灰色调掩膜版和第二块灰色调掩膜版,其不透光部分包含两层薄膜材料,半透光部分包含一层薄膜材料,完全透光部分没有上述薄膜材料,半透光部分的薄膜材料是氧化铬,不透光部分的薄膜材料是铬和氧化铬。
15、根据权利要求3至5所述的制造方法,其特征在于:所述第一块灰色调掩膜版和第二块灰色调掩膜版的半透光区域包括有一定方向和间距的狭缝和窄条。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100829725A CN100426511C (zh) | 2006-06-23 | 2006-06-23 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
KR1020070061491A KR100846974B1 (ko) | 2006-06-23 | 2007-06-22 | Tft lcd 어레이 기판 및 그 제조 방법 |
US11/767,600 US7531394B2 (en) | 2006-06-23 | 2007-06-25 | Manufacturing method for a TFT LCD array substrate |
JP2007166833A JP4728292B2 (ja) | 2006-06-23 | 2007-06-25 | 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法 |
US12/434,372 US7851806B2 (en) | 2006-06-23 | 2009-05-01 | Thin film transistor liquid crystal display array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100829725A CN100426511C (zh) | 2006-06-23 | 2006-06-23 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101093845A true CN101093845A (zh) | 2007-12-26 |
CN100426511C CN100426511C (zh) | 2008-10-15 |
Family
ID=38991973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100829725A Active CN100426511C (zh) | 2006-06-23 | 2006-06-23 | 一种薄膜晶体管器件阵列基板结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100426511C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
CN102636927A (zh) * | 2011-12-23 | 2012-08-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法 |
CN102707534A (zh) * | 2011-06-09 | 2012-10-03 | 京东方科技集团股份有限公司 | 电子显示装置及其制造方法及电子纸 |
CN104122694A (zh) * | 2013-06-06 | 2014-10-29 | 深超光电(深圳)有限公司 | 液晶显示器的阵列基板及其制造方法 |
WO2016106834A1 (zh) * | 2014-12-30 | 2016-07-07 | 深圳市华星光电技术有限公司 | 一种气刻配向方法及设备 |
CN107425017A (zh) * | 2017-08-17 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN112309970A (zh) * | 2020-10-30 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法以及阵列基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101284714B1 (ko) * | 2010-09-20 | 2013-07-17 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001264811A (ja) * | 2000-03-22 | 2001-09-26 | Fujitsu Ltd | 液晶表示装置の製造方法及び露光装置 |
US7205570B2 (en) * | 2002-07-19 | 2007-04-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
KR100770472B1 (ko) * | 2003-03-27 | 2007-10-26 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자용 어레이기판의 제조방법 |
-
2006
- 2006-06-23 CN CNB2006100829725A patent/CN100426511C/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102707534A (zh) * | 2011-06-09 | 2012-10-03 | 京东方科技集团股份有限公司 | 电子显示装置及其制造方法及电子纸 |
CN102707534B (zh) * | 2011-06-09 | 2016-06-08 | 京东方科技集团股份有限公司 | 电子显示装置及其制造方法及电子纸 |
CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
CN102636927A (zh) * | 2011-12-23 | 2012-08-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法 |
CN102636927B (zh) * | 2011-12-23 | 2015-07-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法 |
CN104122694A (zh) * | 2013-06-06 | 2014-10-29 | 深超光电(深圳)有限公司 | 液晶显示器的阵列基板及其制造方法 |
WO2016106834A1 (zh) * | 2014-12-30 | 2016-07-07 | 深圳市华星光电技术有限公司 | 一种气刻配向方法及设备 |
CN107425017A (zh) * | 2017-08-17 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN112309970A (zh) * | 2020-10-30 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法以及阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN100426511C (zh) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100433338C (zh) | 一种薄膜晶体管器件阵列基板结构及其制造方法 | |
CN101894807B (zh) | Tft-lcd阵列基板及其制造方法 | |
US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
CN100426511C (zh) | 一种薄膜晶体管器件阵列基板结构及其制造方法 | |
JP5564464B2 (ja) | Tft−lcdアレー基板及びその製造方法 | |
US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
US8735888B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
CN101752319B (zh) | 薄膜晶体管液晶显示器阵列基板的制造方法 | |
CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN102148196A (zh) | Tft-lcd阵列基板及其制造方法 | |
US10663820B2 (en) | Display substrate, its manufacturing method, and display device | |
WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
US20110069247A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN101840117A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
CN102629588A (zh) | 阵列基板的制造方法 | |
CN101963727B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
US7808569B2 (en) | Method for manufacturing pixel structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |