CN101093835A - 动态随机存取存储器及沟渠式电容器的制造方法 - Google Patents
动态随机存取存储器及沟渠式电容器的制造方法 Download PDFInfo
- Publication number
- CN101093835A CN101093835A CN200610094592.3A CN200610094592A CN101093835A CN 101093835 A CN101093835 A CN 101093835A CN 200610094592 A CN200610094592 A CN 200610094592A CN 101093835 A CN101093835 A CN 101093835A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- ditching type
- substrate
- type capacitor
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims description 79
- 238000002955 isolation Methods 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003973 irrigation Methods 0.000 description 4
- 230000002262 irrigation Effects 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
一种动态随机存取存储器，包括基底、隔离结构、二个晶体管、二个沟渠式电容器及二个通过栅极。隔离结构设置于基底中，包括第一隔离结构及第二隔离结构，第二隔离结构设置于第一隔离结构上方的基底中，而第二隔离结构的底面低于基底的表面，且第二隔离结构的边界位于第一隔离结构的边界外。晶体管分别配置于隔离结构两侧的基底上。沟渠式电容器分别配置于各个晶体管与隔离结构之间，且部分第二隔离结构位于各个沟渠式电容器中。通过栅极结构完全配置于第二隔离结构上。
Description
技术领域
本发明涉及一种动态随机存取存储器及沟渠式电容器的制造方法，尤其涉及一种能将通过栅极与沟渠式电容器有效隔离的动态随机存取存储器及沟渠式电容器的制造方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是以电容器来储存数据。每一个存储单元(Memory Cell)的数据值即是由其电容器所带的电荷来判读。由于现代存储单元的尺寸很小，为了增加电容器电容值以减少数据误判的机会，并减少存储单元数据的“再补充”(Refresh)频率而增加运作的效率，常见的方法是增加电容器下电极的表面积，藉由电容器表面积的增加来提供足够的储存电容。为了达到电容器的表面积以及存储单元的集成度等需求，沟渠式电容器(Trench Capacitor)成为普遍的选择。
图1所绘示为现有的动态随机存取存储器的剖面图。在图1中，为了提升动态随机存取存储器的集成度，在电路的布局设计会有两个通过栅极102通过沟渠式电容器104上方，并利用隔离结构106将通过栅极102与沟渠式电容器104进行隔离。
然而，现有的隔离结构的隔离效果不佳，常会在通过栅极与沟渠式电容器之间产生大量电流泄漏的问题。此外，由于现有的隔离结构的宽度及表面积较小，在后续形成通过栅极及接触窗时的工艺裕度也相对较小。
发明内容
有鉴于此，本发明的目的是提供一种动态随机存取存储器，能有效地将通过栅极与沟渠式电容器进行隔离。
本发明的再一目的是提供一种沟渠式电容器的制造方法，能提升后续形成通过栅极及接触窗的工艺裕度。
本发明提出一种动态随机存取存储器，包括基底、隔离结构、二个晶体管、二个沟渠式电容器及二个通过栅极。隔离结构设置于基底中，包括第一隔离结构及第二隔离结构，第二隔离结构设置于第一隔离结构上方的基底中，而第二隔离结构的底面低于基底的表面，且第二隔离结构的边界位于第一隔离结构的边界外。晶体管分别配置于隔离结构两侧的基底上。沟渠式电容器分别配置于各个晶体管与隔离结构之间，且部分第二隔离结构位于各个沟渠式电容器中。通过栅极结构完全配置于第二隔离结构上。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，第二隔离结构覆盖相邻两个沟渠式电容器的一部分。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，第二隔离结构完全覆盖相邻两个沟渠式电容器。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，还包括二个接触窗，分别连接至所对应的各个沟渠式电容器。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，各个沟渠式电容器包括上电极、下电极及电容介电层。下电极配置于上电极周缘的基底中。电容介电层配置于上电极与下电极之间。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，电容介电层的材料包括氧化硅/氮化硅/氧化硅。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，第一隔离结构的材料包括氧化硅。
依照本发明的一优选实施例所述，在上述的动态随机存取存储器中，第二隔离结构的材料包括氧化硅。
本发明提出一种沟渠式电容器的制造方法，首先于基底中形成第一隔离结构。接着，于第一隔离结构二侧的基底中分别形成沟渠式电容器。然后，移除部分沟渠式电容器，以形成开口。接下来，形成填满开口的第二隔离结构。
依照本发明的一优选实施例所述，在上述的沟渠式电容器的制造方法中，开口的形成方法，首先于基底上形成图案化掩模层，且图案化掩模层暴露出沟渠式电容器。接着，对所暴露出的沟渠式电容器进行一个蚀刻工艺。然后，移除图案化掩模层。
依照本发明的一优选实施例所述，在上述的沟渠式电容器的制造方法中，所进行的蚀刻工艺例如是各向异性蚀刻工艺。
依照本发明的一优选实施例所述，在上述的沟渠式电容器的制造方法中，第二隔离结构的形成方法，首先于基底上形成绝缘层，且绝缘层填满开口。接着，移除开口以外的绝缘层。
依照本发明的一优选实施例所述，在上述的沟渠式电容器的制造方法中，形成绝缘层的方法例如是化学气相沉积法。
依照本发明的一优选实施例所述，在上述的沟渠式电容器的制造方法中，移除开口以外的绝缘层的方法例如是化学机械抛光法。
由本发明所提出的沟渠式电容器的制造方法中所形成的通过栅极隔离结构，其总厚度、宽度及表面积较大，因此除了可有效隔离两个相邻沟渠式电容器之外，还可以有效地将后续工艺中所形成的通过栅极与沟渠式电容器进行隔离，以避免漏电。此外，由于本发明的动态随机存取存储器中的隔离结构具有较大的宽度及表面积，可以有效地提高在形成通过栅极及接触窗时的工艺裕度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1所绘示为现有的动态随机存取存储器的剖面图；
图2A～图2H所绘示为本发明一实施例的动态随机存取存储器的制造流程剖面图；
图3A～图3G所绘示为本发明另一实施例的动态随机存取存储器的制造流程剖面图。
主要元件符号说明
100、200、300：基底
102、232、232’：通过栅极
104、222、302：沟渠式电容器
106、208、228、228’、304、306、306’、308、308’：隔离结构
202：垫氧化层
204、212：硬掩模层
206：沟渠
210、216、234：介电层
214：深沟渠
218：导体层
220：反转层
224、224’：图案化掩模层
226、226’：开口
230：金属氧化物半导体晶体管
236、236’：接触窗
具体实施方式
图2A～图2H所绘示为本发明一实施例的动态随机存取存储器的制造流程剖面图。
首先，请参照图2A，于基底200上依序形成图案化的垫氧化层202及图案化的硬掩模层204并暴露出部分基底200。基底200例如是硅基底。硬掩模层204的材料例如是氮化硅。接着，再以硬掩模层204为掩模，对基底200进行一个蚀刻工艺，以于基底200中形成沟渠206。对基底200所进行的蚀刻工艺例如是各向异性蚀刻工艺。
然后，请参照图2B，于基底200上形成绝缘材料层(未绘示)并填满沟渠206。接着，再以硬掩模层204作为抛光终止层，对绝缘材料层进行化学机械抛光工艺而形成隔离结构208。隔离结构208的材料例如是氧化硅。接下来，于基底200上依序形成介电层210及硬掩模层212。介电层210的材料例如是氮化硅。介电层210的形成方法例如是化学气相沉积法。硬掩模层212的材料例如是多晶硅。硬掩模层212的形成方法例如是化学气相沉积法。
之后，请参照图2C，对硬掩模层212进行一个图案化工艺，而暴露出部分介电层210。继之，利用硬掩模层212为掩模，于基底200中定义出深沟渠214。于基底200定义出深沟渠214的方法例如是以硬掩模层212为掩模，进行一连串的各向异性蚀刻工艺，依序移除部分介电层210、部分硬掩模层204、部分隔离结构208、部分垫氧化层202及部分基底200。
随后，请参照图2D，移除硬掩模层212及介电层210。接着，于基底200中形成沟渠式电容器222。沟渠式电容器222的形成方法例如是在深沟渠214表面先形成共形的介电层216作为电容介电层，再于沟渠214中填满导体层218作为上电极，而在深沟渠214周围的基底200中的反转层220则作为下电极。介电层216的材料例如是氧化硅/氮化硅/氧化硅。导体层218的材料例如是掺杂多晶硅。
接着，请参照图2E，于基底200上形成图案化掩模层224，且图案化掩模层224暴露出隔离结构208及沟渠式电容器222。图案化掩模层224例如是图案化光致抗蚀剂层。然后，以图案化掩模层224为掩模，对所暴露出的沟渠式电容器222进行蚀刻工艺，以移除部分沟渠式电容器222，而形成开口226。对所暴露出的沟渠式电容器222所进行的蚀刻工艺例如是各向异性蚀刻工艺。此外，在移除部分沟渠式电容器222的工艺中，同时会移除部分的隔离结构208。
然后，请参照图2F，移除图案化掩模层224。接下来，形成填满开口226的隔离结构228。隔离结构228的材料例如是氧化硅。隔离结构228的形成方法例如是先于基底200上形成绝缘层(未绘示)，且绝缘层填满开口226，接着，移除开口226以外的绝缘层而形成的。绝缘层的形成方法例如是化学气相沉积法。移除开口226以外的绝缘层的方法例如是化学机械抛光法。之后，移除硬掩模层204及垫氧化层202，而得到这个实施例中由隔离结构208及隔离结构228所组成的通过栅极隔离结构。
接下来，可以继续进行下列步骤而形成完整的动态随机存取存储器，请参照图2G，于基底200上形成与沟渠式电容器222电性相连接的金属氧化物半导体晶体管230，并于隔离结构228上形成通过栅极232。金属氧化物半导体晶体管230及通过栅极232的形成方法为于此技术领域具有通常知识者所熟知，故于此不再赘述。继之，于基底200形成介电层234。随后，在介电层234中形成连接沟渠式电容器222的接触窗236。
图3A～图3G所绘示为本发明另一实施例的动态随机存取存储器的制造流程剖面图。
图3A～图3D的内容与图2A～图2D的内容相同，于此不再赘述。
接着，请参照图3E，于基底200上形成图案化掩模层224’，且图案化掩模层224’暴露出隔离结构208及沟渠式电容器222。图案化掩模层224’例如是图案化光致抗蚀剂层。然后，以图案化掩模层224’为掩模，对所暴露出的沟渠式电容器222进行蚀刻工艺，以移除部分沟渠式电容器222，而形成开口226’。对所暴露出的沟渠式电容器222所进行的蚀刻工艺例如是各向异性蚀刻工艺。此外，在移除部分沟渠式电容器222的工艺中，同时会移除部分的隔离结构208。
然后，请参照图3F，移除图案化掩模层224’。接下来，形成填满开口226’的隔离结构228’。隔离结构228’的材料例如是氧化硅。隔离结构228’的形成方法例如是先于基底200上形成绝缘层(未绘示)，且绝缘层填满开口226’，接着，移除开口226’以外的绝缘层而形成的。绝缘层的形成方法例如是化学气相沉积法。移除开口226’以外的绝缘层的方法例如是化学机械抛光法。之后，移除硬掩模层204及垫氧化层202，而得到这个实施例中由隔离结构208及隔离结构228’所组成的通过栅极隔离结构。
接下来，可以继续进行下列步骤而形成完整的动态随机存取存储器，请参照图3G，于基底200上形成与沟渠式电容器222电性相连接的金属氧化物半导体晶体管230，并于隔离结构228’上形成通过栅极232’。金属氧化物半导体晶体管230及通过栅极232’的形成方法为于此技术领域具有通常知识者所熟知，故于此不再赘述。继之，于基底200形成介电层234。随后，在介电层234中形成连接沟渠式电容器222的接触窗236’。
请继续参照图3G，在形成通过栅极232’时，可加大相邻两个通过栅极232’之间的距离，而使得接触窗236’可形成于相邻两个通过栅极232’之间。当然，于此技术领域具有通常知识者可轻易得知，在所形成的隔离结构为隔离结构228’时，也可不加大相邻两个通过栅极232’之间的距离，而将接触窗(未绘示)形成于金属氧化物半导体晶体管230与通过栅极232’之间。
请同时参照图2E、图2G、图3E及图3G，隔离结构228’与隔离结构228在结构上的差异，主要是由于所形成的图案化掩模层不同，在形成隔离结构228时所使用的图案化掩模层224只暴露出部分沟渠式电容器222，而在形成隔离结构228’时所使用的图案化掩模层224’暴露出整个沟渠式电容器222。
由于上述实施例中所制造的动态随机存取存储器的通过栅极隔离结构是由隔离结构208及隔离结构228(或228’)所组成，因此除了可有效隔离两个相邻沟渠式电容器222之外，还可以有效地将通过栅极232(或232’)与沟渠式电容器222进行隔离。此外，由于本发明所形成的隔离结构的宽度及表面积增加，可以有效地提高在形成通过栅极232、232’及接触窗236、236’时的工艺裕度。
请参照图2G，本发明的动态随机存取存储器，包括基底200、隔离结构208、隔离结构228、二个晶体管230、二个沟渠式电容器222、二个通过栅极232及二个接触窗236。
隔离结构208设置于基底200中，隔离结构228设置于隔离结构208上方的基底200中，而隔离结构228的底面低于基底200的表面，且隔离结构228的边界位于隔离结构208的边界外。晶体管230分别配置于隔离结构228两侧的基底200上。沟渠式电容器222分别配置于晶体管230与隔离结构228之间，且部分隔离结构228位于沟渠式电容器222中。沟渠式电容器222由作为上电极的导体层218、作为下电极的反转层220及作为电容介电层的介电层216所组成。反转层220配置于导体层218周缘的基底200中。介电层216配置于导体层218与反转层220之间。通过栅极232结构完全配置于隔离结构228上。接触窗236分别连接至所对应的沟渠式电容器222。上述动态随机存取存储器的各组成构件的材料及形成方法，已于前文中详细介绍，故于此不再赘述。
由于本发明所提出的隔离结构是由隔离结构208及隔离结构228(或228’)所组成，因此除了能将相邻两个沟渠式电容器222进行隔离，还可以有效地将于后续工艺中形成于隔离结构228(或228’)上的通过栅极232(或232’)与沟渠式电容器222进行隔离。如此一来，可以避免在通过栅极及沟渠式电容器222之间产生电流泄漏的问题。
综上所述，本发明至少具有下列优点：
1.依照本发明所提出的沟渠式电容器的制造方法可以有效地提升在后续工艺中形成通过栅极及接触窗时的工艺裕度。
2.本发明所提出的动态随机存取存储器，其通过栅极隔离结构可以有效地将于后续工艺中形成于隔离结构上的通过栅极与沟渠式电容器进行隔离。
3.依照本发明所提出的动态随机存取存储器，其通过栅极隔离结构，能避免在通过栅极及沟渠式电容器之间产生电流泄漏的问题。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。
Claims (15)
1.一种动态随机存取存储器，包括：
基底；
隔离结构，设置于该基底中，包括：
第一隔离结构；以及
第二隔离结构，设置于该第一隔离结构上方的该基底中，而该第二隔离结构的底面低于该基底的表面，且该第二隔离结构的边界位于该第一隔离结构的边界外；
二晶体管，分别配置于该隔离结构两侧的该基底上；
二沟渠式电容器，分别配置于各该晶体管与该隔离结构之间，且部分该第二隔离结构位于该些沟渠式电容器中；以及
二通过栅极结构，完全配置于该第二隔离结构上。
2.如权利要求1所述的动态随机存取存储器，其中该第二隔离结构覆盖相邻两个沟渠式电容器的一部分。
3.如权利要求1所述的动态随机存取存储器，其中该第二隔离结构完全覆盖相邻两个沟渠式电容器。
4.如权利要求1所述的动态随机存取存储器，还包括二接触窗，分别连接至所对应的各该沟渠式电容器。
5.如权利要求1所述的动态随机存取存储器，其中各该沟渠式电容器包括：
上电极；
下电极，配置于该上电极周缘的该基底中；以及
电容介电层，配置于该上电极与该下电极之间。
6.如权利要求5所述的动态随机存取存储器，其中该电容介电层的材料包括氧化硅/氮化硅/氧化硅。
7.如权利要求1所述的动态随机存取存储器，其中该第一隔离结构的材料包括氧化硅。
8.如权利要求1所述的动态随机存取存储器，其中该第二隔离结构的材料包括氧化硅。
9.一种沟渠式电容器的制造方法，包括：
于基底中形成第一隔离结构；
于该第一隔离结构两侧的该基底中分别形成沟渠式电容器；
移除部分各该沟渠式电容器，以形成开口；以及
形成填满该开口的第二隔离结构。
10.如权利要求9所述的沟渠式电容器的制造方法，其中该开口的形成方法，包括：
于该基底上形成图案化掩模层，且该图案化掩模层暴露出该些沟渠式电容器；
对所暴露出该些沟渠式电容器进行蚀刻工艺；以及
移除该图案化掩模层。
11.如权利要求10所述的沟渠式电容器的制造方法，其中所进行的该蚀刻工艺包括各向异性蚀刻工艺。
12.如权利要求10所述的沟渠式电容器的制造方法，其中该图案化掩模层包括图案化光致抗蚀剂层。
13.如权利要求9所述的沟渠式电容器的制造方法，其中该第二隔离结构的形成方法，包括：
于该基底上形成绝缘层，且该绝缘层填满该开口；以及
移除该开口以外的该绝缘层。
14.如权利要求13所述的沟渠式电容器的制造方法，其中形成该绝缘层的方法包括化学气相沉积法。
15.如权利要求13所述的沟渠式电容器的制造方法，其中移除该开口以外的该绝缘层的方法包括化学机械抛光法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610094592.3A CN101093835A (zh) | 2006-06-21 | 2006-06-21 | 动态随机存取存储器及沟渠式电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610094592.3A CN101093835A (zh) | 2006-06-21 | 2006-06-21 | 动态随机存取存储器及沟渠式电容器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101093835A true CN101093835A (zh) | 2007-12-26 |
Family
ID=38991967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610094592.3A Pending CN101093835A (zh) | 2006-06-21 | 2006-06-21 | 动态随机存取存储器及沟渠式电容器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101093835A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883533A (zh) * | 2019-05-02 | 2020-11-03 | 力晶积成电子制造股份有限公司 | 存储器结构 |
-
2006
- 2006-06-21 CN CN200610094592.3A patent/CN101093835A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883533A (zh) * | 2019-05-02 | 2020-11-03 | 力晶积成电子制造股份有限公司 | 存储器结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101166268B1 (ko) | Ｄｕａｌ-ＳＴＩ(Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ)의 반도체 장치 및 그 제조 방법 | |
| US8344517B2 (en) | Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same | |
| CN111799261B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| KR100618819B1 (ko) | 오버레이 마진이 개선된 반도체 소자 및 그 제조방법 | |
| TW201316490A (zh) | 半導體裝置及其製造方法 | |
| JP2005079576A (ja) | 半導体装置及びこれの製造方法 | |
| CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| CN105448919A (zh) | 动态随机存取存储器及其制造方法 | |
| US20100117132A1 (en) | Memory device and fabrication method thereof | |
| KR101051593B1 (ko) | 반도체 장치의 제조 방법 | |
| CN103178019A (zh) | 嵌入式闪存的字线的制造方法 | |
| KR101035393B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US6930341B2 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line | |
| US20070269946A1 (en) | Dynamic random access memory and fabrication method thereof | |
| TWI443778B (zh) | 半導體元件的單元接觸和位元線的製作方法 | |
| CN113838849B (zh) | 动态随机存取存储器及其制造方法 | |
| CN101093835A (zh) | 动态随机存取存储器及沟渠式电容器的制造方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| KR20100111468A (ko) | 반도체 소자의 제조방법 | |
| KR100570219B1 (ko) | 반도체 소자의 체인 게이트 라인 및 그 제조 방법 | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| US8685852B2 (en) | Method of forming metal line of semiconductor device | |
| KR20090026620A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20090026619A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100528765B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |