CN101093302A - 半导体装置和电路元件的布局方法 - Google Patents

Abstract

本发明具有多个包括晶体管对的单元。所述多个单元被布置成相等的间距，从而构成单元群。在所述单元群的各相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的单元间距离等于所述晶体管对中一个晶体管和另一个晶体管之间的单元内距离。

Description

半导体装置和电路元件的布局方法

技术领域

本发明涉及带有多个单元的半导体装置，所述单元包括晶体管对并且具有多个输出端子，本发明还涉及电路元件的布局方法。特别地，本发明涉及液晶显示器驱动器。

背景技术

如日本公开专利文档(日本专利申请未决公开No.2006-101108)和日本专利文档(日本专利No.3179424)中所示，在具有多个相同规格单元的半导体装置中通常要求相邻单元间的相对配置精度，而通过对元件进行匹配来提高多个端子的输出特性的技术是已知的。

例如，对于配置液晶驱动器的半导体装置来说，每个单元都配置有运算放大器。通过使多个运算放大器的偏置电压和转换速率相一致，可以降低图片数据的非常规亮度和非常规颜色等，并且获得高的图片质量。

图5中示出了传统的半导体装置A5配置的示例。在图5中，附图标记Q是晶体管，附图标记S、G和D分别是晶体管的源极、栅极和漏极，附图标记Q’是伪元件。在现有技术中，通过将晶体管布置为转向排除异常和屏蔽异常来确保相对的配置精度。

单元C₁到C_n是运算发大器，提供差分放大器电路和电流镜像电路。对这些运算放大器进行配置的晶体管分别两两形成对(以下称为“晶体管对”)，这些晶体管对以相等的间距平行布置。在这种配置中，构成晶体管对的两个晶体管的相对配置精度决定了特性。通过采用这两个晶体管的对称布置，并且使电极层和电触头相一致(相同的长度和相同的金属材料)，可以对称地使晶体管对的特性相一致。每个单元的差分放大器电路和电流镜像电路具有对称的属性，其中通过向两端添加伪元件而使元件的中心成为原点。结果是，从C₁到C_n，相邻单元之间的特性变得彼此相一致。

一般来说，已知基于半导体装置制造的变化包括局部变化和整体条件变化。局部变化是非正常元件，其对应于加工偏差的白噪声。整体条件变化是由于制造时的温度梯度引起的变化元件，并且在整个晶片上显示出平滑移动。

作为针对晶体管局部变化的措施，注意到“阈值电压的变化与晶体管尺寸L和W的乘积的平方的倒数成比例”这一现象(以下称为“倒数比例关系”)，并且决定晶体管中的沟道长度L和沟道宽度W，从而使得晶体管的局部变化不会发生。

作为防止整体条件变化的措施，如非专利文档(J.Bastors，M.Steyert，B.Graindourze，W.Sansen，“Matching of MOS Transistors with Different LayoutStyles”，IEEE International Conference on Microelectronics Test Structures，Vol.9，pp.17-18，March 1996)所示，存在一种方法，该方法采用点对称的晶体管对的布局，例如带有网络布置的公共质心类型和华夫(waffle)类型。根据该方法，由于提高了晶体管对的相对配置精度，因此最小化了整体条件变化的影响。

传统上，通过使用这样的方法，提高了差分放大器电路和电流镜像电路的相对配置精度，并且确保了单元个体的特性。然后，实现对多个单元进行排列的半导体装置，从而使得多个端子的输出特性相一致。

在上述半导体装置A5中，由于其集中于提高单元个体的特性，在每个输出端子的电压为5V的情况下，当其处于该加工偏差的影响下时，其在相邻单元之间变化，例如从单元C₁输出5V，从单元C2输出5.02V以及从单元C3输出4.98V。并且，这样的变化不规则地发生。这是由于在布局安培中多晶硅的密度和距离是不同的，还因为整体条件变化的因素是复杂而巨大的。

那么，在根据单元的特性调查了诸如晶体管变化的每个参数之后，基于上述认识设计和布置每个单元。在这种情况下，除了电路设计的终止阶段以外，难以精确计算单元尺寸。另外，当调整晶体管之间的距离以减小面积的时候，可能导致相对配置精度降低。至于相邻单元之间，例如单元C₁和单元C₂之间、单元C₂和单元C₃之间的相对配置精度，难以避免加工偏差的影响。

因此，可以考虑使得晶体管伪元件之间的距离d₁’和相邻单元的伪元件之间的距离d₃等于晶体管之间的距离d₁。然而，负载效应的影响随着伪元件之间的距离d₃和伪元件的尺寸d₄而不同，并且仍然未能消除变化。当伪元件之间的距离d₃变大时，整体条件变化的影响同样增加，结果是，单元的特性发生变化。

另一方面，也可以考虑共享相邻单元的两个伪元件，从而使得伪元件之间的距离d₃＝0。然而，整体条件变化的影响仍然仅仅由伪元件所在单元接收。

进一步，在伪元件的尺寸与晶体管尺寸相同的情况下，可以期望精度的提高。然而，增加了伪元件所占用的面积，而这些面积需求大约为原始晶体管所需面积的两倍。在这种情况下，单元C₁和单元C_n之间的距离变为两倍，因而扩大了相对配置精度的变化。这意味着当单元数目更多的时候，受到的影响也越大。进一步，由于尺寸的增长，还提高了半导体装置的成本。

发明内容

因此，本发明的主要目的在于提供一种半导体装置，其能够在包括多个单元的半导体装置中，实现多个端子的输出特性的一致性，而不产生面积增加的增长和电路的复杂化，本发明还提供电路元件的布局方法。

为了解决上述问题，根据本发明的半导体装置包括：

多个包括一个晶体管对的单元，其中

所述多个单元被布置成相等的间距，从而构成单元群，和

在所述单元群的各相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的单元间距离等于所述晶体管对中一个晶体管和另一个晶体管之间的单元内距离。

在该配置中，由于在相等间距布置所述多个单元后，单元间距离等于单元内距离，所以使得整体条件变化恒定，这样即使在没有向各单元插入伪元件的情况下也能实现多个端子的输出特性的一致性。

在上述配置中，存在这样的实施例，在位于所述单元群两端的群端部单元的单元排列方向的外侧进一步提供伪晶体管，并且上述伪晶体管被布置成与所述群端部单元中的晶体管相隔所述单元内距离。

进一步，在上述配置中，存在这样的实施例，在位于所述单元群两端的群端部单元的单元排列方向的外侧进一步提供与所述单元具有相同规格的伪单元，并且构成上述伪单元的晶体管被布置成与所述群端部单元中的晶体管对相隔所述单元内距离。

在这些实施例中，由于布置了伪晶体管或者伪单元，可以进一步提高相对配置精度。进一步，由于仅仅在单元群的两端布置所述伪晶体管或者伪单元，而不在各单元内提供伪元件，因此控制了面积的增加。

进一步，在上述配置中，存在这样的实施例，其中所述单元内距离等于所述晶体管对中晶体管的沟道长度或者沟道宽度。根据该实施例，进一步获得下述效果。

也就是说，晶体管的阈值电压的变化近似为与晶体管尺寸W和L乘积的平方的倒数成比例的取值(上述倒数比例关系)。那么，在本实施例中，通过将沟道长度或者沟道宽度固定在所允许阈值电压的变化范围内，并且设置晶体管之间的距离与其相等，可以简单地实现特性的改进和单元尺寸的优化。

进一步，在上述配置中，存在这样的实施例，其中假设所述单元群的总长度为x，构成所述单元群的所述单元的数目为n，构成所述单元的晶体管对的数目为m，所述单元内距离和所述单元间距离为d₁，所述晶体管在总长度x方向上的尺寸为L，则满足以下关系

x＝2·n·m(L+d₁)。    (1)

根据本发明的电路元件布局方法是一种半导体装置中电路元件的布局方法，其中所述半导体装置具有多个包括至少一个晶体管对的单元，所述布局方法包括：

以相等的间距布置所述多个单元，从而构成单元群；

将所述单元群各相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的单元间距离设置为等于所述晶体管对中一个晶体管和另一个晶体管之间的单元内距离；然后

在满足下列关系

x＝2·n·m(L+d₁)    (2)

的条件下对所述单元的结构进行布局，其中假设所述单元群的总长度为x，构成所述单元群的所述单元的数目为n，构成所述单元的晶体管对的数目为m，所述单元内距离和所述单元间距离为d₁，所述晶体管在总长度x方向上的尺寸为L。

在基于上述情形构造的单元群中，加工偏差中的变化较小，并且单元的尺寸也较小。进一步，由于并不是每个单元都需要伪元件，因此在提高相对配置精度的同时控制了面积增长。

根据本发明，在以相等间距布置多个单元之后，单元间距离等于单元内距离。因此，可以使得整体条件变化恒定，并且能够使得多个端子的输出特性变得一致，而不用产生面积的增加和电路的复杂度，也不向各单元插入伪元件。

当本发明具体应用于液晶驱动器的时候，输出特性的均匀性为图像质量的改善做出很大贡献，并且其达到了提高属性和降低成本之间的平衡。装有这种液晶驱动器的液晶显示器具有较小面积(窄的边框)和较低成本。

根据本发明的半导体装置，可以实现多个端子的输出特性的一致，而不会在半导体装置中产生面积的增加和电路的复杂度。具体地，其可以用作诸如液晶显示器驱动器和有机发光显示器驱动器等的半导体装置。

附图说明

如果理解了下面描述的实施例，那么除了本发明目的之外的其他目的也变得清晰，并且它们将清晰地显示在所附的权利要求中。并且，如果实施本发明，本领域技术人员将会理解本说明书中未提到的许多益处。

图1是示出根据本发明第一实施例的半导体装置的示意性配置的平面图；

图2是示出根据本发明第二实施例的半导体装置(带有伪晶体管)的示意性配置的平面图；

图3是示出根据本发明第三实施例的半导体装置(带有伪单元)的示意性配置的平面图；

图4是示出根据本发明第三实施例的半导体装置的示意性配置的平面图；

图5是示出根据传统技术的半导体装置的示意性配置的平面图。

具体实施方式

以下基于附图详细解释根据本发明的半导体装置和电路元件布局方法的实施例。

第一实施例

图1是示出根据本发明第一实施例的半导体装置A1的示意性配置的平面图。在图1中，附图标记C₁到C_n(其中n是不小于2的自然数)是彼此具有相同规格的单元，附图标记F₁到F_n是构成单元的差分放大器电路，附图标记K₁到K_n是构成单元的电流镜像电路。差分放大器电路和电流镜像电路都由包括一对晶体管的晶体管对构造而成。附图标记d₁是晶体管对中的一个晶体管和另一个晶体管之间的距离(其严格来说是从栅极边缘到栅极边缘的距离，以后将其称为“单元内距离”)。

以相同的间距布置多个单元C₁到C_n，从而构成单元群，单元群的相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的距离(以下称为“单元间距离”)d₂等于单元内距离d₁(d₁＝d₂)。

除了差分放大器电路和电流镜像电路需要相似地布置之外，构成电路的晶体管对也类似地需要相对配置精度。并且，可以在差分放大器电路和电流镜像电路的每个单元中设置公共质心类型的布置和华夫类型的布置。

更进一步，可以根据晶体管数目在高度方向进行扩张或收缩，而不用相对于除差分放大器电路和电流镜像电路之外那些不要求相对配置精度的晶体管来改变单元的宽度。在这种情况下，不特别限制晶体管的等距离、晶体管的方向和排列，可以布置得使面积减小。

输出到每个单元C₁到C_n的信号分别由差分放大器电路F₁到F_n和电流镜像电路K₁到K_n处理，并且该信号以n个信号输出。这时，例如，针对液晶驱动器，期望在输出信号的电平相等的时候输出信号的电平也相等。较佳地，不仅信号的输出电压，并且信号的上升时间和下降时间、波形失真、转换速率、相位余量等都是相等的。

根据本实施例，由于单元间距离d₂等于单元内距离d₁(d₁＝d₂)，因此可以实现多个端子输出特性的一致，而不会产生面积的增加和电路的复杂度。

在生产半导体的设备中，当以同一尺寸制造多个MOS晶体管的时候，已知有如下关系：

Aα_0i＝Aα₀+(dα₀/dx)·x_i+(dα₀/dy)·y_i    (3)

Aβ_i＝Aβ+(dβ/dx)·x_i+(dβ/dy)·y_i    (4)

这里，在芯片上设置起始点，并且将起始点处的MOS晶体管的特性假设为Aα₀(阈值电压)和Aβ。进一步，将晶体管的整体条件变化假设为(dα₀/dx，dα₀/dy，dβ/dx，dβ/dy)，并且假设其具有线性的斜率。所关注的晶体管的中心坐标被假设为x_i和y_i，并且平均属性(Aα_0i和Aβ_i)由上述模型方程(3)和(4)给出。“A”表示平均。

在这样的情形下，通过令单元间距离d₂等于单元内距离d₁，而使得整体条件变化恒定。结果是，较之插入伪元件的现有技术例子，整体条件变化可以受到进一步有力的控制。

在如图5所示关注于改善单元个体属性的传统技术的情况下，当受到加工偏差的影响时，相邻单元之间的输出特性不规则地变化，例如从单元C₁输出5V，从单元C2输出5.02V，从单元C3输出4.98V。

另一方面，在如图1所示的本实施例的配置中，由于整个单元群内多晶硅的分布和密度相等，并且以相等的间距布置，因此整体条件变化变为线性近似(即使变化也变为线性)。也就是说，当每个输出端子的电压被调整到5V的时候，由于以从单元C₁输出5V、从单元C2输出5.02V、从单元C3输出4.98V这样的方式保持整体条件变化恒定，因此可以显著减小相邻单元之间输出特性的差异。进一步，可以实现多个端子的输出特性的一致性，而不产生面积的增加和电路的复杂化。当本实施例的技术应用于液晶驱动器的时候，可以提高图片质量。

第二实施例

图2是示出根据本发明第二实施例的半导体装置A2的示意性配置的平面图。在图2中，与第一实施例的图1中相同的附图标记表示相同的部件。在本实施例中，除了图1的配置以外，分别在单元群两端的单元C₁和单元C_n的单元排列方向的外侧布置伪晶体管Q’。伪晶体管Q’所布置的位置与位于单元群边缘的群端部单元C₁和C_n的晶体管Q相隔单元内距离d₁。也就是说，单元间距离d₂在此也等于单元内距离d₁(d₁＝d₂)。由于其他配置与第一实施例类似，因此省略对其的解释。

根据本实施例，由于在单元群的整个长度方向上晶体管的分布密度变得一致，因此可以进一步提高单元的相对配置精度。由于伪晶体管Q’仅仅布置在单元群的两个端部，并且不是在各个单元C₁到C_n中提供，因此控制了面积增加。

第三实施例

图3是示出根据本发明第三实施例的半导体装置A3的示意性配置的平面图。在图3中，与第一实施例的图1中相同的附图标记表示相同的部件。在本实施例中，除了图1的配置以外，分别在位于单元群边缘(两端)的单元C₁和单元C_n的单元排列方向的外侧布置伪单元C’。伪单元C’的尺寸和元件间距与每个单元中规格相同。伪单元C’中的内部晶体管所布置的位置与位于单元群边缘的单元C₁和C_n的晶体管Q相隔单元内距离。也就是说，单元间距离d₂在此也等于单元内距离d₁(d₁＝d₂)。由于其他配置与第一实施例类似，因此省略对其的解释。

根据本实施例，由于在单元群的整个长度方向上晶体管和单元的分布密度变得一致，因此单元的相对配置精度得到进一步提高。由于伪单元C’仅仅布置在单元群的两个端部，并且不是在各个单元C₁到C_n中提供，因此控制了面积增加。

第四实施例

图4是示出根据本发明第四实施例的半导体装置A4的示意性配置的平面图。在图4中，与第一实施例的图1中相同的附图标记表示相同的部件。在本实施例中，对沟道长度L即晶体管尺寸进行配置，从而使其等于单元内距离d₁。

假设单元群的总长度为x，构成单元群的单元数目为n，构成单元的晶体管对数目为m(由于在所示例子中晶体管对为一对，因此m＝1)，单元内距离和单元间距离为d₁＝d₂，并且晶体管尺寸在总长度x方向上为L，则满足以下关系：

x＝2·n·m(L+d₁)    (5)

以下，解释半导体装置A4的电路元件的布局方法。

1)从阈值电压的变化数据选择根据上述倒数比例关系所允许的晶体管尺寸L和W(这里，L是沟道长度，W是沟道宽度)。

2)将晶体管对设置为具有相同的晶体管尺寸L和W，并且单元内距离d₁等于沟道长度L(d₁＝L)。这里，当单元内距离d₁等于沟道长度L的时候，包括在晶体管的最小加工精度的范围ΔL内。

|d₁|＜＝L±ΔL    (6)

3)单元间距离d₂也等于沟道长度L(d₂＝d₁)。对应于m＝1的示意性例子，则变为x＝2·n(L+d₁)。

在根据上述1)到3)的流程完成单元的电路设计之前，单元群的尺寸x可以从晶体管的变化数据确定。在如此配置的单元群中，加工偏差中的变化较小并且单元群的尺寸也较小。

在本实施例中，由于仅仅从阈值电压的变化数据选择单元中根据上述倒数比例关系所允许的晶体管尺寸L和W，因此较之传统技术，增强了用于提高属性和最小化面积的处理的有效性，而在所述传统技术中，除了电路设计的终止阶段以外，难以精确地获得单元尺寸，因为其伴随着对与特性匹配的每个参数所进行的调查。并且，由于伪元件并非对每个单元都是必要的，因此在提高相对配置精度的同时，还控制了面积增长。

当在液晶驱动器中执行本实施例的流程，并且确定了与单元的均匀性相关的标准时，即使在不使用电路设计步骤和布局设计步骤的情况下，也可以确定单元尺寸和液晶驱动器尺寸。如上所述，本实施例可以灵活地并精确地确定单元尺寸，因为其不依赖于电路设计步骤和布局设计步骤。另外，由于加强了单元群的均匀性，并减小了液晶驱动器的面积，因此除了改善属性和降低成本以外，也可以缩短开发时间。进一步，由于仅仅进行用于确定晶体管尺寸L或W的处理，其后的步骤可以不依赖于人工实施。根据本实施例，可以实现多个端子的输出特性的一致，而不产生面积的增加和电路的复杂化。

并且，虽然以上描述与x方向相关，但是该方法无疑也可以应用于y方向。进一步，可以通过既应用于x方向又应用于y方向而进一步提高相对配置精度。并且，虽然上述实施例描述了MOS晶体管，勿庸置疑也可以通过使用双极晶体管、阻抗、电容器和线圈来构成类似的电路。并且，本发明可以在本发明目的的范围内随意地改造和变化，而不限于上述实施例。

虽然详细解释了关于本发明的最优具体示例，但是这些优选实施例的各部分的组合和排列具有多种变化，而不会背离后面所主张的本发明的精神和范围。

Claims (6)

1、一种半导体装置，包括：

多个包括至少一个晶体管对的单元，其中

所述多个单元被布置成相等的间距，从而构成单元群，和

在所述单元群的各相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的单元间距离，等于所述晶体管对中一个晶体管和另一个晶体管之间的单元内距离。

2、根据权利要求1所述的半导体装置，其中

在位于所述单元群两端的群端部单元的单元排列方向的外侧进一步提供伪晶体管，上述伪晶体管被布置成与所述群端部单元中的晶体管相隔所述单元内距离。

3、根据权利要求1所述的半导体装置，其中

在位于所述单元群两端的群端部单元的单元排列方向的外侧进一步提供与所述单元具有相同规格的伪单元，构成上述伪单元的晶体管被布置成与所述群端部单元中的晶体管对相隔所述单元内距离。

4、根据权利要求1所述的半导体装置，其中

所述单元内距离等于所述晶体管对中晶体管的沟道长度或者沟道宽度。

5、根据权利要求1所述的半导体装置，其中

假设所述单元群的总长度为x，构成所述单元群的所述单元的数目为n，构成所述单元的晶体管对的数目为m，所述单元内距离和所述单元间距离为d₁，所述晶体管在总长度x方向上的尺寸为L，

则满足关系x＝2·n·m(L+d₁)。

6、一种半导体装置中电路元件的布局方法，所述半导体装置具有多个包括至少一个晶体管对的单元，所述布局方法包括：

以相等的间距布置所述多个单元，从而构成单元群；

将所述单元群的各相邻单元中一个单元内的晶体管和另一个单元内的晶体管之间的单元间距离设置为等于所述晶体管对中一个晶体管和另一个晶体管之间的单元内距离；然后

在满足关系x＝2·n·m(L+d₁)的条件下对所述单元的结构进行布局，其中假设所述单元群的总长度为x，构成所述单元群的所述单元的数目为n，构成所述单元的晶体管对的数目为m，所述单元内距离和所述单元间距离为d₁，所述晶体管在总长度x方向上的尺寸为L。

Images