CN101090000A - 记忆体与其冗余修复方法 - Google Patents
记忆体与其冗余修复方法 Download PDFInfo
- Publication number
- CN101090000A CN101090000A CN 200610087192 CN200610087192A CN101090000A CN 101090000 A CN101090000 A CN 101090000A CN 200610087192 CN200610087192 CN 200610087192 CN 200610087192 A CN200610087192 A CN 200610087192A CN 101090000 A CN101090000 A CN 101090000A
- Authority
- CN
- China
- Prior art keywords
- mnemon
- unit
- block
- sram
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种记忆体与其冗余修复方法，此记忆体包括第一记忆单元与第二记忆单元。第一记忆单元具有一静态随机存取记忆体单元与一冗余单元，第二记忆单元则耦接至第一记忆单元。其中，若静态随机存取记忆单元包括损毁区块时，决定冗余单元对应于损毁区块的冗余区块，第二记忆单元储存损毁区块的位址与冗余区块的位址。
Description
技术领域
本发明是关于一种记忆体，且特别是关于一种具有冗余修复的静态随机存取记忆体(Static Random Access Memory，简称SRAM)。
背景技术
随着行动通讯装置对于资料储存容量需求上升，对于高容量、高集积度的静态随机存取记忆体的需求也就越高。然而，对一个静态随机存取记忆体(SRAM)而言，只要其中有一个元件区块损坏，则整个记忆体便可能必须废弃。
对于愈高集积度的记忆体元件而言，其制程良率愈不容易提升，如果可以对损坏元件进行个别修补或是取代的话，就可必避免因制程的不确定性而造成良率的大幅下降，进而减少晶片制造的成本。
发明内容
本发明的其中之一目的是在提供一种记忆体，利用一次写入记忆体(one time program memory，简称OTP)储存静态随机存取记忆体(SRAM)中损坏区块的位址与对应的冗余单元的位址，并藉由冗余修复的技术，以大幅提升静态随机存取记忆体(SRAM)的制程良率。
本发明的其中之一目的是在提供一种记忆体冗余修复的方法。利用一次写入记忆体储存静态随机存取记忆体(SRAM)中损坏区块的位址与对应的冗余单元的位址，并藉由冗余修复的技术，以大幅提升静态随机存取记忆体(SRAM)的制程良率。
为达成上述及其他目的，本发明提出一种记忆体，包括第一记忆单元与第二记忆单元，第一记忆单元具有一静态随机存取记忆体单元与一冗余单元。第二记忆单元则耦接至第一记忆单元。其中，若静态随机存取记忆体单元至少包括一损毁区块时，决定冗余单元对应于损毁区块的冗余区块，第二记忆单元储存损毁区块的位址与冗余区块的位址。
为达成上述于其他目的，本发明提出一种记忆体冗余修复的方法，其中记忆体包括第一记忆单元与第二记忆单元，第一记忆单元包括静态随机存取记忆体单元与冗余单元，第二记忆单元耦接至第一记忆单元，该方法包括下列步骤：首先，测试静态随机存取记忆体单元。然后，若静态随机存取记忆体单元包括损毁区块时，决定冗余单元对应于损毁区块的冗余区块。接下来，储存损毁区块的位址与冗余区块的位址。
前述的第一记忆单元在本发明一实施例中，包括一内部读取单元，耦接至静态随机存取记忆体单元与冗余区块，并根据第二记忆体所储存的位址资料，读取第一记忆体中所储存的资料至一显示单元。
前述的第一记忆体在本发明一实施例中，包括一外部读写单元，耦接至静态随机存取记忆体单元与冗余区块，并根据第二记忆体所储存的位址资料，判断至第一记忆体读写资料的位址。
前述的第二记忆单元在本发明一实施例中可为一次写入记忆体。
本发明因采用低面积成本的一次写入记忆体并结合冗余修复技术，在静态随机存取记忆体(SRAM)的应用上，可大幅提高静态随机存取记忆体(SRAM)的制程良率。并且，结合两种读写介面，分别适用于主机端资料的读写与显示端资料的读取介面，使本发明的静态随机存取记忆体(SRAM)更适用行动通讯装置的使用。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为根据本发明一实施例的静态随机存取记忆体的方块图。
图2为根据本发明另一实施例的静态随机存取记忆体冗余修复的方法的流程图。
110、130：记忆单元
120：内建自我测试单元
132：内部读取单元
134：静态随机存取记忆体单元
136：冗余单元
138：外部读写单元
142：写入控制单元
144：读取控制单元
210～240：流程图步骤
具体实施方式
接下来，以一静态随机存取记忆体的实施例说明本发明的技术手段。图1为根据本发明一实施例的静态随机存取记忆体的方块图。静态随机存取记忆体100包括记忆单元110、130以及内建自我测试(build in self test，简称BIST)单元120。记忆单元110在本实施例中其记忆体类型包括一次写入记忆体。记忆单元130尚包括静态随机存取记忆体单元134(以下简称SRAM单元134)、冗余单元136、内部读取单元132、外部读写单元138。其中，冗余单元136亦包括多个静态随机存取记忆体区块，也就是说冗余单元136亦可作为静态随机存取记忆体使用。外部读取单元138则包括写入控制单元142与读取控制单元144。
SRAM单元134与冗余单元136分别耦接于内部读取单元132与外部读取单元138之间，而记忆单元110耦接于内部读取单元132与外部读写单元138之间。内建自我测试单元120则耦接于记忆单元110与记忆单元130之间，负责将记忆单元130中的测试结果储存至记忆单元110中。
上述内建自我测试单元120仅于测试阶段运作，主要是在测试SRAM单元134中是否有毁损的记忆体元件或是损毁区块，并将其位址资料储存于记忆单元110。其中，当SRAM单元134中有毁损的记忆体元件或是损毁区块被检测出来时，则依据上述检测结果，决定冗余单元136中对应于此损毁区块的冗余区块，同时将此一冗余区块的位址资料储存于记忆单元110之中。当检测完成后，内建自我测试单元120会将SRAM单元134中所有损毁区块的位址资料以及对应于这些损毁区块的冗余区块的位址资料储存至记忆单元110。换句话说，即记忆单元110存有SRAM单元134中损毁区块的位址资料与冗余单元136中相对应的位址资料。而对应于个别损毁区块的冗余区块的位址在本实施例中则可由内建自我测试单元120所运算而得。
外部读写单元138负责读写数位资料至SRAM单元134，并根据记忆单元110中的位址资料，决定数位资料的读写位址。外部读写单元138包括写入控制单元142与读取控制单元144，分别负责写入与读取的动作。以储存资料而言，当写入控制单元142欲写入数位资料至SRAM单元134时，则依据记忆单元110中所储存的位址资料，决定数位资料所储存的位址。并以冗余单元136中的冗余区块取代SRAM单元134中的损毁区块，以完成数位资料的储存动作。因此，即使SRAM单元134具有毁损的记忆元件或是损毁区块时，只要配合冗余单元136，SRAM单元134仍然可以正常运作与储存资料。而冗余单元136则用以取代SRAM单元134中的损毁区块，其对应的位址资料则储存于记忆单元110中，以使SRAM单元134可以正常运作。
在读取方面，读取控制单元144根据记忆单元110中所储存的位址资料，至SRAM单元134与冗余单元136中读取所需的资料。而内部读取单元132同样负责资料读取的动作，主要是由SRAM单元134与冗余单元136中读取资料至显示单元(例如液晶面板的驱动电路)。内部读取单元132同样根据记忆单元110中所储存的位址资料，至SRAM单元134与冗余单元136中读取所需的资料。
图2为根据本发明另一实施例的态随机存取记忆体冗余修复的方法的流程图。以下说明请同时参照图1，此静态随机存取记忆体100包括记忆单元110、130，记忆单元130包括静态随机存取记忆体单元134与冗余单元136，静态随机存取记忆体单元134则简称为SRAM记忆单元134，而记忆单元110耦接至记忆单元130，此方法包括下列步骤：
首先，在步骤210中，内建自我测试单元120测试SRAM单元134，并找出其损毁区块所在位址。在步骤220中，依照SRAM单元134中损毁区块的位址，决定冗余单元136相对应的于损毁区块的冗余区块，以取代此损毁区块的功用。接着，在步骤230中，将损毁区块与对应的冗余区块的位址储存于记忆单元110中，记忆单元110在本实施例中可为一次写入记忆体。然后，在步骤240中，记忆单元130中的外部读写单元138与内部读取单元132，根据记忆单元110中所储存的位址资料，至SRAM单元134与冗余单元136中进行资料的读写动作。本方法的其余细节皆以详述于前述图1实施例的说明中，在本技术领域具有通常知识者，经由本发明的揭露应可轻易推知，在此不加累述。
本发明因采用冗余修复技术于静态随机存取记忆体中，并采用低面积成本的一次写入记忆体来储存相关的位址资料，以大幅增加静态随机存取记忆体的制程良率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (11)
1.一种记忆体，其特征在于其包括：
一第一记忆单元，具有一静态随机存取记忆体单元与一冗余单元；以及
一第二记忆单元，耦接至该第一记忆单元；
其中，若该静态随机存取记忆单元至少包括一损毁区块时，决定该冗余单元对应于该损毁区块的一冗余区块，该第二记忆单元储存该损毁区块的位址与该冗余区块的位址。
2.根据权利要求1所述的记忆体，其特征在于其中该第一记忆单元包括一内部读取单元，耦接至该静态随机存取记忆体单元与该冗余单元，并根据该第二记忆单元所储存的位址资料，读取该第一记忆单元中所储存的资料至一显示单元。
3.根据权利要求1所述的记忆体，其特征在于其中该第一记忆单元包括一外部读写单元，耦接至该静态随机存取记忆体单元与该冗余单元，并根据该第二记忆单元所储存的位址资料，判断至该第一记忆单元读写资料的位址。
4.根据权利要求1所述的记忆体，其特征在于其中该第二记忆单元包括一次写入记忆体。
5.根据权利要求1所述的记忆体，其特征在于其更包括一内建自我测试单元，用以测试该静态随机存取记忆体单元中的该损毁区块的位址。
6.一种记忆体冗余修复的方法，其特征在于该记忆体包括一第一记忆单元与一第二记忆单元，该第一记忆单元包括一静态随机存取记忆体单元与一冗余单元，该第二记忆单元耦接至该第一记忆单元，该方法包括下列步骤：
测试该静态随机存取记忆体单元；
若该静态随机存取记忆体单元至少包括一损毁区块时，决定该冗余单元对应于该损毁区块的一冗余区块；以及
储存该损毁区块的位址与该冗余区块的位址。
7.根据权利要求6所述的记忆体冗余修复的方法，其特征在于其中在测试步骤中，包括以一内建自我测试单元来测试该静态随机存取记忆体单元。
8.根据权利要求6所述的记忆体冗余修复的方法，其特征在于其中在储存该损毁区块的位址与该冗余区块的位址的步骤中，使用该第二记忆单元储存该损毁区块的位址与该冗余区块的位址。
9.根据权利要求8所述的记忆体冗余修复的方法，其特征在于其中该第二记忆单元包括一次写入记忆体。
10.根据权利要求6所述的记忆体冗余修复的方法，其特征在于其中该第一记忆单元包括一内部读取单元，耦接至该静态随机存取记忆体单元与该冗余单元，并根据该第二记忆单元所储存的位址资料，读取该第一记忆单元中所储存的资料至一显示单元。
11.根据权利要求6所述的记忆体冗余修复的方法，其特征在于其中该第一记忆单元包括一外部读写单元，耦接至该该静态随机存取记忆体单元与该冗余单元，并根据该第二记忆单元所储存的位址资料，判断至该第一记忆单元读写资料的位址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610087192 CN101090000A (zh) | 2006-06-15 | 2006-06-15 | 记忆体与其冗余修复方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610087192 CN101090000A (zh) | 2006-06-15 | 2006-06-15 | 记忆体与其冗余修复方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101090000A true CN101090000A (zh) | 2007-12-19 |
Family
ID=38943298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610087192 Pending CN101090000A (zh) | 2006-06-15 | 2006-06-15 | 记忆体与其冗余修复方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101090000A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8144534B2 (en) | 2009-08-25 | 2012-03-27 | Micron Technology, Inc. | Methods and memory devices for repairing memory cells |
| CN103310851A (zh) * | 2013-06-13 | 2013-09-18 | 苏州国芯科技有限公司 | 一种用于dtmb解调芯片的自修复sram控制器设计 |
-
2006
- 2006-06-15 CN CN 200610087192 patent/CN101090000A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8144534B2 (en) | 2009-08-25 | 2012-03-27 | Micron Technology, Inc. | Methods and memory devices for repairing memory cells |
| US8509016B2 (en) | 2009-08-25 | 2013-08-13 | Micron Technology, Inc. | Methods and memory devices for repairing memory cells |
| CN103310851A (zh) * | 2013-06-13 | 2013-09-18 | 苏州国芯科技有限公司 | 一种用于dtmb解调芯片的自修复sram控制器设计 |
| CN103310851B (zh) * | 2013-06-13 | 2016-08-10 | 苏州国芯科技有限公司 | 一种用于dtmb解调芯片的自修复sram控制器设计 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102592680B (zh) | 一种存储芯片的修复装置和方法 | |
| US8509014B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
| US20180158535A1 (en) | Storage device including repairable volatile memory and method of operating the same | |
| US9177668B2 (en) | Method and apparatus for bit cell repair | |
| US8208325B2 (en) | Semiconductor device, semiconductor package and memory repair method | |
| US20130232384A1 (en) | Method and system for iteratively testing and repairing an array of memory cells | |
| US20090144583A1 (en) | Memory Circuit | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| US8432758B2 (en) | Device and method for storing error information of memory | |
| JP2010108585A (ja) | 半導体記憶装置 | |
| JP2003272399A (ja) | 半導体メモリの検査、欠陥救済方法、及び半導体メモリ | |
| US20060253764A1 (en) | Computer system and method for redundancy repair of memories installed in computer system | |
| CN112667445A (zh) | 封装后的内存修复方法及装置、存储介质、电子设备 | |
| CN114530189A (zh) | 芯片的修复方法、修复装置、芯片 | |
| US20070283084A1 (en) | Memory and redundancy repair method thereof | |
| US9773571B2 (en) | Memory repair redundancy with array cache redundancy | |
| US20120269018A1 (en) | Memory system having memory and memory controller and operation method thereof | |
| US7626874B1 (en) | Method and apparatus for testing a memory device with a redundant self repair feature | |
| CN101090000A (zh) | 记忆体与其冗余修复方法 | |
| US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
| JPH1117098A (ja) | メモリモジュール | |
| US9824780B2 (en) | Memory device with redundant IO circuit | |
| CN104575605A (zh) | 存储器装置及使用非易失性存储器对系统进行开机的方法 | |
| CN112908401B (zh) | 内存修复电路、内存模块及内存修复方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20071219 |