JP2003272399A - 半導体メモリの検査、欠陥救済方法、及び半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】 半導体メモリの欠陥等を簡単且つ確実に検査
し救済する。 【解決手段】 メモリ部２として、複数のメモリ素子の
配列１−１と、アドレス選択回路３と、通常のデータ、
もしくは検査データを書き込むか、又は読み出しのため
に駆動するデータ書き込み部５、及びメモリ素子の記憶
データの読み出し値の肯定と否定を表すべき出力を発生
するデータ読み出し部６とからなるデータ選択回路４を
含み、記憶制御部７として、データ及び制御情報の入出
力、計算、記憶又は制御を行う計算手段７−１と、半導
体メモリの固有の履歴を保持し検出された欠陥もしくは
故障を登録し、そのメモリ素子のアドレス単位、又はデ
ータ選択経路の単位で、登録された代替用アドレス、又
はデータ選択経路にマッピングするのに用いる不揮発性
の欠陥及び故障救済テーブル７−２と、データ、制御又
は検査の情報、又は処理手順を記憶する制御記憶手段７
−３とを含んだもの、からなっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体メモリの技術
分野に属し、メモリの欠陥もしくは故障を検査し救済す
るのに、メモリ素子の記憶メカニズム自体の誤動作又は
故障と、読み出し手段の誤動作又は故障とを区別して検
出し、且つそれらの故障が生じた記憶個所、又は読み出
し経路を登録、又は更新して、新しい所にマッピングし
て救済する半導体メモリに関するものである。

【０００２】

【従来の技術】従来の半導体メモリは集積回路に共通し
た課題として大規模になるにしたがって欠陥の発生率が
高く、検査に要する時間が長くなり、又は検査装置が大
規模になることから効率よく短時間で行える検査方法、
及び検査用付加回路が必要となり、しかもその付加回路
が小さくて済む検査方法と、検出された欠陥の救済が容
易且つ少資源で行えるような救済方法が重要となってき
た。

【０００３】その結果として、大容量の半導体メモリを
実現するのに望まれることは、（１）検査容易な構成、
（２）高速で簡単な検査方法、（３）小さい検査用付加
回路、および少ない資源で救済、の要件を満たしている
ことが重要となる。

【０００４】従来の半導体メモリの検査方法は外部から
ランダムなデータを与え、そのすべての組み合わせによ
り検査を行っていたが、外部からすべてのパターンを与
え、読み書きし、その結果を解析するのには大規模な検
査装置と長時間の検査が必要であった。

【０００５】現在の大容量の大規模半導体メモリの主な
検査方法は、（ａ）簡単な静的検査方法と、（ｂ）厳密
な動的検査方法と、があり、これらを組み合わせて、ま
ずは（ａ）最初の簡単な選別方法として、静的に
「“１”を書き込んだが、誤って“０”が読み出され
た」こと、又は、「“０”を書き込んだが、誤って
“１”が読み出された」ことをもって異常とする検査結
果の評価より救済可能なものは救済し、次に（ｂ）最初
の検査・救済で良となったものについて厳密に検査して
選別し、救済可能なものは救済し、その結果すべてが検
査されて選別される。

【０００６】このように最近の大規模半導体メモリは前
記の簡単な検査とその検査に必要な最小限の検査用付加
回路を搭載しているのが普通で、一般にビルトイン・セ
ルフテスト（Built-in Self-test）と呼ばれ、この技術
は、例えば、United States Patent No. 5,999,464 :
“SEMICONDUCTOR MEMORY DEVICE AND METHOD OF CHECKI
NG SAME FOR DEFECT”において開示されている。

【０００７】この、最初に半導体メモリを選別する簡単
な検査において必要な条件は、（ｉ） 検査容易な構成
と、（ｉｉ）簡単な検査方法と、が揃っていることであ
る。一般に半導体メモリの検査容易な構成とは、そのメ
モリが通常のメモリとして働く通常モードと、検査をす
る検査モードを有する場合において、検査モードは更
に、基本的な自己検査と外部からの検査があることに留
意し、いずれも、より早くきめ細かに検査するにはこれ
らの検査に適した検査回路、又は検査の補助をする検査
用付加回路を集積回路上に搭載する必要がある。また、
自己検査の特徴として集積回路上で独立に分散して、短
時間に行うことが可能であって、半導体メモリを大量に
並列、分散して検査できるという利点がある。

【０００８】一般に、故障検査は集積回路のあらゆる動
作を検査するデータとアドレスを外部から与え、又は、
内部で自己生成し、書き込み、読み出し動作に伴う故障
を検出し、主に集積回路上で行う簡単な検査は、検査し
て欠陥もしくは故障が検出されるとその場所で停止し、
欠陥もしくは故障の発生したアドレス、又は、データの
選択経路を通知し、一方、データに欠陥、又は、故障が
検出されなかったら次のアドレスを設定してこの一連の
検査を繰り返す、というシーケンシャルな方法と、すべ
ての検査データをまとめて書き込み、その後、これらす
べてを読み出し欠陥もしくは故障が検出された個所を収
集・処理してアドレスや選択経路を単位として救済す
る、というバッチ的な方法とがある。

【０００９】また、従来の半導体メモリの欠陥救済方法
は欠陥個所、又はその個所を含むアドレス、又はデータ
の選択経路をヒューズや電子的手段、又は機械的手段で
切断して予備に準備したところに繋ぎ変えるもので、更
に他の方法としては、たとえば ・EEPROM、PROM、フラッシュメモリによる電気的切断、 ・レーザ加工による切断、 がある。

【００１０】また、従来の半導体メモリの欠陥救済を考
慮した構造においても、上記の救済方法で最適に救済す
るがために、欠陥個所の切り替えや配置に工夫がなされ
ていて、欠陥個所を切り離した後、予備の場所に接続す
る。また、回路的な切り替え接続の方法としては、例え
ば、M.Yamada, etc:“A system LSI memory redundancy
technique using an ie-Flash (inverse-gate-electrod
e flash) programming circuit ”, Symp. On VLSI C
ircuits, pp.71-72, June 2001.のようにアドレスを２
番地、又は、データ線を２本のデータ線の選択経路にわ
たって配線し、欠陥が生じるとフラッシュメモリを使っ
て、そこを境に隣に切り替え、ずらして行く方法などが
ある。

【００１１】また、一般に、集積回路は外部に信号を取
り出すと内部で処理するのに比べ、消費電力が増えて動
作速度が遅くなることから数倍から数十倍の損失とな
り、内部で処理できるものは内部で処理した方が良く、
検査においても同様で、最初に半導体メモリを選別する
検査方法は検査回路を内臓した単純で効率の良い検査方
法が広く用いられ、そのため搭載された検査用回路の少
々の付加は大容量メモリにとっては無視できるものであ
る。

【００１２】また、従来の半導体メモリは書き込まれた
データが書き込まれた値で読み出されるように作られて
いたが、近年、United States Patent No. US 6,205,04
7: “DATA MEMORY DEVICE HAVING AN EXCLUSIVE-OR FU
NCTION AND METHOD OF READINGDATA THEREFROM ”によ
り、一致検索のための検索データで制御して、記憶を肯
定的、又は、否定的に読み出しすることにより、排他的
論理和演算をして記憶内容読み出す方法が発明され、記
憶内容が検査データと比較して一致していなければ、そ
れを検出できるようになった。

【００１３】

【発明が解決しようとする課題】しかし、現在の主な故
障検査の方法では、すべての故障の検出が可能なテスト
パターンとそれを記憶し読み出した結果とを比較する総
当りの方法が使われていて、これにはメモリ素子数をＮ
とするとＯ（Ｎ² ）回、すなわち、指数回にわたる検査
が必要であるため、大容量のメモリではこのすべての組
み合わせによる読み書き検査を短時間、又は少ない検査
回数で如何にして行うかが課題となっている。

【００１４】従って、最初に製品を選別する簡単な検査
項目は故障により論理関数の変数が常に１に固定されて
しまう１縮退故障、又は０に固定されてしまう０縮退故
障の検査に限っておこなう。

【００１５】また、その検査方法は半導体メモリ上に検
査用付加回路を設けて、高速に検査する方法と検査を短
時間で、又は少ない比較回数で選別する効率の良い方法
とにより行なう。

【００１６】なお、厳密な検査は本発明では行わない
が、必要に応じて本発明による最小限の付加回路を搭載
した半導体メモリを、外部の検査装置と連動させて厳密
に仕様と比較して検査することも可能である。

【００１７】すなわち、本発明は、最初に半導体メモリ
を選別する簡単な検査について、（１）可能な限り内部
で検査する、（２）検査用付加回路の少ない構成をと
る、（３）特別な予備のメモリ素子を設けない、（４）
少ない資源で欠陥及び故障を救済すること、を目標にし
て、検査内容を１縮退故障、０縮退故障の簡単な検査に
限り、望ましくはそれらの故障が読み出し系の誤読とは
区別されるように、半導体メモリに検査用付加回路を搭
載し検査時間を短縮するとともに、検査用付加回路自身
を少ない素子で構成し、例えば、少ない比較回数や小さ
な比較回路で検査し、且つ少ない資源で救済するメモリ
の構成、検査方法、救済方法を提供することを目的とす
る。

【００１８】

【課題を解決するための手段】大規模集積回路技術で大
容量の半導体メモリの実現を可能にするには、（Ｉ）大
規模化に伴って指数的に発生する欠陥もしくは故障の救
済と、（ＩＩ）使用目的に適したメモリ構成と、が必要
で、かつ、これらの機能を備えていることが重要にな
り、半導体メモリの大規模化に当たっては、その規模に
応じて指数的に発生する欠陥もしくは故障を効率よく検
査し救済することを念頭に、ＯＳを含めたシステム・ア
ーキテクチャーとそれらの構成要素に相互に関係した半
導体メモリを構成することと、その環境下での検査容易
性、及び、救済容易性を実現することが不可欠である。

【００１９】本発明の関心は、前記のように半導体メモ
リが他の装置やシステムと整合性のある構成、かつ、大
規模化するのに不可欠な欠陥もしくは故障の検査、救済
を可能にする構成、また、その検査方法、検査用付加回
路、および救済方法にあり、容易に救済して大規模かつ
大容量の半導体メモリを実現することにある。

【００２０】請求項１の半導体メモリの検査方法による
と、半導体メモリの欠陥もしくは故障を検査するのに、
単数又は複数のアドレスを、前記半導体メモリを構成す
る単数、又は複数のメモリ素子に外部から与え、又は内
部で発生させ、更にそのアドレスに対応するメモリ素子
に外部から与え、又は内部で発生させた論理値“１”も
しくは“０”、又はそれら論理値の任意の組み合わせか
ら成るパターンの検査データを書き込み、その書きこま
れたデータを読み出し、検査データと比較して、両者の
一致、又は不一致のいずれかの状態をもって０縮退故
障、又は1 縮退故障を検出することを特徴としている。

【００２１】一般にメモリはデータを電荷や磁気の物理
量にして記憶し、その記憶のための書き込み、及び読み
出しの操作ができるものであって、通常、書き込んだデ
ータに対して読み出したデータを同じ値に再現できるも
ので、表１のように“０”を書き込んで“０”を記憶保
持し、そのまま“０”を記憶内容として読み出すか、又
は、“１”を書き込んで“１”を記憶保持し、そのまま
“１”を記憶内容として読み出すものである。

【００２２】

【表１】

【００２３】また、もう一つの動作として、表２のよう
に“０”を書き込んで“０”を記憶保持し、記憶内容と
しては“１”を読み出すか、又は“１”を書き込み、
“１”を記憶保持し、記憶内容としては“０”を読み出
すものである。

【００２４】

【表２】

【００２５】このメモリの故障検査で、まず表１のメモ
リ素子が正しく働いていることを調べるのには静的に
「“０”を記憶させて、それを読み出したところ“１”
に変わっていた」か、又は「“１”を記憶させて、それ
を読み出したところ“０”に変わっていた」場合に欠陥
又は故障と判断される。一方、表２は「“１”を記憶さ
せて、それを否定的に読み出したにも係わらず“１”の
ままであった」か、又は「“０”を記憶させて、それを
否定的に読み出したにも係わらず“０”のままであっ
た」というデータ異常が検出されたとき、欠陥、又は故
障と判定される。

【００２６】一般に故障の検査は静的、又は、動的に準
備された検査データをアドレスを順次増加、又は、減少
させて書き込み、読み出し、検査して、故障が検出され
て中断されるか、又は終了するまで、この一連の動作を
繰り返して行う。

【００２７】この故障検出には、前述のとおり、書き込
んだ検査データと記憶したデータを読み出した結果とを
比べることが必要で、一般には比較器を設けて行うが、
本発明は効率的に行うため表３のように検査データを基
準に肯定的、又は、否定的な読み出しにより行う。（以
後、論理の否定を“¬”を付けて表す。）

【００２８】

【表３】

【００２９】また、外部から観測できる故障の検出には
データ読み出し系の故障も含まれ、このような読み出し
系故障を検出するために、読み出し手段のセンスアンプ
の交差結合型アンプは肯定と否定の一対のトランジスタ
で構成される。これらのトランジスタの故障は一対のセ
ンスアンプ出力の¬EXOR、又は、AND(１，１) ＋NOR
(０, ０) で検出される。

【００３０】また、その表３のメモリ素子の故障とデー
タ読み出し系（ダミー素子も含めた）の故障の分離は故
障を検出した後、それらを分析することで可能で、メモ
リ素子の故障が原因となるものは故障が個別メモリ素子
の故障に限定され、一方、データ読み出し系（ダミー素
子も含めた）の故障が原因となるものはデータ線の全て
に及ぶものになる。

【００３１】これら前記で示した簡単な故障検査におい
て、不良と判定されたものについて欠陥、又は、故障の
数や救済個所が所定の範囲内であれば、それらを登録し
てその欠陥もしくは故障を含む個所や領域をアドレス、
又はデータ選択経路の単位で救済する。

【００３２】一方、厳密には欠陥もしくは故障を含む回
路の動作は余裕がなく不安定であることから、このよう
な回路は動的な電圧、電流、記憶時間や各種の項目が所
定の条件を満たしていないという過渡的な動作状態で欠
陥もしくは故障による不良と判定されやすく、これら複
雑な故障は、例えば、トランジスタやコンデンサの劣
化、種々のノイズや電源変動、及び動作温度の余裕がな
くなっていることにより起こるのが普通である。

【００３３】これらの故障検査および欠陥救済の手順に
は、一般に、簡単な検査で良となったものを厳密に検査
して欠陥もしくは故障が検出されるとそれを救済する方
法と、簡単な検査で不良となったもので、欠陥もしくは
故障の数、又は個所が少ないものについては厳密な検査
により救済するという方法がある。

【００３４】前者（簡単な検査で良と判定されたものに
ついて、厳密な検査を行って検出されたもの）による欠
陥若しくは故障の数、又は救済個所が所定の範囲内であ
れば、欠陥及び故障救済テーブルに登録、又は更新して
救済する。

【００３５】一方、製造の歩留まりが良好なプロセスで
は簡単な検査で良となるものが多く、その場合は後者の
方法により、簡単な検査で選別し、少ない数、又は、少
ない個所が不良となったものを厳密に検査して救済する
こととする。

【００３６】請求項２の半導体メモリの検査方法による
と、半導体メモリの欠陥もしくは故障を検査するのに、
前記書き込まれたデータを読み出す手段が、正常動作時
においては、その読出値の肯定と否定とからなる一対の
相補性出力を発生するように構成されたものであり、そ
の一対の相補性出力が一致していることを検出したと
き、データ読み出し手段の欠陥もしくは故障があると判
定することを特徴としている。

【００３７】半導体メモリの動作を外部から観測して得
られる限られた情報で検査するのに、その情報は全てデ
ータ読み出し手段のセンスアンプの出力に集約されて現
れることから、半導体メモリの検査にあたっては、デー
タ読み出し手段のセンスアンプの動作を観測することも
重要であり、メモリ素子の読み出し検査だけでは検出で
きないセンスアンプ自体（一対のトランジスタ）の故障
を検査項目に加えておくことが重要である。

【００３８】請求項３の半導体メモリの欠陥もしくは故
障の救済方法によると、半導体メモリの欠陥もしくは故
障を救済するのに、固有の履歴を保持する不揮発性の欠
陥及び故障の救済テーブルを設けて、単数、又は複数の
欠陥もしくは故障の個所、又は領域を、メモリ素子が選
択できるアドレスの単位、又はデータ選択経路の単位
で、登録、又は更新し、それらを登録、又は更新された
他の正常なアドレス、又はデータ選択経路にマッピング
して救済することを特徴としている。

【００３９】従来、一般に半導体メモリの欠陥もしくは
故障を救済するには、欠陥もしくは故障を含む個所をヒ
ューズ、電気的手段、又は機械的手段で切り離し、救済
のために設けた予備の領域を同様の手段で接続してアド
レス、又はデータ選択経路を単位として設定し、救済し
てきた。

【００４０】本発明はこれを欠陥及び故障救済テーブル
を用いてマッピングして解決し、欠陥、又は故障が検出
された個所、又は領域を登録もしくは更新し、又は欠陥
もしくは故障が検出された個所を含むアドレス、又はデ
ータ選択経路を単位として登録、又は更新して、指定さ
れたアドレス、又はデータ選択経路を予め登録した欠陥
もしくは故障を含むアドレス、又はデータ選択経路と照
合して、登録されていればマッピングして欠陥もしくは
故障の個所が記憶に使われないようにする。

【００４１】請求項４の欠陥、又は故障の救済方法によ
ると、半導体メモリの欠陥もしくは故障を救済するの
に、各メモリ素子に対する選択形態を「書き込み」、
「読み出し」、及び「非選択」の３つの形態に分けて、
単数又は複数の欠陥もしくは故障のメモリ素子が選択さ
れないようにしたことを特徴としている。

【００４２】メモリ素子の選択は読み出し動作と書き込
み動作で選択されることから、選択形態を「書き込
み」、「読み出し」の他に、「非選択」という形態を設
け、欠陥、又は故障が発生した個所を選択しようとして
も「非選択」として、それらが記憶に使われず、他の個
所が振り替えられ、救済するようにしている。

【００４３】請求項５の半導体メモリによると、 A.メモリ部を構成するものであって、(a) 複数のメモリ
素子からなるメモリ素子配列と、(b) 単数、又は複数
の、外部から与えられた通常のアドレス、又は外部供給
もしくは内部発生による検査用アドレスにより前記のメ
モリ素子を選択するアドレス選択手段と、(c) 単数もし
くは複数の、外部から与えられた通常データ、又は外部
供給もしくは内部発生による検査データを書き込むか、
又は読み出しのために駆動するデータ書き込み手段、及
び前記のメモリ素子の記憶データを正論理、又は負論理
で読み出し、更に前記の読み出し値の肯定と否定からな
る一対の相補性出力を発生するための相補性出力部を備
えたデータ読み出し手段とからなるデータ選択手段、の
三要素を含んだものと、 B.記憶制御部を構成するものであって、(d) データ及び
制御の情報の入出力、計算、記憶又は制御を行うことが
可能な計算手段と、(e) 半導体メモリの固有の履歴を保
持し、検査結果に基づき単数、又は複数の欠陥もしくは
故障をメモリ素子が選択できるアドレスの単位、又はデ
ータ選択経路の単位で、それらの単位と、その代わりと
なるアドレス、又はデータ選択経路とを登録、又は更新
し、且つマッピングのために参照される不揮発性の欠陥
及び故障救済テーブルと、(f) データ、又は、制御や検
査の情報、又は、それらの処理手順を記憶する制御記憶
手段、とを含んでなるものとを備え、 C.前記メモリ素子配列を、外部、又は内部で発生させた
単数、又は複数の検査用アドレスで指定するとともに、
外部、又は内部で発生させた検査データを書き込み、且
つ読み出して、元の検査データと比較して検査すること
により、単数、又は複数のメモリ素子とデータ読み出し
手段に関係する欠陥もしくは故障を発見し、内部、又は
外部の計算手段で処理することにより、欠陥もしくは故
障を含むアドレスの単位、又はデータ選択経路の単位
で、それらの数を全体として最小化して欠陥及び故障救
済テーブルに登録、又は更新し、それら欠陥もしくは故
障の個所、又は領域を、代わりとなる個所、又は領域に
マッピングして救済することを特徴としている。

【００４４】半導体メモリの動作には ・通常の動作モードと ・検査の動作モード の２つの動作モードがある。

【００４５】通常の動作モードは常套的に外部の機器と
通信して、データを書き込み、記憶、読み出しの動作を
するものであるが、検査の動作モードは検査と救済の動
作を含むものである。この検査モードにおいては、外
部、又は内部で発生させたアドレスと検査データにより
書き込み、記憶、及び読み出しを行って、読み出し値を
検査期待値（検査データ）と比較して検査し、結果を解
析して最も少ない資源で救済できるように処理して救済
する。

【００４６】通常の動作モードの書き込みは外部から与
えられた書き込み命令の通信手順に従って計算手段の制
御の下で外部から与えられた単数、又は複数のアドレス
及びデータを、一時、制御記憶手段に蓄えて仮の書き込
みを完了し、その通知をした後、所定の時間内に欠陥及
び故障救済テーブルを参照して実際に書き込むアドレ
ス、又は、データ選択経路に変換して書き込むか、又
は、直ちに前記の変換をして書き込みを完了し通知す
る。

【００４７】通常の動作モードの読み出しは外部の機器
から与えられた読み出し命令に従って単数、又は、複数
のアドレスを欠陥及び故障救済テーブルを参照して実際
に読み出すアドレス、又は、データ選択経路に変換して
読み出し、一時、制御記憶手段に蓄えて、データをブロ
ック化して読み出すか、又は直ちに前記の変換をして読
み出す。この読み出し、及び上記の書き込みにおける一
時的な制御記憶手段への蓄積は、書き込みと読み出しと
の時間的な非対称性を制御し緩和するものである。

【００４８】検査モードは検査データを書き込み、記憶
及び読み出して検査データと比較し、欠陥もしくは故障
を検出して外部に伝えるか、又はその故障を解析して救
済することを目的とし、外部の機器から与えられた検査
命令に従って、計算手段の制御の下に直接に検査用アド
レス発生手段でアドレスを発生し、且つ検査用データ発
生手段で検査データを用意して書き込むか、又は欠陥及
び故障救済テーブルを参照してすでに検出されている個
所を除き、同様にして用意した検査データを書き込み、
且つ記憶させて、記憶された内容を読み出すことにより
検査データと記憶内容を比較して一致、又は不一致を検
出し、更に読み出し手段の肯定と否定の一対の相補性出
力の一致、不一致を検出してメモリ素子及び読み出し手
段の欠陥及び故障を検出する。

【００４９】検査モードの救済は計算手段において、検
査により検出された欠陥及び故障個所の分布からメモリ
素子および読み出し手段の欠陥及び故障を解析し、アド
レス単位、又は、データ選択経路単位での救済を組み合
わせて最も少ない資源で救済できるように処理し、欠陥
救済テーブルに登録、又は、更新して救済する。

【００５０】近年、大規模半導体メモリを実現するの
に、計算機やそのＯＳ、又はソフトウェアに適した構成
とするには、多くのメモリ素子を一つの集積回路上に詰
め込むだけではなく、（１）外部との通信方法の確立、
（２）読み書きの単位の設定、（３）欠陥の製造過程で
の救済、（４）通常使用での故障の救済、ができる計算
可能な記憶制御手段が必要になり、また、それらの手段
を組み込むことはメモリの大容量化に伴ってそれらが記
憶容量に占める面積を大きくし、メモリ制御動作による
オーバーヘッドも増えることになる。しかし、そのよう
な記憶容量の多少の減殺、及びオーバーヘッドの増大を
考慮しても、それらの手段を組み込まないことによる大
規模化、又は、量産化技術の壁の方が遥かに大きな障害
となることが認識されるようになった。

【００５１】請求項６の半導体メモリによると、請求項
５に記載した半導体メモリにおいて、データ読み出し手
段から得られた肯定と否定の一対の出力が一致したこと
をもって、データ読み出し手段の故障を検出することを
特徴としている。

【００５２】データ読み出し手段を構成する交差結合型
のセンスアンプは肯定と否定の相補的出力を発生する一
対のトランジスタからなる電圧ラッチ型フリップフロッ
プ構造をしていて、その増幅動作は必ず片方がＯＮなら
他方がＯＦＦで安定することから、両方共にＯＮ、又は
ＯＦＦとなる場合にはセンスアンプ自体が故障であるこ
とを意味し、従ってデータの記憶メカニズムの故障検査
以外に、この条件を検出しておく必要がある。

【００５３】これらをまとめると表４のようになり、全
ての故障をデータ読み出し手段の肯定と否定の一対のセ
ンスアンプ出力から検出できる。

【００５４】

【表４】

【００５５】また、このメモリのデータ読み出し方法
は、データ読み出し手段のセンスアンプが多値のメモリ
素子の読み出しにも適用できることを考慮すれば、その
適用範囲が広くなることは明らかである。

【００５６】半導体メモリの欠陥、又は故障は初期不良
と経年不良があり、使用している間にも故障は発生す
る。一般に、製造過程で検出された欠陥、又は故障につ
いては救済されるが、通常の使用過程で発生するもの
は、救済困難とされている。しかしながら、欠陥、又は
使用過程での故障発生の頻度が高い場合、例えば、高温
や放射線に曝される宇宙航空機器や、高温と低温の熱サ
イクルを繰り返す環境での使用においては常に故障が発
生する危険があるため、このような場合には欠陥もしく
は故障を登録、又は更新して柔軟に救済する必要があ
る。

【００５７】この救済を可能にする欠陥及び故障救済テ
ーブルは半導体メモリの固有の履歴と欠陥もしくは故障
の救済情報が記憶され、単純に不揮発性であるか、もし
くは非破壊で不揮発性のメモリ、又は事前にバックアッ
プした情報を書き込んで使うメモリが用いられていて、
欠陥もしくは故障を含むアドレス、又はデータ選択の経
路と、これらの欠陥アドレス等からマッピング（アドレ
ス等変換）先として用意されたアドレス、又はデータ選
択の経路が登録されていることにより、欠陥等として登
録されているアドレス等を計算手段で読み出して、これ
をマッピングするためのものと、連想メモリになってい
て、ある欠陥アドレス等が指定されれば、そのアドレス
等から直接マッピング先のアドレス、又はデータ選択経
路が読み出せる構造のものとの少なくとも一つの方式が
用意される。

【００５８】この救済テーブル方式におけるメモリ素子
の切り離しの方法は、読み出し経路を含めた欠陥もしく
は故障の分布状態と、選択方法の如何によって、（１）
アドレスを単位として切り離す方法と、（２）データ選
択経路を単位として切り離す方法との、２つの方法があ
り、一般にはこれらを組み合わせてより少ない資源で効
率よく救済する必要があり、前者では欠陥もしくは故障
が含まれるアドレスを切り離し代わりのアドレスに切り
替えて救済するが、後者では複数のアドレスに渡って欠
陥もしくは故障が分布する場合において、データ選択経
路で切り離し代わりのデータ選択経路を割り当て救済す
る。

【００５９】また、データ選択経路の単位での救済につ
いては、この故障の主な原因はデータ読み出し手段のセ
ンスアンプや選択線によるものであることから、他の周
辺回路と同等の信頼性がある場合には、出荷時にヒュー
ズやレーザによる切断や電気的手段による切断を行っ
て、別のデータ選択経路に切り替えて接続するという、
従来技術の方法でも十分救済できるため、これを本願発
明の方法と併用して効率よく救済することも可能であ
る。

【００６０】一方、読み出し手段にダミーセルを用いた
方式では、ダミーセルもメモリ素子と同じ構造をしてい
ることから、使用過程でも生じうるダミーセルの故障を
救済することが必要になる。

【００６１】請求項７の半導体メモリによると、請求項
５に記載した半導体メモリにおいて、半導体メモリの欠
陥もしくは故障を救済するのに、メモリ素子に対する選
択形態を「書き込み」、「読み出し」、「非選択」の３
つの形態に分けて、欠陥もしくは故障を生じた単数、又
は複数のメモリ素子が選択されないようにしたことを特
徴としている。

【００６２】通常、メモリ素子の動作は書き込み動作、
記憶の保持、及び読み出し動作があり、表５はそのうち
の「書き込み」、「読み出し」、及び「書き込みも読み
出しも行わない（非選択）」という三つの状態を、デー
タ書き込み手段への書き込み入力トランジスタＴｒ１、
Ｔｒ２のゲート電位φ０、及びデータ読み出し手段から
の読み出し出力トランジスタＴｒ３、Ｔｒ４のゲート電
位φ１を選ぶことにより選択する態様を表している。こ
の選択回路の構成は、例えば、図８〜図１１のようにし
て実現する、また、省電力化や故障に伴うショートを避
けるために電源については個々に、又は、アドレスの単
位、又は、データ選択経路の単位でまとめて切断するこ
とも時として必要となる。

【００６３】

【表５】

【００６４】通常、これら半導体メモリの動作において
不揮発性のメモリ素子はアクセスされない記憶状態では
待機状態となりフローティングにして切り離されてい
る。また、ＤＲＡＭは記憶が揮発することから定期的に
接続してリフレッシュされる。、更に、ＳＲＡＭはメモ
リ素子にフリップフロップの２つの安定な状態を利用し
て記憶していることから待機状態でも電力を消費してい
る。

【００６５】これらのことから受動的なメモリ素子の機
能を停止させるには不揮発性、揮発性を問わずメモリ素
子を第３の選択されない状態に保てばよく、また、能動
回路からなるＳＲＡＭのメモリ素子を停止させるには、
第３の選択されない状態に保つが、更に節電や他への影
響を避けるためには供給電力も断つ必要がある。

【００６６】請求項８の半導体メモリによると、請求項
５に記載した半導体メモリの記憶制御部において、前記
の計算手段で制御された各種情報を記憶する前記の制御
記憶手段により、前記の記憶の他、データの一時記憶、
又は処理のための記憶をして、書き込みと読み出しとの
時間的な非対称性を緩和し速やかに動作させることを特
徴としている。

【００６７】メモリの検査においては記憶制御部に計算
手段で制御された各種情報を記憶する制御記憶手段を設
けることにより、プログラムや検査データ、及び検査結
果を記憶し検査結果の解析を可能にし、また、通常は単
数、又はページ単位でアクセスされる情報を一時記憶し
読み書きの緩衝とする。

【００６８】また、上位の欠陥もしくは故障の救済方法
として、誤り訂正符号（Error Collecting Code ）があ
り、計算手段と制御記憶手段を使って符号化することも
重要な方法である。

【００６９】一方、これをシステムの構成要素として考
えると、計算機が必要とする情報はメモリからの読み出
しは速やかに読み込み、メモリへの書き込みは速やかに
転送して結合を開放することが望ましく、一時記憶が可
能なものは一時書き込みの方法で、又は、非破壊読み出
しが可能なものは非破壊読み出しと一時書き込みの方法
で記憶制御部に受け取った後、所定の時間で書き込み、
全体として高速動作をさせる。

【００７０】これらの記憶制御部の機能は、選択的に外
部の計算手段やデジタル機器とつながれた状態で使わ
れ、また、汎用のシステムと専用のシステムとではその
構成、又はＯＳやソフトウェアが異なり、それらの機能
をどこに置くことが適切かで決められる。

【００７１】

【発明の実施の形態】まず、本発明の半導体メモリの検
査方法と欠陥救済方法の実施形態を説明し、次いで、そ
の半導体メモリの実施形態を図面を参照して説明する。
なお、図面中、同一の要素には同一の符号を付すものと
し、また、図８〜図１１においては、説明を簡略化する
ためプリチャージやプリカーレント駆動機構の図示を省
略する。同様に、救済単位についても、ここでは主にア
ドレス単位の救済を説明し、その詳細な内部の動作につ
いては、これら半導体メモリの代表的なＤＲＡＭについ
てのみ詳しく説明し、その他は、類推可能なものとして
主要な部分のみ説明することとする。

【００７２】図１は半導体メモリの構成において、半導
体メモリの検査と、その検査により検出された欠陥又は
故障の救済を考慮した大規模集積可能な形態を示すもの
であり、この図１において、メモリ（２）は複数のメモ
リ素子（１−１）からなるメモリ素子配列（１) と、こ
れらを選択するアドレス選択回路（３）と、データ書き
込み部（５）とデータ読み出し部（６）からなるデータ
選択回路（４）とから構成される。また、メモリ（２）
を通常使用と、検査及び欠陥救済等のために制御する記
憶制御部（７）は、計算手段（７−１）と、欠陥及び故
障救済テーブル（７−２）と制御記憶手段（７−３）と
からなっていて、半導体メモリの欠陥もしくは故障の救
済を、計算可能な記憶制御部で検査、登録、管理して、
欠陥又は故障個所を他の個所にマッピングし、欠陥もし
くは故障個所が選択されないようにして動作を停止させ
るものである。なお、極めて大規模なメモリでは記憶制
御部が全体に占める面積は相対的に小さい、また、欠陥
もしくは故障の救済はＯＳと密接に関連していて、連続
した領域を必要とするページングを行うシステムでは欠
陥もしくは故障がないものとしてアクセスされるので、
半導体メモリで局所的に救済する。

【００７３】前記のように、本発明の半導体メモリには
通常の動作モードと、検査の動作モードの２つの動作モ
ードがある。略述すれば、通常の動作モードとは、外部
の機器と通信して、そのデータを書き込み、記憶、読み
出しの動作を行うものであり、他方、検査の動作モード
とは検査と救済の動作を含み、外部、又は内部で発生さ
せたアドレスと検査データにより書き込み、記憶、及び
読み出しを行い、検査データと比較して検査し、結果を
解析して最も少ない資源で救済できるように処理して救
済するものである。

【００７４】通常の動作モードの書き込み動作では、外
部の機器から与えられた書き込み命令を、計算手段で解
読して定められた制御手順に従って制御し、その制御の
下で外部から与えられた単数、又は、複数のアドレス及
びデータを、一時的に、制御記憶手段（７−３）に蓄え
て仮の書き込みを完了し、その通知をした後、所定の時
間内に欠陥及び故障救済テーブル（７−２）を参照して
実際に書き込むアドレス又は、データ選択経路に変換し
て書き込むか、又は、直ちに前記の変換をして書き込み
完了を通知する。

【００７５】通常の動作モードの読み出し動作では、外
部の機器から与えられた読み出し命令による手順に従っ
て単数、又は複数のアドレスを、欠陥及び故障救済テー
ブル（７−２）を参照して実際に読み出すアドレス、又
はデータ選択の経路に変換して選択したメモリ素子から
データを読み出し、一時的に、制御記憶手段（７−３）
に蓄えて、データを転送可能な単位にブロック化してか
ら外部の機器に送るか、又は直ちに、前記の変換をして
読み出し、外部の機器に送るものである。

【００７６】検査モードは、メモリに対して検査データ
を書き込み、記憶、及び読み出しの動作を行い、読み出
し値を検査データと比較して欠陥若しくは故障を検出
し、外部に伝えるか、又はその故障を解析して救済する
ことを目的とし、与えられた検査命令による手順に従っ
て、外部、又は内部の計算手段（７−１）の制御の下に
直接に検査用アドレス発生手段（３−３）でアドレスを
発生し、検査用データ発生手段（５−３）で動的、又は
静的な検査データを用意して書き込む。このとき、検査
用アドレス発生手段（３−３）は、計算手段（７−１）
の制御機能により検査するすべてのアドレスを発生する
か、又は参照した欠陥及び故障救済テーブル上で欠陥も
しくは故障としてすでに検出された個所を除きアドレス
を発生する。書き込まれた検査データは、メモリに記憶
され、所定時間の後にデータ読み出し部（６）により読
み出されてその内容を検査データと比較され、更にデー
タ読み出し部（６）による肯定と否定からなる一対の相
補性出力の一致、不一致が検出される。

【００７７】かくして、データ読み出し部（６）からの
読み出しデータ（通常は肯定的読み出し値）と検査デー
タとの一致又は不一致によりメモリ素子自体の欠陥及び
故障を、また読み出しデータにおける一対の相補性出力
の、本来あり得ない一致状態を検出し、又、読み出し手
段の肯定と否定の一対の相補性出力の一致、不一致を検
出したときはデータ読み出し部（６）の欠陥及び故障を
検知する。

【００７８】検査モードにおける救済動作は、前記検査
モードで検出された欠陥もしくは故障個所を計算手段に
設けた救済アルゴリズムで、検出された欠陥もしくは故
障個所のアドレス空間内の分布からメモリ素子（１−
１）およびデータ読み出し部（６）の欠陥及び故障を解
析し、アドレス単位、又は、データ選択経路単位での救
済を組み合わせて最も少ない資源で救済できるように処
理し、欠陥救済テーブル（７−２）に登録、又は更新し
て救済する。

【００７９】欠陥もしくは故障という検査結果を受け
て、半導体メモリを救済するには、その検査結果を計算
手段（７−１）、又は制御記憶手段（７−３）、又は欠
陥及び故障救済テーブル（７−２）に仮に置き、ある特
定のデータ選択経路につながる全てのメモリ素子（１−
１）が壊れていないか、又はデータ読み出し部（６）の
一対の相補性出力が一致していないかを調べ、メモリの
壊れ、或いは相補性出力の一致（読み出し部の故障）が
存在すれば、データ選択経路の単位で欠陥及び故障救済
テーブル（７−２）に登録し、それに代わるデータ選択
の経路を割り振って救済する。

【００８０】また、その残りの欠陥もしくは故障個所
は、アドレス単位、又はデータ選択経路の単位で、それ
らが最も少なくなるように処理して救済する。その処理
をするにあたっては、制御記憶手段（７−３）、又は欠
陥及び故障救済テーブル（７−２）を肯定的又は否定的
に読み出し可能なメモリ素子を用いて故障個所を記憶し
たテーブル（７−２）の部分を検索し、それら故障個所
のアドレス、又はデータ選択経路の数が上記のように最
少となるように割り当てる。このような検索用メモリ素
子としては、本発明の方法により検査した結果、利用可
能な被検査メモリの一部を当てることもできる。

【００８１】図２は半導体メモリの構成において、その
内部で自己検査、及び救済を行う形態を示す図である。
この形態では集積回路の内部に検査用アドレス発生手段
（３−３）と検査用データ発生手段（５−３）、及び欠
陥及び故障救済テーブル（７−２）を備え、検査要求が
与えられると、静的に決定されるか、又は動的に乱数に
より決定された“１”、又は“０”のテストパターンを
検査用データ発生手段（５−３）で作り、検査用アドレ
ス発生手段（３−３）で発生させたアドレスを指定し、
読み書き検査して、欠陥もしくは故障が見つかれば停止
し、計算手段で故障個所、又は故障領域を一時記憶し、
アドレスを1 増減させて前記の検査を繰り返す。一方、
正常であれば、そのままアドレスを1 増減させて前記の
検査を繰り返し、アドレスが所定の終了位置に達したと
きは、検査を通じて１アドレスでも欠陥もしくは故障が
あった場合には、欠陥もしくは故障ありとして終了し、
正常に終了した場合には、順当に終了する。欠陥もしく
は故障が検出されたアドレス又は領域は、欠陥及び故障
救済テーブル（７−２）に登録される。

【００８２】また、検査方法の別の態様として、前記の
通り発生させたすべてのアドレス及びテストパターン
を、すべてのメモリ素子に指定して書き込んでからその
記憶値を読み出し、その読み出し値と、保存しておいた
テストパターンとを比較して検査する方法を実施するこ
ともできる。

【００８３】この形態の検査は記憶された内容を検査デ
ータを基準に比較して「肯定的、又は否定的に読み出
す」方法であり、“１”を記憶させたのが“０”に変わ
っていたか、又は“０”を記憶させたのが“１”に変わ
っていたことを、欠陥もしくは故障として検出し、その
情報を記憶制御部（７）内の制御記憶手段（７−３）に
一時的に蓄え、最も少ないか又は最適なアドレス、又は
データ選択経路の単位で救済できるように不揮発性の欠
陥及び故障救済テーブル（７−２）に登録、又は、更新
して救済する。

【００８４】また、この形態は外部から検査データを供
給することも可能であり、すべての検出可能な異常を検
査するに十分と判断されるような検査データを外部から
供給し、且つ外部の検査装置と組み合わせて厳密な検査
を実行し、これを上述した簡単な検査と連係させてほぼ
完全な検査、救済を行うようにすることもできる。

【００８５】なお、図２の実施形態において、半導体メ
モリをメモリ部だけから構成する形態をとることもでき
る。これは、半導体メモリを外部から制御して検査、救
済する形態であり、メモリ部と外部の検査機能の配分方
法により様々な構成をとることができる。半導体メモリ
の固有の情報と、欠陥又は故障の履歴を保持する欠陥及
び故障救済テーブル（７−２）としては、単純に不揮発
性、又は不揮発性で非破壊のもの、又は事前にバックア
ップされたものから読み込んで保持する等からなること
ができ、外部、又は内部に置かれうる。典型的な外部制
御方式においては、外部に欠陥及び故障救済テーブル
（７−２）と、検査用アドレス発生手段（３−３）及び
検査用データ発生手段（５−３）を備え、通常の使用で
はシステムの計算機、又は検査装置で欠陥及び故障救済
テーブル（７─２）を管理し、外部の検査装置、又はシ
ステムの計算機により前記の検査をして救済する、ま
た、外部の高機能の検査装置を使うことで、内部の検
査、および救済用付加回路を簡略化でき一貫して検査を
行えるが検査装置は大掛かりになる、また、一方、シス
テムの計算機を使うことにより最も簡単に一貫して検
査、救済が行える。

【００８６】図３の（ａ）及び（ｂ）は、メモリの大容
量化とメモリ素子配列の公知モデルの例を示すもので、
その読み出し手段とデータ選択線の構造から、半導体メ
モリ配置における開放型データ線配置方式（ａ）と、折
り返し型データ線配置方式（ｂ）とに分かれ、いずれも
大容量のメモリ素子配列（１）を複数のサブアレーに分
割して配列したものである。

【００８７】これら読み出しデータ選択経路と読み出し
手段（センスアンプ）の構造に関連し、メモリの大容量
化に従って要求されるアドレスの分割デコード、読み書
き遅延の均一化、及び欠陥もしくは故障救済の局所化を
行うために、メモリ素子の配列は部分配列（サブアレ
ー）に分割して配置される。その際、読み出し手段は図
１１に関して後述するように、その両端子（Ｄ、¬Ｄ）
にデータ選択経路を設け、浮遊容量の等価処理をするこ
とにより、読み書き遅延の均一化と読み出し手段の校正
を行うこと、及び小スペース化を図る。メモリ素子配列
を分割し、読み出し手段を共有させる構造の一例として
は、シェアードアンプ（Shared amplifier）があり、こ
れはS. S. Eaton et al.: “A 100ns 64K Dynamic RAM
Using Redundancy Techniques", ISSCC81, Dig. Tech.
Papers, pp. 84-85, Feb. 1981.によって提案されてい
る。この構造は各データ選択経路に複数のメモリ素子、
又は複数のメモリ素子と単一のダミーセルを接続し、一
つの読み出し手段で複数のアドレスの読み出しを担って
いる。

【００８８】図４は、本発明の検査アルゴリズムの一例
を示したものである。このアルゴリズムによれば、外部
供給又は内部発生による検査データを、外部供給又は内
部発生によるアドレスに従ってメモリ素子に書き込み
（記憶させ）、典型的には肯定的に読み出した値と元の
検査データとの比較、及び一対の（肯定的及び否定的
な）読み出し値同士の比較を行い、それらの比較結果を
検査結果データ収集手段により収集し、更にそれら二態
様の比較の一致又は不一致をもって良／不良を診断し、
不良であれば欠陥又は故障情報として保存する。「良」
と判断された場合、及び「故障等」と判断され且つ故障
情報として保存された場合には、それらの判断が最終ア
ドレスに関するものでなければ、次のアドレスに関して
上述の検査を繰り返し、最終アドレスであれば更に最初
アドレスからの故障履歴があるか否かを判断し、なけれ
ば「良品」として正常終了し、あれば「故障品」として
故障終了する。

【００８９】図５は、欠陥、及び故障を救済するアルゴ
リズムの一例を示す図である。このアルゴリズムによれ
ば、図４の検査で得られた検査結果データを読み込み、
欠陥及び故障救済テーブル（７−２）の読み込み準備を
し、前記二態様の比較による二態様の故障、即ち読み出
し値が元の検査データと相違することで検出されるメモ
リ素子の記憶メカニズムの故障があるか、又は一対の
（相補性であるべき）読み出し値が一致したことで検出
されるデータ読み出し部（６）の故障があるかを分析
し、それらの故障があればアドレス単位、又はデータ選
択経路の単位で欠陥及び故障救済テーブル（７−２）に
登録又は更新し、更にマッピング（代替アドレス、又は
代替経路との対応付け）を行って救済する。欠陥及び故
障救済テーブル（７−２）が溢れた場合には、救済不能
ということで、その半導体メモリを不良とする。

【００９０】なお、読み出し手段は前述の通り、高集積
化のために二つのデータ選択経路、例えばサブアレー
Ｄ、及びサブアレー¬Ｄ等を担当することが普通に行わ
れるため、必要なら二つのデータ選択経路を一組として
マッピングし救済する必要がある。また、データ選択の
経路の信頼性は高く、その欠陥もしくは故障は、初期不
良として検出される以外、通常使用状態では殆ど発生し
ないと考えられるため、出荷時において従来の如くハー
ドウエア的に変更し、救済することもできる。

【００９１】また、メモリ素子の欠陥もしくは故障のマ
ッピング救済に当たっては、二次元配置されたメモリ素
子の欠陥もしくは故障が、アドレス方向に分布している
か、又はデータ選択経路の方向に分布しているかを分析
して、アドレスの単位、又はデータ選択経路の単位のい
ずれかで救済できるようにし、マッピング範囲を最小と
するように処理する。この判断基準は、欠陥もしくは故
障がデータ選択経路の方向に、全体的に又は多数分布し
ているときは、データ選択経路の単位に救済し、アドレ
ス方向に多数分布しているときはアドレス単位で救済す
るものとする。なお、データ選択経路の方向に、全体的
に又は多数分布しているとは、例えば前述の相補的な二
つのデータ選択経路においては、片方の経路がすべて故
障していても、他方の経路の故障が少ないような場合に
は、できるだけアドレス単位で救済するものとする。

【００９２】図６は外部の検査装置（８）に支援された
検査形態、すなわち、半導体メモリ内部と外部で協調し
て行う検査形態を示した図であり、半導体メモリの内部
に設けた自己検査機能、又は検査用補助回路（ここで
は、欠陥及び故障救済テーブル７−２）と外部検査装置
（８）を連係させることにより簡単な検査、又は厳密な
検査で効率よく検査、救済する方法を示している。

【００９３】図７はメモリ素子（１−１）にＤＲＡＭを
用い、故障個所をアドレス、又はデータ選択経路の単位
で救済するために、読み出し動作、書き込み動作、又は
記憶保持（非選択）の３つの状態を選択して動作させる
実施形態を示す図である。この場合、ＤＲＡＭは記憶が
揮発するので通常の読み書き動作とは別に定期的にリフ
レッシュする必要がある。また、破壊読出しであること
から読み出した後は再書き込みをしておく必要がある。

【００９４】この実施の形態でアドレス線に沿って救済
するには、他のアドレスにマッピングして欠陥、又は故
障したアドレスにはアドレス選択手段から選択信号が出
ないようにし、また、データ選択経路に沿った救済には
３つの選択状態をＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４で制
御して、故障となったデータ選択経路を遮断し他の良好
な所にマッピングする。また、この例では書き込み手段
と読み出し手段の電源は遮断していないが、これらにつ
いても同様に遮断し、更にはデータ選択経路全体につい
て遮断することもできる。

【００９５】図８はメモリ素子（１−１）に強誘電体か
らなるＦｅＲＡＭを用い、故障個所をアドレス、又はデ
ータ選択経路の単位で救済するために、読み出し動作、
書き込み動作、又は記憶保持（非選択）の３つの状態を
選択して動作させる実施形態を示す図である。その救済
方式は図７の場合と同じであるが、この実施形態では、
メモリ素子（１−１）が不揮発性なので記憶は持久保持
されるため、そのメモリ素子を切り離すことにより、選
択されないようにしている。

【００９６】図９はメモリ素子（１−１）にＳＲＡＭを
用い、故障個所をアドレス、又はデータ選択経路の単位
で救済するため、読み出し動作、書き込み動作、又は記
憶保持（非選択）の３つの状態を選択して動作させる実
施形態を示す図である。その救済方式は図７の場合と同
様であるが、記憶の保持に常に電力供給する必要がある
ことから、欠陥もしくは故障が生じた個々のメモリ素子
（１−１）、又はメモリ素子（１−１）の属するアドレ
ス、又はデータ選択経路を非選択とするためには、それ
らの素子、アドレス、又は選択経路の単位で電源を断つ
ことも重要である。

【００９７】図１０はメモリ素子（１−１）に強磁性体
からなるＭＲＡＭを用い、故障個所をアドレス、又はデ
ータ選択経路の単位で救済するため、読み出し動作、書
き込み動作、又は記憶保持（非選択）の３つの状態を選
択して動作させる実施形態を示す図である。その救済方
式は図７の場合と同様であるが、この実施例のＭＲＡＭ
は図８の場合と同様に不揮発性なので記憶は持久保持さ
れるため、メモリ素子を切り離すことにより、選択され
ないようにしている。

【００９８】図１１はメモリ素子（１−１）にＤＲＡＭ
を用いた図７の実施形態を、機能レベルで詳しく示すこ
とにより、故障検査に必要な故障検査手段の動作を説明
する図である。しかしながら、メモリ素子としては上述
のものを含めて種々のものを採用することができ、その
場合は次に述べる基本動作の上に、素子の種類に応じた
種々の付随的動作が行われる。

【００９９】このメモリの機能的構成については、故障
検査に必要な読み出し動作に限って説明するため、主要
部として、データ線ＢＬ及びアドレス選択線ＷＬにつな
がった選択用のトランジスタＱ４と、電荷を記憶するコ
ンデンサＣｓとからなるメモリ素子（１−１）と、両端
が読み出し用データ線ＢＬと比較値を発生する¬ＢＬに
つながりその電位差を増幅して読み出すための読み出し
回路（６−１−１）と、読み出されたＤ，¬Ｄからなる
肯定と否定の一対の出力から故障を検出する故障検出手
段（６−３）とが示されている。ここに、読み出し回路
（６−１−１）中のｔ１は読み出し用、ｔ２は昇圧用、
そしてｔ３はプリチャージ動作用の信号入力端子であ
り、これらの端子への信号を遮断することにより、読み
出し回路（６−１−１）の動作を止めてフローティング
にし、電力消費を抑えることができる。

【０１００】図１２は、図１１のＤＲＡＭ型メモリとし
ての動作をより詳しく説明するために示した公知の一例
であり、データ読み出し手段（６−１）はプリチャージ
手段（６−１−１−１）と、センスアンプからなる読み
出し手段（６−１−１−２）を備え、センスアンプに関
する参照電位の発生や読み出し、及び書き込み構造には
様々な方式がある。図１３（ａ）は読み出し手段に、例
えば、H.Kawakubo, Y.Yamaguchi, S.Yasui : A 288Kb C
MOS Pseudo SRAM, ISSCC84, pp.276-277, 1984.におい
て示されたＣＭＯＳ型センスアンプを用いたＤＲＡＭの
構成例であり、動作説明はこの構成例とその動作波形図
（ｂ）を用いて行うこととする。

【０１０１】このＤＲＡＭの動作はセンスアンプ型読み
出し手段（６−１−１−２）を中心に、データ線ＢＬと
データ線¬ＢＬに同数のメモリ素子を接続し、データ線
の浮遊容量Ｃｂを均等にしたもので、メモリ素子は選択
用のトランジスタＱ４と、データ蓄積のためのコンデン
サＣｓとからなり、それらメモリ素子はワード線ＷＬか
らのゲート信号でトランジスタＱ４をオンにして選択
し、書き込みはデータ線ＢＬからデータ信号電荷を加
え、そのトランジスタを介してコンデンサＣｓに供給し
て行う。

【０１０２】他方、読み出しにおいては、まずトランジ
スタＱ１、Ｑ２、Ｑ３（図１２）からなるプリチャージ
回路で、データ線ＢＬ、¬ＢＬの浮遊容量Ｃｂを１／２
Ｖｄの電位に充電し、次にこれらのデータ線ＢＬ、¬Ｂ
Ｌをフローティング状態にする。このようなプリチャー
ジが完了すると読み出しレディー状態となり、そこで、
ワード選択線ＷＬをオンにしてメモリ素子のコンデンサ
Ｃｓに蓄積された電荷の比Ｃｓ／（Ｃｓ＋Ｃｂ）から生
じる±ｖｓの差に応じてデータ線ＢＬの電位を確定し、
ｔ１をオンにしてセンスアンプを動作させ、データ線Ｂ
Ｌ、又は¬ＢＬのうち電位の低い方を０Ｖに下げ、ほぼ
同時にｔ２をオンにして高電位側のデータ線ＢＬの電位
を１／２ＶｄからＶｄにまで昇圧して読み出す。その
後、破壊されたＣｓには再書き込みする。

【０１０３】図１３（ａ）のセンスアンプは一般に交差
結合型アンプで構成され、読み出しデータの増幅にはＮ
ＭＯＳトランジスタＴ１、Ｔ２からなる電圧ラッチ型フ
リップフロップが用いられ、また、アクティブリストア
にはＰＭＯＳトランジスタＴ３、Ｔ４からなるフリップ
フロップが用いられ、前者（ＮＭＯＳアンプ）は低電位
側のデータ線を０Ｖに放電し、また、後者（ＰＭＯＳア
ンプ）はより高電位側のデータ線をＶｄに充電し、最終
的にはデータ線ＢＬ、¬ＢＬを０ＶとＶｄに増幅するＣ
ＭＯＳセンスアンプとして動作する。

【０１０４】その各部動作波形について図１３（ｂ）を
参照して詳細に説明すると、まず、データ線ＢＬ、¬Ｂ
Ｌの浮遊容量Ｃｂを充電して（例えば、それぞれの初期
電位Ｖｄ、０Ｖから）電圧１／２Ｖｄにプリチャージし
準備する。読み出しを行うときは選択信号ＷＬ（ゼロか
ら急峻に立ち上がって確立される定電位）でＱ４をオン
にすると、記憶“１”の場合はメモリ素子のコンデンサ
Ｃｓに蓄えられた電圧を＋ｖｓとすればデータ線はＢＬ
＝１／２Ｖｄ＋ｖｓ、¬ＢＬ＝１／２Ｖｄとなる。

【０１０５】次に、フリップフロッップのオンに向けた
ｔ１への信号入力により、Ｔ１、Ｔ２のドレイン電位を
下げていくと、そのｔ１の降下に伴って交差接続型トラ
ンジスタＴ１、Ｔ２のゲート電圧の差（始めはセンスア
ンプの両端子間電位差＋ｖｓ）が増幅され、これによっ
て端子Ｄ、¬Ｄの電位差を広げ、低電位側のデータ線¬
ＢＬを０Ｖに下げ、さらに、ｔ１とほぼ同時にｔ２をオ
ンにしてトランジスタＴ３、Ｔ４で昇圧することによ
り、高電位側のデータ線ＢＬをＶｄに引き上げ、最終的
に電圧ラッチ型フリップフロップの出力端子Ｄ、¬Ｄの
論理値０、１が確定する。

【０１０６】前記の例で示したように、一般にセンスア
ンプには差動方式が採用され、正常な場合は肯定と否定
からなる一対の相補性出力が得られる。さらに、具体的
なメモリの読み出し構造は、先に図３（ａ）及び（ｂ）
を示して説明したように、センスアンプを境にデータ線
ＢＬと¬ＢＬにつながるメモリ素子の数、又は一組の複
数のメモリ素子（また、これらの例では用いていないが
ダミー素子）を対称的にして、浮遊容量を考慮してつな
ぐことが望ましい。

【０１０７】ここで、典型的な図１１、図１２、図１３
の例における故障について検討すると、ＤＲＡＭの単一
故障の主な原因としてはメモリ素子のコンデンサＣｓに
起因するものと、データ読み出し系に起因するものとが
ある。また、一般的にはダミー素子も読み出し系の一部
と考えられる。

【０１０８】また、本発明の一般的な実施においては、
検査対象を前記のメモリ素子（１−１）と、データ読み
出し部（６）の読み出し手段（６−１−１−２）に限定
し、各導線や、プリチャージ、アドレスデコーダ、及び
データレジスタ等の周辺回路については、初期不良を除
き他の半導体と同様の信頼性があるものとして、メモリ
関連の検査として行わず、また、複数の構成素子が同時
に故障することはないものと仮定して故障診断するもの
とする。

【０１０９】従って、すべての故障はセンスアンプ、す
なわち、フリップフロップの動作に集約されて検出され
るため、結局はデータ読み出し端子Ｄ、¬Ｄに出力され
るデータを、所定の基準値と比較すれば全ての条件を検
査することができる。この検査は、具体的には元の検査
データを基準として確定したフリップフロップの出力端
子Ｄ，¬Ｄの論理値を読み出し、それらの値を基準値を
参照して選択的に演算し、その演算結果を評価すること
により故障を検出する。

【０１１０】これらの各部位における主な故障個所を分
類すると（１）メモリ素子の故障、（２）ダミー素子の
故障、（３）センスアンプ系の故障、の三個所であり、
これらの起こりうる主な原因を示すと表６及び表７のよ
うになる。

【０１１１】

【表６】

【０１１２】

【表７】

【０１１３】このＣＭＯＳセンスアンプの故障について
は、Ｔ１、Ｔ２の故障とＴ３、Ｔ４の故障とに分けら
れ、センスアンプの動作をするＴ１、Ｔ２の故障ははっ
きりと出力に現れるが、アクティブリストアとして働く
Ｔ３、Ｔ４の故障は曖昧な状態となって現れる。

【０１１４】従って、これらから検査に必要かつ充分な
情報はセンスアンプの出力から得られ、簡易検査をまと
めると前掲の表４のようになるが、これを（＊１）メモ
リ素子、又はダミー素子の故障であることが明らかなと
き、（＊２）センスアンプの故障（Ｄ，¬Ｄ値の“０”
同一、又は“１”同一により、¬ＥＸＯＲ＝１となる場
合）によって、見かけ上、メモリ素子正常、又はメモリ
素子異常（ＥＸＯＲ＝０，又は１）と検出され、それだ
けではセンスアンプ故障を確定しえても、メモリ素子、
又はダミー素子については不明であるときを区別して、
書き直すと表８のようになる。

【０１１５】

【表８】

【０１１６】以上に説明した例の他、センスアンプには
図１４の対称型カーレントミラー・センスアンプ方式
や、図１５に示すバイポーラ・ディファレンシャル・セ
ンスアンプ方式などがあり、それらの動作について次に
略述する。

【０１１７】図１４の対称型カーレントミラー・センス
アンプでは、図１３のアンプと同様にデータ線ＢＬ、¬
ＢＬにメモリ素子とダミー素子を接続し、その電荷によ
る電位差を比較・増幅して演算結果を端子Ｄ、¬Ｄに出
力するものである。

【０１１８】図１５のバイポーラ・ディファレンシャル
・センスアンプでは、図１３や図１４と同様で高速に動
作することから低消費電力のＣＭＯＳ−ＳＲＡＭと組み
合わせて使う。また、データ線の抵抗の低いＭＲＡＭと
組み合わせて使うと有効に働き、データ線ＢＬ、¬ＢＬ
にメモリ素子とダミー素子を接続し、その電荷による差
を比較・増幅して、その演算結果を端子Ｄ、¬Ｄに出力
するものである。

【０１１９】図１６は本発明のＤＲＡＭを、検査データ
を基準に肯定的、又は否定的に読み出すことにより故障
検出を可能にしたメモリの構成を示す図であり、この構
成により図１１、図１２、図１３で詳しく示したＤＲＡ
Ｍにおいて、センスアンプから読み出されたデータＤ、
又は¬Ｄと検査データとを比較して故障を検出する詳し
い動作を説明することができる。読み出されたデータ
Ｄ、¬Ｄは、故障検査演算開始信号ＯｐＳＬでＱ７、Ｑ
８を制御することにより、故障検出手段のＱ９、Ｑ１０
に導かれ、メモリ素子からの読み出しデータとして元の
検査データと比較するＥＸＯＲ演算に付され、演算結果
出力端子からは一致、又は不一致（故障：表７の診断結
果＊１）を表す出力が発生する。

【０１２０】図１７は図１６の構成に、センスアンプ出
力Ｄ、¬Ｄの¬ＥＸＯＲ演算を行う故障検出手段を付加
したメモリの構成を示す図である。この構成において
も、図１６の場合と同様にセンスアンプから読み出され
たデータＤ、¬Ｄと元の故障検査データを比較してメモ
リ素子の故障を検出することは勿論、更に上記のアンプ
出力¬ＥＸＯＲ演算を、ここではデータＤ、¬ＤのＡＮ
Ｄ（１、１）、又はＮＯＲ（０、０）が、¬ＥＸＯＲ＝
１を表すことを利用して演算し、データ読み出し系の故
障を検出するものである。即ち、データ読み出し系のセ
ンスアンプにおいては、図１３（ａ）のように交差結合
した一組のトランジスタが、一方又は両方ともに故障す
ることを予想し、このような多重故障を検出するために
センスアンプ出力Ｄ、¬Ｄ（厳密には¬Ｄであるべき論
理値）の一致検出機能を付加し、これによって、メモリ
素子の故障（表７の診断結果＊１）とデータ読み出し系
の故障（表７の診断結果＊２）とを分離して検出するこ
とが可能となる。

【０１２１】メモリ素子のその他の実施例として、図１
８はメモリ素子を不揮発性の強誘電体ＦｅＲＡＭに置き
換えた実施の形態を示すが、図１１のＤＲＡＭと同様に
働くため詳しい説明は省略する。また、図１９はメモリ
素子をＳＲＡＭにした実施の形態を示し、図２０はメモ
リ素子を不揮発性の強磁性体ＭＲＡＭにした実施の形態
を示すものであるが、いずれも故障検査に関しては図１
１のＤＲＡＭと同様に働くことから説明は省略する。な
お、ＳＲＡＭは常に電力供給されることでフリップフロ
ップの二安定状態を保って記憶してものであるため通常
は電源制御ゲートｐ１、ｐ２をオンにし、故障時はｐ
１、ｐ２をオフにすることによりＱ１１、Ｑ１２をオフ
にして停止させることも重要である。

【０１２２】

【発明の効果】本発明は、以上述べた通りに構成された
ので、製造された半導体メモリを選別する簡単な検査に
おいて、検査内容をメモリの１縮退故障、及び０縮退故
障に限定し、且つそれが読み出し系による誤読とは区別
して検出されるものであり、（１）可能な限り半導体メ
モリの内部で検査できること、（２）検査用付加回路が
少ないこと、（３）特別な予備のメモリ素子を設ける必
要がないこと、（４）少ない資源で欠陥もしくは故障を
救済すること、を可能にした検査方法、及びその検査を
実施しうる半導体メモリを提供し、これによって検査の
省力化と検査時間の短縮に寄与し、併せて半導体メモリ
製造のコスト削減と、歩留りの向上に役立つ等の優れた
効果を発揮するものである。

【図面の簡単な説明】

【図１】本発明による半導体メモリの実施形態を示すブ
ロック線図である。

【図２】本発明による半導体メモリの自己検査の実施例
を示すブロック線図である。

【図３】従来のメモリの大容量化と素子配列の形態を、
（ａ）開放型データ選択経路とメモリ分割、及び（ｂ）
折り返し型データ選択経路とメモリ分割について示す図
である。

【図４】本発明による半導体メモリ製造過程の検査シス
テムのアルゴリズムを示すフロー図である。

【図５】本発明による半導体メモリ製造過程の検査後に
おける、欠陥救済システムのアルゴリズムを示すフロー
図である。

【図６】本発明による半導体メモリ製造過程の検査、及
び欠陥救済方法を、メモリ外部の検査手段と協調して行
う場合のブロック線図である。

【図７】本発明による半導体メモリ素子にＤＲＡＭを用
いた救済可能な実施形態を示す図である。

【図８】本発明による半導体メモリ素子にＦｅＲＡＭを
用いた救済可能な実施形態を示す図である。

【図９】本発明による半導体メモリ素子にＳＲＡＭを用
いた救済可能な実施形態を示す図である。

【図１０】本発明による半導体メモリ素子にＭＲＡＭを
用いた救済可能な実施形態を示す図である。

【図１１】本発明のＤＲＡＭによる故障検査可能な半導
体メモリの実施の形態を示す図である。

【図１２】図１１の実施形態で用いた半導体ＤＲＡＭメ
モリを示した例である。

【図１３】図１１の実施形態で用いた半導体ＤＲＡＭメ
モリのセンスアンプを示した例である。

【図１４】図１１の実施形態で用いた他のセンスアンプ
の一例を示す図である。

【図１５】図１１の実施形態で用いた他のセンスアンプ
の別の一例を示す図である。

【図１６】本発明の図１１で示したＤＲＡＭメモリの検
査をする詳細な実施形態を示す図である。

【図１７】本発明の図１１で示したＤＲＡＭメモリとセ
ンスアンプの検査をする詳細な実施形態を示す図であ
る。

【図１８】本発明の図８のＦｅＲＡＭによる故障検査可
能な半導体メモリの実施の形態を示す図である。

【図１９】本発明の図９のＳＲＡＭによる故障検査可能
な半導体メモリの実施の形態を示す図である。

【図２０】本発明の図１０のＭＲＡＭによる故障検査可
能な半導体メモリの実施の形態を示す図である。

【符号の説明】

１ メモリ素子配列 １−１ メモリ素子 ２ メモリ ３ アドレス選択回路 ３−１ アドレス入力手段 ３−２ アドレス選択手段 ３−３ 検査用アドレス発生手段 ４ データ選択回路 ５ データ書き込み部 ５−１ データ入力手段 ５−２ データ書き込み手段 ５−３ 検査用データ発生手段 ６ データ読み出し部 ６−１ データ読み出し手段 ６−１−１ 読み出し回路 ６−１−１−１ プリチャージ手段 ６−１−１−２ 読み出し手段 ６−２ データ出力手段 ６−３ 欠陥もしくは故障読み出し手段 ６−４ 検査結果データ収集手段 ７ 記憶制御部 ７−１ 計算手段 ７−２ 欠陥及び故障救済テーブル ７−３ 制御記憶手段 ８ 外部計算手段

【手続補正書】

【提出日】平成１５年１月１７日（２００３．１．１
７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体メモリの欠陥もしくは故障を検査
   するのに、単数又は複数のアドレスを、前記半導体メモ
   リを構成する単数、又は複数のメモリ素子に外部から与
   え、又は内部で発生させ、更にそのアドレスに対応する
   メモリ素子に外部から与え、又は内部で発生させた論理
   値“１”もしくは“０”、又は、それら論理値の任意の
   組み合わせから成るパターンの検査データを書き込み、
   その書き込まれたデータを読み出し、検査データと比較
   して、両者の一致、又は不一致のいずれかの状態をもっ
   て０縮退故障、又は1 縮退故障を検出することを特徴と
   した半導体メモリの検査方法。
2. 【請求項２】 半導体メモリの欠陥もしくは故障を検査
   するのに、前記書きこまれたデータを読み出す手段が、
   正常動作時においては、その読出値の肯定と否定とから
   なる一対の相補性出力を発生するように構成されたもの
   であり、その一対の相補性出力が一致していることを検
   出したとき、データ読み出し手段の欠陥もしくは故障が
   あると判定することを特徴とした請求項１記載の半導体
   メモリの検査方法。
3. 【請求項３】 半導体メモリの欠陥もしくは故障を救済
   するのに、固有の履歴を保持する不揮発性の欠陥及び故
   障の救済テーブルを設けて、単数、又は複数の欠陥もし
   くは故障の個所、又は領域を、メモリ素子が選択できる
   アドレスの単位、又は、データ選択経路の単位で、登
   録、又は更新し、それらを登録、又は更新された他の正
   常なアドレス、又はデータ選択経路にマッピングして救
   済することを特徴とした請求項１記載の検査方法を用い
   た半導体メモリの欠陥救済方法。
4. 【請求項４】 半導体メモリの欠陥もしくは故障を救済
   するのに、各メモリ素子に対する選択形態を「書き込
   み」、「読み出し」、及び「非選択」の３つの形態に分
   けて、単数、又は複数の欠陥、又は故障のメモリ素子が
   選択されないようにしたことを特徴とした請求項１〜３
   のいずれか１項に記載の検査方法を用いた半導体メモリ
   の欠陥救済方法。
5. 【請求項５】 A.メモリ部を構成するものであって、
   (a) 複数のメモリ素子からなるメモリ素子配列と、(b)
   単数、又は複数の、外部から与えられた通常のアドレ
   ス、又は外部供給もしくは内部発生による検査用アドレ
   スにより前記のメモリ素子を選択するアドレス選択手段
   と、(c) 単数、又は複数の、外部から与えられた通常の
   データ、又は外部供給もしくは内部発生による検査デー
   タを書き込むか、又は読み出しのために駆動するデータ
   書き込み手段、及び前記のメモリ素子の記憶データを正
   論理、又は負論理で読み出し、更に、前記の読み出し値
   の肯定と否定からなる一対の相補性出力を発生するため
   の相補性出力部を備えたデータ読み出し手段とからなる
   データ選択手段、の三要素を含んだものと、B.記憶制御
   部を構成するものであって、(d) データ及び制御の情報
   の入出力、計算、記憶又は制御を行うことが可能な計算
   手段と、(e) 半導体メモリの固有の履歴を保持し、検査
   結果に基づき単数、又は複数の欠陥もしくは故障をメモ
   リ素子が選択できるアドレスの単位、又はデータ選択経
   路の単位で、それらの単位と、その代わりとなるアドレ
   ス、又はデータ選択経路とを登録、又は更新し、且つマ
   ッピングのために参照される不揮発性の欠陥及び故障救
   済テーブルと、(f) データ、制御又は検査の情報、又は
   それらの処理手順を記憶する制御記憶手段、とを含んで
   なるものとを備え、C.前記メモリ素子配列を、外部、又
   は内部で発生させた単数、又は複数の検査用アドレスで
   指定するとともに、外部、又は内部で発生させた検査デ
   ータを書き込み、且つ読み出して、元の検査データと比
   較して検査することにより、単数、又は複数のメモリ素
   子とデータ読み出し手段に関係する欠陥もしくは故障を
   発見し、内部、又は外部の計算手段で処理することによ
   り、欠陥もしくは故障を含むアドレスの単位、又はデー
   タ選択経路の単位で、それらの数を全体として最小化し
   て欠陥及び故障救済テーブルに登録、又は更新し、それ
   ら欠陥もしくは故障の個所、又は、領域を代わりとなる
   個所、又は領域にマッピングして救済することを特徴と
   した半導体メモリ。
6. 【請求項６】 請求項５に記載した半導体メモリにおい
   て、データ読み出し手段から得られた肯定と否定の一対
   の相補性出力が一致したことをもって、データ読み出し
   手段の故障を検出することを特徴とした半導体メモリ。
7. 【請求項７】 請求項５に記載した半導体メモリにおい
   て、半導体メモリの欠陥、又は、故障を救済するのに、
   メモリ素子に対する選択形態を「書き込み」、「読み出
   し」、及び「非選択」の３つの形態に分けて、単数もし
   くは複数の欠陥、又は故障のメモリ素子が選択されない
   ようにしたことを特徴とした半導体メモリ。
8. 【請求項８】 請求項５に記載した半導体メモリの記憶
   制御部において、各種情報及び処理手順を記憶する前記
   の制御記憶手段により、前記記憶に加えて、データの一
   時記憶、又は一時的処理のための記憶を行い、メモリ素
   子への書き込みと読み出しとの時間的非対称性を緩和し
   速やかに動作させることを特徴とした半導体メモリ。