CN101079417B - 共享参考输入的信号耦合电路及方法 - Google Patents
共享参考输入的信号耦合电路及方法 Download PDFInfo
- Publication number
- CN101079417B CN101079417B CN2006100830192A CN200610083019A CN101079417B CN 101079417 B CN101079417 B CN 101079417B CN 2006100830192 A CN2006100830192 A CN 2006100830192A CN 200610083019 A CN200610083019 A CN 200610083019A CN 101079417 B CN101079417 B CN 101079417B
- Authority
- CN
- China
- Prior art keywords
- treatment circuit
- signal
- circuit
- input
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种信号耦合电路及方法,用来将模拟输入信号耦合至一处理电路,该信号耦合电路包含有多个第一耦合单元以及一第二耦合单元。该多个第一耦合单元耦接于该处理电路的一第一输入端,分别用来接收不同的输入信号。该第二耦合单元耦接于该处理电路的一第二输入端,用来接收一共享参考信号,其中该处理电路参考该共享参考信号来处理该输入信号的部分或全部。
Description
技术领域
本发明涉及一种耦合信号的方法及其电路,尤其涉及一种共享参考信号的耦合方法及其电路。
背景技术
集成电路元件(IC)在处理信号时,由于元件内部所需要的电压准位通常与元件外部的电压准位不同,所以经常利用电容耦合的方式,将信号的交流成分耦合至元件内部,之后再依据各种应用状况而调整所需的电压准位。在耦合信号的同时,如果能将该信号的参考信号同时耦合至同一元件,则可以增加元件抗噪声的效果。如图1所示,图1为现有信号耦合电路的示意图。集成电路元件100包含有处理电路115,其正输入端接收输入信号,而负输入端则接收该输入信号的参考信号。输入信号sig_A、sig_B、sig_C分别通过电容121、122、123耦合至集成电路元件100,集成电路元件100还包含多工器(MUX)130,连接于电容121、122、123与处理电路115之间,用来从sig_A、sig B、sig_C三个信号的中择一输出至处理电路115。同样地,分别对应于sig_A、sig_B、sig_C的参考信号ref_A、ref_B、ref_C分别通过电容124、125、126耦合至集成电路元件100,且连接于电容124、125、126与处理电路115之间的多工器131用来从ref_A、ref_B、ref_C三个参考信号中择一输出至处理电路115。举例来说,当处理电路115准备对sig_B进行处理时,多工器130选择将sig_B输出至处理电路115的正输入端,并且多工器131同时选择将sig_B的参考信号ref_B输出至处理电路115的负输入端。然而,当输入信号的个数增加时,就必须新增相同数目且相对应的参考信号,然而如此一来,集成电路元件100就必须有更多的脚位,同时电路板上也需要更多的耦合电容,无形中增加许多电路成本。
发明内容
本发明所要解决的技术问题在于提供一种信号的耦合电路及其方法,利用共同的参考输入来达到减少元件脚位以及耦合电容的目的。
为实现上述目的,本发明公开一种信号耦合电路,用来将模拟输入信号耦合至一处理电路,该信号耦合电路包含有多个第一耦合单元以及一第二耦合单元。该多个第一耦合单元耦接于该处理电路的一第一输入端,分别用来接收不同的输入信号,该第一耦合单元为电容器。该第二耦合单元耦接于该处理电路的一第二输入端,用来接收一共享参考信号,其中该处理电路参考该共享参考信号来处理该输入信号的部分或全部。
本发明另公开一种信号耦合电路,用来将模拟输入信号耦合至一第一处理电路与一第二处理电路,该信号耦合电路包含有至少一第一耦合单元、至少一第二耦合单元以及一第三耦合单元。该第一耦合单元耦接于该第一处理电路的一第一输入端,用来接收至少一第一输入信号;该第二耦合单元耦接于一第二处理电路的一第一输入端,用来接收至少一第二输入信号;以及该第三耦合单元耦接于该第一处理电路的一第二输入端与该第二处理电路的一第二输入端,用来接收一共享参考信号。该第一、第二处理电路参考该共享参考信号来处理该第一、第二输入信号。该第一耦合单元、该第二耦合单元以及该第三耦合单元为电容器。
而且,为实现上述目的,本发明另公开一种将模拟输入信号耦合至一处理电路的方法,包含有:利用多个第一耦合单元来分别接收不同的输入信号,该第一耦合单元为电容器以去除该输入信号中直流成分;将该输入信号耦合至该处理电路的一第一输入端;利用一第二耦合单元来接收一参考信号;以及将该参考信号耦合至该处理电路的一第二输入端,其中该处理电路参考该参考信号来处理该输入信号的部分或全部。
本发明另公开一种将模拟输入信号耦合至一第一处理电路与一第二处理电路的方法,包含有:利用至少一第一耦合单元来接收至少一第一输入信号,并将该第一输入信号耦合至该第一处理电路的一第一输入端;利用至少一第二耦合单元来接收至少一第二输入信号,并将该第二输入信号耦合至该第二处理电路的一第一输入端;以及利用一第三耦合单元来接收一参考信号,并将该参考信号耦合至该第一处理电路的一第二输入端与该第二处理电路的一第二输入端;其中,该第一、第二处理电路参考该参考信号来处理该第一、第二输入信号。该第一耦合单元、该第二耦合单元以及该第三耦合单元为电容器,以去除接收的信号中直流成分。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为现有信号耦合电路的示意图;
图2为本发明第一实施例的信号耦合电路示意图;
图3为本发明第二实施例的信号耦合电路示意图;
图4为本发明第三实施例的信号耦合电路示意图;
图5为本发明第四实施例的信号耦合电路示意图;
图6为本发明第五实施例的信号耦合电路示意图;
图7为本发明第六实施例的信号耦合电路示意图;
图8为本发明第七实施例的信号耦合电路示意图;
图9为本发明第八实施例的信号耦合电路示意图;
其中,附图标记:
100、200、250、300、400、500、600、700集成电路元件
115、215、510、520处理电路
121、122、123、124、125、126、221、222、223、224、225、226、531、532、535、536、537耦合单元
130、131、230、235、310、610、620多工器
410、420、430、440、450、710、720、730箝位电路
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中普通技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语,故应解释成「包含但不限定于」。以外,「耦接」一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其它装置或连接手段间接地电气连接至该第二装置。
如图2所示,图2为本发明第一实施例的示意图。集成电路元件200中的处理电路215在其中一个输入端(在此以正输入端为例)接收输入信号sig_A、sig_B、sig_C,并在另一输入端(在此以负输入端为例)共同接收参考信号ref_A、ref_B、ref_C。ref_A、ref_B、ref_C分别为输入信号sig_A、sig_B、sig_C的参考信号,一般而言,在同一块电路板上,绝大多数的信号会以同一个参考点(例如接地点)来作为其参考信号,因此,不论是参考信号ref_A、ref_B或是ref_C都可以作为输入信号sig_A、sig_B、sig_C的共享参考信号。输入信号sig_A、sig_B、sig_C一般而言为模拟信号,而处理电路215则为处理该输入信号sig_A、sig_B、sig_C的电路,举例来说,处理电路215可以是滤波器、模拟数字转换器(ADC)、放大器或信号缓冲器(buffer)。图2显示,三个参考信号ref_A、ref_B、ref_C(即共享参考信号)经由共同的耦合单元224输入至处理电路215的负输入端,另一方面,输入信号sig_A、sig_B、sig_C则分别通过耦合单元221、222、223输入至处理电路215的正输入端,不论处理电路215正在对参考信号ref_A、ref_B、ref_C的何者进行处理,其统一参考由该耦合单元224所接收的共享参考信号ref_A、ref_B或ref_C,也就是说,该处理电路参考共享参考信号来处理全部的输入信号。如上所述,如果三个参考信号ref_A、ref_B、ref_C同时指到同一个参考点,例如接地点,则耦合单元224可以仅接收三个参考信号ref_A、ref_B、ref_C的其中一个(例如参考信号ref_B),并将其耦合至处理电路215。在本实施例中,耦合单元221、222、223及224利用电容来完成,而且该处理电路215可以选择性地包含箝位电路(clamp),用来调整输入信号sig_A、sig_B、sig_C以及参考信号ref_A、ref_B、ref_C的直流准位。此外,集成电路元件200还包含一个多工器(MUX)230,耦接于耦合单元221、222、223与处理电路215之间。耦合单元221、222、223将输入信号sig_A、sig_B、sig_C耦合至多工器230,多工器230负责从输入信号sig_A、sig_B、sig_C中选择并输出一待处理信号至处理电路215,以供后续处理。在此实施例中,输入信号sig_A、sig_B、sig_C分别通过各自的耦合单元传输至集成电路元件200,然而其各自的参考信号ref_A、ref_B、ref_C形成一共享参考信号并通过同一个耦合单元224而输入至集成电路元件200。因此,不但集成电路元件200可以减少脚位(pin),而且电路板上的耦合单元也可以减少,节省更多的电路成本。
如图3所示,图3为本发明第二实施例的示意图。在此实施例中,处理电路215的负输入端耦接两个耦合单元225、226,耦合单元225接收参考信号ref_A、ref_B、ref_C中的多个,例如参考信号ref_A及ref_B,另一个耦合单元226则接收其余的参考信号,在本实施例中即参考信号ref_C,其中参考信号ref_A及ref_B即构成一个共享的参考信号。集成电路元件250除了包含原本的处理电路215以及多工器230之外,还包含多工器235。多工器235选择将耦合单元225所接收的共享参考信号ref_A、ref_B或是将耦合单元226所接收的参考信号ref_C输出至处理电路215,以供后续处理。更明确地说,处理电路215参考共享参考信号来处理该输入信号的一部分,即sig_A及sig_B,而参考参考信号ref_C来处理该输入信号sig_C。其中一种较佳实施例为,使用同样的多工器来完成多工器230与多工器235。在本实施例中,耦合单元225及226利用电容来完成,而其余标号与第一实施例相同的元件,其功能与运作方式都与第一实施例相同。
如图4所示,图4为本发明第三实施例的示意图。在这个实施例中,除了集成电路元件300还包含有一个多工器310之外,其余电路的运作方式都与第一个实施例相同。多工器310耦接于耦合单元224与处理电路215之间,目的在于提供电路的对衬性,使得输入信号sig_A、sig_B、sig_C与共享参考信号ref_A、ref_B、ref_C所观察到的输入阻抗能更趋相同,其中一种较佳实施例为,使用同样的多工器来完成多工器230与多工器310。
如图5所示,图5为本发明第四实施例的示意图。集成电路元件400中还包含有箝位电路410、420,分别耦接于处理电路215的两输入端。箝位电路410用来调整输入信号sig_A、sig_B、sig_C在集成电路元件400内部的直流准位,而箝位电路420则用来调整共享参考信号ref_A、ref_B、ref_C在集成电路元件400内部的直流准位。箝位电路410与箝位电路420视后端处理电路215的应用状况,可以提供相同或不同的直流准位。箝位电路410、420的实施方式有许多,常见的有利用一个大电阻将输入端耦合至设定的电压准位,或是利用一个时序控制开关,在适当的时间将输入端与设定的电压准位导通,以调整输入端的直流准位。在这个实施例中,元件标号与第一实施例相同者,其功能与运作方式都与第一实施例相同,唯该处理电路215则可以不再包含额外的箝位电路。然而,输入信号sig_A、sig_B、sig_C可以有各自的箝位电路,如图6所示,箝位电路430、440、450分别耦接于耦合单元221、222、223,用来调整输入信号sig_A、sig_B、sig_C的直流准位。箝位电路430、440、450可以位于集成电路元件的内部或者外部,同理箝位电路420也可以位于集成电路元件的外部,图6所示仅为其中一种施例方式,然不应以此实施例来限制本发明的范围。同样地,图6中元件标号与第一实施例相同者,其功能与运作方式都与第一实施例相同,然该处理电路215则可以不再包含额外的箝位电路。
如图7所示,图7为本发明第六实施例的示意图。集成电路元件500包含两个处理电路510、520,处理电路510与处理电路520互相独立,也即处理电路510的操作与处理电路520的操作互不影响。输入信号sig_A通过耦合单元531传送至集成电路元件500,更具体说,传送至处理电路510的其中一个输入端(在此以正输入端为例);输入信号sig_B通过耦合单元536传送至集成电路元件500,更具体说,传送至处理电路520的其中一个输入端(在此以正输入端为例);处理电路510以及处理电路520所参考的参考信号ref_A与ref_B通过同一个耦合单元535耦合至集成电路元件500,更具体说,耦合至处理电路510以及处理电路520的另一输入端(在此以负输入端为例)。参考信号ref_A与ref_B分别为输入信号sig_A、sig_B的参考信号,一般而言,在同一块电路板上,绝大多数的信号会以同一个参考点(例如接地点)来作为其参考信号,因此大多数的时候,参考信号ref_A与参考信号ref_B可以取自同一参考点,也即两者可以构成一个共享参考信号。与第一实施例相同,输入信号sig_A、sig_B一般而言为模拟信号,而处理电路510、520则为分别处理该输入信号sig_A、sig_B的电路,举例来说,处理电路510、520可以是滤波器、模拟数字转换器、放大器或信号缓冲器。处理电路510、520两者同时参考耦合单元535所接收的共享参考信号ref_A、ref_B,如上所述,如果参考信号ref_A、ref_B同时指到同一个参考点,例如接地点,则耦合单元535可以仅接收此二个参考信号ref_A、ref_B的其中一个(例如参考信号ref_B)来当作共享参考信号,并将其耦合至处理电路510、520。如此一来,不但集成电路元件500中两个互为独立的处理电路510以及处理电路520可以共享同一个共享参考信号,以节省集成电路元件500的脚位,而且在电路版上参考信号之间也可以共享同一个耦合单元,进一步减少元件的使用量,以降低成本。在本实施例中,耦合单元531、535及536利用电容来完成,而且处理电路510、520可以选择性地包含箝位电路,用来调整输入信号sig_A、sig_B以及共享参考信号ref_A、ref_B的直流准位。虽然这个实施例仅以两个处理电路为例,然而若有更多的处理电路共享同一耦合单元也为本发明所保护的范围。
如图8所示,图8为本发明第七实施例的示意图。此实施例中,集成电路元件600中的处理电路510的其中一输入端(在此以正输入端为例)通过多工器610连接至耦合单元531、532,耦合单元531、532分别用来接收输入信号sig_A与sig_B。依处理电路510的操作情形,多工器610可以选择将输入信号sig_A或sig_B传输至处理电路510。另一方面,处理电路520的其中一输入端(在此以正输入端为例)通过多工器620连接至耦合单元536、537,耦合单元536、537分别用来接收输入信号sig_C与sig_D。依处理电路520的操作情形,多工器620可以选择将输入信号sig_C或sig_D传输至处理电路520。在此实施例中,虽然处理电路510、520的其中一个输入端分别接收多个信号,然而处理电路510、520的另一个输入端(在此以负输入端为例)却可以共享同一个耦合单元535来接收分别对应于输入信号sig_A、sig_B、sig_C、sig_D的参考信号ref_A、ref_B、ref_C、ref_D。一般而言,在同一块电路板上,绝大多数的信号会以同一个参考点(例如接地点)来作为其参考信号,因此大多数的时候,参考信号ref_A、ref_B、ref_C、ref_D可以取自同一参考点,也即可以形成一个共享参考信号。同上一个实施例,输入信号sig_A、sig_B、sig_C、sig_D一般而言为模拟信号,耦合单元531、532、535、536、537利用电容来完成。在本实施例中,集成电路元件600可以选择性地包含另一个多工器(未显示),耦接于耦合单元535与处理电路510、520之间,以使参考信号ref_A、ref_B、ref_C、ref_D所观察到的输入阻抗与输入信号sig_A、sig_B、sig_C、sig_D所观察到的输入阻抗更趋接近。在这个实施例中,元件标号与第四实施例相同者,其功能与运作方式都与第六实施例相同。
如图9所示,图9为本发明第八实施例的示意图。在这个实施例中,除了集成电路元件700还包含有三个箝位电路710、720、730之外,其余电路的运作方式都与第六实施例相同。集成电路元件700内所包含的箝位电路710、720、730,分别用来调整输入信号sig_A、输入信号sig_B与共享参考信号ref_A、ref_B的直流准位。同样地,箝位电路710、720、730视后端处理电路510、520的应用状况,可以提供相同或不同的直流准位。箝位电路710、720、730的实施方式有许多,常见的有利用一个大电阻将输入端耦合至设定的电压准位,或是利用一个时序控制开关,在适当的时间将输入端与设定的电压准位导通,以调整输入端的直流准位。与第五实施例相同,箝位电路710、720、730也可位于集成电路元件的外部。
综上所述,在任何运用信号耦合的电路中,相较于现有将各别的参考信号由各自的耦合单元耦合至集成电路元件不同的脚位,本案利用单一个耦合单元将对应于多个不同输入信号的共享参考信号耦合至集成电路元件的同一个脚位,如此可以节省集成电路元件的脚位数,以及耦合单元的个数,达到缩小元件尺寸以及降低成本的目的。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (24)
1.一种信号耦合电路,用来将模拟输入信号耦合至一处理电路,其特征在于,包含有:
多个第一耦合单元,耦接于该处理电路的一第一输入端,分别用来接收不同的输入信号,该第一耦合单元为电容器;
一第一多工器,耦接于该第一耦合单元与该处理电路之间,用来自该输入信号中选取一个并传输至该处理电路;
以及
一第二耦合单元,耦接于该处理电路的一第二输入端,用来接收一共享参考信号,其中该处理电路参考该共享参考信号来处理该输入信号的部分或全部,该第二耦合单元为电容器。
2.根据权利要求1所述的信号耦合电路,其特征在于,还包含有:一第二多工器,耦接于该第二耦合单元与该处理电路之间。
3.根据权利要求1所述的信号耦合电路,其特征在于,该处理电路为一模拟数字转换器。
4.根据权利要求1所述的信号耦合电路,其特征在于,还包含有:至少一箝位电路,耦接于该处理电路的该第一输入端,用来调整该输入信号的直流电压准位。
5.根据权利要求1所述的信号耦合电路,其特征在于,还包含有:一箝位电路,耦接于该处理电路的该第二输入端,用来调整该共享参考信号的直流电压准位。
6.一种信号耦合电路,用来将模拟输入信号耦合至一第一处理电路与一第二处理电路,其特征在于,包含有:
至少一第一耦合单元,耦接于该第一处理电路的一第一输入端,用来接收至少一第一输入信号;
至少一第二耦合单元,耦接于该第二处理电路的一第一输入端,用来接收至少一第二输入信号;以及
一第三耦合单元,耦接于该第一处理电路的一第二输入端与该第二处理电路的一第二输入端,用来接收一共享参考信号;
其中,该第一、第二处理电路参考该共享参考信号来处理该第一、第二输入信号;该第一耦合单元、该第二耦合单元以及该第三耦合单元为电容器。
7.根据权利要求6所述的信号耦合电路,其特征在于,还包含有:一第一多工器,耦接于该第一耦合单元与该第一处理电路之间,用来自该第一输入信号中选取一个并传输至该第一处理电路。
8.根据权利要求6所述的信号耦合电路,还包含有:一第二多工器,耦接于该第二耦合单元与该第二处理电路之间,用来自该第二输入信号中选取一个并传输至该第二处理电路。
9.根据权利要求7或8所述的信号耦合电路,其特征在于,还包含有:一第三多工器,耦接于该第三耦合单元与该第一、第二处理电路之间。
10.根据权利要求6所述的信号耦合电路,其特征在于,该第一、第二处理电路为一模拟数字转换器。
11.根据权利要求6所述的信号耦合电路,其特征在于,还包含有:至少一箝位电路,耦接于该第一处理电路的该第一输入端,用来调整该第一输入信号的直流电压准位。
12.根据权利要求6所述的信号耦合电路,其特征在于,还包含有:至少一箝位电路,耦接于该第二处理电路的该第一输入端,用来调整该第二输入信号的直流电压准位。
13.根据权利要求6所述的信号耦合电路,其特征在于,还包含有:一箝位电路,耦接于该第一处理电路的该第二输入端与该第二处理电路的该第二输入端,用来调整该共享参考信号的直流电压准位。
14.一种将模拟输入信号耦合至一处理电路的方法,其特征在于,包含有:
利用多个第一耦合单元来分别接收不同的输入信号,该第一耦合单元为电容器以去除该输入信号中直流成分;
利用耦接于该第一耦合单元与该处理电路之间的第一多工器,自该输入信号中选取一个,将该选取的输入信号输入至该处理电路的一第一输入端;
利用一第二耦合单元来接收一参考信号,该第二耦合单元为电容器;
以及
将该参考信号耦合至该处理电路的一第二输入端,其中该处理电路参考该参考信号来处理该输入信号的部分或全部。
15.根据权利要求14所述的方法,其特征在于,该处理电路为一模拟数字转换器。
16.根据权利要求14所述的方法,其特征在于,还包含有:在该处理电路处理该输入信号前,调整该输入信号的直流电压准位。
17.根据权利要求14所述的方法,其特征在于,还包含有:在该处理电路接收该参考信号前,调整该参考信号的直流电压准位。
18.一种将模拟输入信号耦合至一第一处理电路与一第二处理电路的方法,其特征在于,包含有:
利用至少一第一耦合单元来接收至少一第一输入信号,并将该第一输入信号耦合至该第一处理电路的一第一输入端;
利用至少一第二耦合单元来接收至少一第二输入信号,并将该第二输入信号耦合至该第二处理电路的一第一输入端;以及
利用一第三耦合单元来接收一参考信号,并将该参考信号耦合至该第一处理电路的一第二输入端与该第二处理电路的一第二输入端;
其中,该第一、第二处理电路参考该参考信号来处理该第一、第二输入信号,该第一耦合单元、该第二耦合单元以及该第三耦合单元为电容器,以去除接收的信号中直流成分。
19.根据权利要求18所述的方法,其特征在于,还包含有:自该第一输入信号中选取一个并传输至该第一处理电路。
20.根据权利要求18所述的方法,其特征在于,还包含有:自该第二输入信号中选取一个并传输至该第二处理电路。
21.根据权利要求18所述的方法,其特征在于,该第一、第二处理电路为一模拟数字转换器。
22.根据权利要求18所述的方法,其特征在于,还包含有:在该第一处理电路处理该第一输入信号前,调整该第一输入信号的直流电压准位。
23.根据权利要求18所述的方法,其特征在于,还包含有:在该第二处理电路处理该第二输入信号前,调整该第二输入信号的直流电压准位。
24.根据权利要求18所述的方法,其特征在于,还包含有:在该第一、第二处理电路接收该参考信号前,调整该参考信号的直流电压准位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100830192A CN101079417B (zh) | 2006-05-25 | 2006-05-25 | 共享参考输入的信号耦合电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006100830192A CN101079417B (zh) | 2006-05-25 | 2006-05-25 | 共享参考输入的信号耦合电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101079417A CN101079417A (zh) | 2007-11-28 |
CN101079417B true CN101079417B (zh) | 2010-11-10 |
Family
ID=38906773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100830192A Active CN101079417B (zh) | 2006-05-25 | 2006-05-25 | 共享参考输入的信号耦合电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101079417B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103916569B (zh) * | 2013-01-05 | 2017-04-19 | 晨星软件研发(深圳)有限公司 | 信号耦合电路与信号耦合方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811017A (en) * | 1987-07-20 | 1989-03-07 | Zdzislaw Gulczynski | Digital-to-analog converter |
CN1229540A (zh) * | 1996-05-07 | 1999-09-22 | Arm有限公司 | 具有参考信号的数-模转换器 |
-
2006
- 2006-05-25 CN CN2006100830192A patent/CN101079417B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811017A (en) * | 1987-07-20 | 1989-03-07 | Zdzislaw Gulczynski | Digital-to-analog converter |
CN1229540A (zh) * | 1996-05-07 | 1999-09-22 | Arm有限公司 | 具有参考信号的数-模转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN101079417A (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823798B2 (en) | Capacitive sensor device and method of operation | |
EP2651032B1 (en) | Tunable capacitor | |
US20020113724A1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
US9235542B2 (en) | Signal switching circuit and peripheral component interconnect express connector assembly having the signal switching circuit | |
DE102015121472A1 (de) | Sar-adcs mit dediziertem referenzkondensator für jeden bit-kondensator | |
WO2002044996A2 (en) | Integrated circuit for conditioning and conversion of bi-directional discrete and analog signals | |
US20170184669A1 (en) | Test circuit board adapted to be used on peripheral component interconnect express slot | |
CN107733436A (zh) | N位混合结构模数转换器及包含其的集成电路芯片 | |
US8933704B2 (en) | Capacitive load testing device of power supply | |
CN106160745B (zh) | 模拟数字转换装置及其初始化方法 | |
CN103916116A (zh) | 接口电平转换装置 | |
US20030233507A1 (en) | Electronic card with multiple interfaces | |
US10817451B1 (en) | Methods and system for an integrated circuit | |
CN101079417B (zh) | 共享参考输入的信号耦合电路及方法 | |
EP2965428B1 (en) | Variable voltage level translator | |
CN201118549Y (zh) | 共享参考输入的信号耦合电路 | |
KR101898341B1 (ko) | Ssd 테스트 장치 | |
US8466817B2 (en) | Electronic device and method for driving an internal function block of a processor of the electronic device to operate in a linear region | |
CN105183681A (zh) | 控制芯片及具有控制芯片的控制装置 | |
CN108593723A (zh) | 一种基于时序法的ad7746电容采集系统 | |
US6563363B1 (en) | Switched capacitor comparator network | |
US9262358B2 (en) | Expresscard adapter and electronic device | |
US20150263745A1 (en) | Distributed Gain Stage for High Speed High Resolution Pipeline Analog to Digital Converters | |
CN108540111A (zh) | 压力检测电路以及电子设备 | |
CN104934823A (zh) | Usb集线器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MediaTek.Inc Address before: Hsinchu County, Taiwan, China Patentee before: MStar Semiconductor Co., Ltd. |