CN105183681A - 控制芯片及具有控制芯片的控制装置 - Google Patents

控制芯片及具有控制芯片的控制装置 Download PDF

Info

Publication number
CN105183681A
CN105183681A CN201510494858.2A CN201510494858A CN105183681A CN 105183681 A CN105183681 A CN 105183681A CN 201510494858 A CN201510494858 A CN 201510494858A CN 105183681 A CN105183681 A CN 105183681A
Authority
CN
China
Prior art keywords
pin
input
path
output pin
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510494858.2A
Other languages
English (en)
Other versions
CN105183681B (zh
Inventor
邱灏轩
赖彦廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wei Feng Electronic Ltd By Share Ltd
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN105183681A publication Critical patent/CN105183681A/zh
Application granted granted Critical
Publication of CN105183681B publication Critical patent/CN105183681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

一种控制芯片及具有控制芯片的控制装置。该控制芯片通过一第一输入输出引脚以及一第二输入输出引脚耦接一第一外部芯片，并包括一第一接口模块、一第二接口模块、一第一切换单元以及一控制单元。第一接口模块具有一第一引脚以及一第二引脚。第一引脚电性连接第一输入输出引脚。第二接口模块具有一第三引脚。第一切换单元提供一第一路径在第二引脚与第二输入输出引脚之间，并提供一第二路径在第三引脚与第二输入输出引脚之间，并根据一第一控制信号导通第一或第二路径。控制单元产生第一控制信号。

Description

控制芯片及具有控制芯片的控制装置
技术领域
本发明涉及一种控制芯片，特别涉及一种可根据不同通信协议与一外部芯片沟通的控制芯片。
背景技术
一般而言，主机可通过一传输线与一外部装置进行沟通。主机可能供电予外部装置，或是与外部装置进行数据传输。通常主机内部具有许多芯片，用以提供电源或数据予外部装置。该等芯片之间的通信协议并不相同。因此，主机内部的主机板制造商必须采用多颗芯片进行整合以提供多种接口给外部装置使用。然而，这些接口占据太多空间，因而降低主机板的可使用空间。
发明内容
本发明提供一种控制芯片，通过一第一输入输出引脚以及一第二输入输出引脚耦接一第一外部芯片，并包括一第一接口模块、一第二接口模块、一第一切换单元以及一控制单元。第一接口模块具有一第一引脚以及一第二引脚。第一引脚电性连接第一输入输出引脚。第二接口模块具有一第三引脚。第一切换单元提供一第一路径在第二引脚与第二输入输出引脚之间，并提供一第二路径在第三引脚与第二输入输出引脚之间，并根据一第一控制信号导通第一或第二路径。控制单元产生第一控制信号。当第一路径导通时，第一接口模块控制第一及第二输入输出引脚的电压电平。当第二路径导通时，第二接口模块控制第二输入输出引脚的电压电平。
本发明还提供一种控制装置，包括一连接端口、一第一外部芯片以及一控制芯片。连接端口用以耦接一外部装置。第一外部芯片通过连接端口与外部装置沟通。控制芯片通过一第一输入输出引脚以及一第二输入输出引脚耦接第一外部芯片，并包括一第一接口模块、一第二接口模块、一第一切换单元以及一控制单元。第一接口模块具有一第一引脚以及一第二引脚。第一引脚电性连接第一输入输出引脚。第二接口模块具有一第三引脚。第一切换单元提供一第一路径在第二引脚与第二输入输出引脚之间，并提供一第二路径在第三引脚与第二输入输出引脚之间，并根据一第一控制信号导通第一或第二路径。控制单元产生第一控制信号。当第一路径导通时，第一接口模块控制第一及第二输入输出引脚的电压电平。当第二路径导通时，第二接口模块控制第二输入输出引脚的电压电平。
为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
附图说明
图1及图3为本发明的控制系统的可能实施例。
图2A、图2B及图4为本发明的控制芯片的可能实施例。
【符号说明】
100、300：控制系统、110、310：控制装置；120、320、330：外部装置；130、340、350：传输线；111、311、200A、200B、400：控制芯片；112、312、313：外部芯片；113、314、315：连接端口；IO1～IO8：输入输出引脚；210A、210B、410：控制单元；240A、240B、450、460：切换单元；ST1～ST3：触发信号；SC1、SC2：控制信号；220A、230A、220B、230B、420、430、440：接口模块；P1～P12：引脚；PA1～PA8：路径。
具体实施方式
图1为本发明的控制系统的示意图。如图所示，控制系统100包括一控制装置110以及一外部装置120。控制装置110通过一传输线130耦接外部装置120，用以进行数据及电源传输。本发明并不限定传输线130的种类。在一可能实施例中，传输线130为一USB传输线。
控制装置110包括一控制芯片111、一外部芯片112与一连接端口113。如图所示，控制芯片111通过输入输出引脚IO1及IO2耦接外部芯片112，但并非用以限制本发明。在其它实施例中，控制芯片111通过三个以上的输入输出引脚耦接外部芯片112。
在本实施例中，控制芯片111可选择性地利用输入输出引脚IO1及IO2与外部芯片112进行沟通，或是仅利用输入输出引脚IO2与外部芯片112进行沟通。举例而言，控制装置110的制造商可事先得知外部芯片112的种类，故可事先将相对应的程序代码存储于控制芯片111中。控制芯片111可根据本身所存储的程序代码，得知外部芯片112的种类。
假设，当控制芯片111执行完该程序代码后，得知外部芯片112为一第一种类的芯片时，控制芯片111便利用第一通信协议，并通过输入输出引脚IO1及IO2与外部芯片112进行沟通。在此例中，外部芯片112可能为一电源开关(powerswitch)或是一电源调节器(powerregulator)，但并非用以限制本发明。
在另一可能实施例中，当控制芯片111执行完该程序代码后，得知外部芯片112为一第二种类的芯片时，控制芯片111利用一第二通信协议，并通过输入输出引脚IO2与外部芯片112进行沟通。在此例中，外部芯片112为一支持内部整合电路(Inter-IntegratedCircuit；I2C)的芯片，但并非用以限制本发明。在本实施例中，输入输出引脚IO2作为一共用引脚。
连接端口113耦接外部芯片112，用以在外部装置120与外部芯片112之间传送数据或电源。在一可能实施例中，连接端口113为一USB3.0TYPE-C的连接端口，但并非用以限制本发明。
图2A为本发明的控制芯片的一可能实施例。如图所示，控制芯片200A包括一控制单元210A、接口模块220A、230A以及一切换单元240A。控制单元210A根据内部或外部的存储单元(未显示)所存储的一程序代码，触发相对应的接口模块，用以控制输入输出引脚IO1与IO2的电压电平。在一可能实施例中，控制单元210A可作为一集线控制器(Hubcontroller)，但并非用以限制本发明。
接口模块220A接收触发信号ST1，并具有引脚P1及P2。引脚P1耦接输入输出引脚IO1。引脚P2耦接切换单元240A。本发明并不限定接口模块220A的种类。在一可能实施例中，接口模块220A为一电源控制接口逻辑电路(powercontrollerI/Flogic)，用以通过输入输出引脚IO1与IO2提供电源控制接口逻辑的信号予外部芯片112。
接口模块230A接收触发信号ST2，并具有引脚P3。引脚P3耦接切换单元240A。当接口模块230A被触发时，便控制输入输出引脚IO2的电压电平。本发明并不限定接口模块230A的内部架构。在一可能实施例中，接口模块230A所控制的输入输出引脚的数量小于接口模块220A所控制的输入输出引脚的数量。
切换单元240A接收控制信号SC1，并根据控制信号SC1控制路径PA1及PA2的导通状态。如图所示，引脚P2与输入输出引脚IO2之间具有路径PA1。引脚P3与输入输出引脚IO2之间具有路径PA2。在一可能实施例中，切换单元240A为一多工器，但并非用以限制本发明。
控制单元210A根据本身或外部一寄存器所存储的一程序代码，触发接口模块220A或230A。举例而言，当程序代码指示控制单元210A触发接口模块220A时，在控制单元210A通过控制信号SC1导通路径PA1，再通过触发信号ST1，触发接口模块220A，用以令接口模块220A控制输入输出引脚IO1与IO2的电压电平。在另一可能实施例中，当程序代码指示控制单元210A触发接口模块230A时，控制单元210A通过控制信号SC1，导通路径PA2，再通过触发信号ST2，触发接口模块230A，用以令接口模块230A控制输入输出引脚IO2的电压电平。
图2B为本发明的控制芯片的另一可能实施例。图2B相似图2A，不同之处在于控制芯片200B通过三输入输出引脚IO1～IO3耦接一外部芯片。如图所示，切换单元240B在输入输出引脚IO3与接口模块230B的一引脚P4之间提供一路径PA3，并根据控制信号SC1导通路径PA3。在一可能实施例中，当控制单元210B通过控制信号SC1导通路径PA2与PA3时，输入输出引脚IO2及IO3的电压电平由接口模块230B所控制。在一可能实施例中，接口模块230B是根据一内部整合电路(Inter-IntegratedCircuit；I2C)协议控制输入输出引脚IO2及IO3的电压电平。
在另一可能实施例中，切换单元240B在输入输出引脚IO3与接口模块220B的一引脚P5之间提供一路径PA4，并根据控制信号SC1决定是否导通路径PA4。当控制单元210B通过控制信号SC1导通路径PA1与PA4时，输入输出引脚IO1～IO3的电压电平由接口模块220B所控制。
图3为本发明的控制系统的另一可能实施例。在本实施例中，控制系统300包括一控制装置310与外部装置320与330，但并非用以限制本发明。在其它实施例中，外部装置的数量大于3。如图所示，控制装置310通过传输线340与外部装置320进行沟通，并通过传输线350与外部装置330进行沟通，如传送数据与电源。在一可能实施例中，传输线340与350均为USB连接线，但并非用以限制本发明。在其它实施例中，传输线340与350为不同种类的传输线。
控制装置310包括一控制芯片311、外部芯片312、313、连接端口314及315。控制芯片311通过输入输出引脚IO1～IO4耦接外部芯片312。外部芯片312耦接连接端口314，用以通过连接端口314提供数据和/或电源予外部装置320。在本实施例中，控制芯片311也通过输入输出引脚IO5～IO8耦接外部芯片313。外部芯片313耦接连接端口315，用以通过连接端口315提供数据和/或电源予外部装置330。
在本实施例中，控制芯片311通过四输入输出引脚耦接单一外部芯片，但并非用以限制本发明。在其它实施例中，控制芯片311通过至少一输入输出引脚耦接一外部芯片。另外，在其它实施例中，控制芯片311耦接外部芯片312的输入输出引脚的数量不同于耦接外部芯片313的输入输出引脚的数量。
控制芯片311根据本身所存储的一程序代码，决定与外部芯片312与313的通信协议的种类。在一可能实施例中，控制芯片311与外部芯片312与313之间的通信协议为第一通信协议。在此例中，控制芯片311通过输入输出引脚IO1-IO4与外部芯片312进行沟通，以及通过输入输出引脚IO5-IO8与外部芯片313进行沟通。
在另一可能实施例中，控制芯片311与外部芯片312之间的通信协议为第一通信协议，而与外部芯片313之间的通信协议为第二通信协议。在此例中，控制芯片311通过输入输出引脚IO1-IO4与外部芯片312进行沟通，并通过输入输出引脚IO5-IO6与外部芯片313进行沟通。
在其它实施例中，控制芯片311与外部芯片312与313之间的通信协议为第二通信协议。在此例中，控制芯片311通过输入输出引脚IO3-IO4与外部芯片312进行沟通，以及通过输入输出引脚IO5-IO6与外部芯片313进行沟通。在本实施例中，输入输出引脚IO3-IO6作为共用引脚。不论控制芯片311与外部芯片312与313之间的通信协议的种类为何，输入输出引脚IO3-IO6都会被使用到。
图4为本发明的控制芯片的一可能实施例。如图所示，控制芯片400包括一控制单元410、接口模块420-440、切换单元450与460。接口模块420接收触发信号ST1，并具有引脚P1～P4。引脚P1与P2分别耦接输入输出引脚IO1与IO2。引脚P3与P4耦接切换单元450。在一可能实施例中，接口模块420为一电源控制逻辑电路，用以提供一组电源控制信号。
接口模块430接收触发信号ST2，并具有引脚P5～P8。引脚P5与P6耦接切换单元450。引脚P7与P8耦接切换单元460。在一可能实施例中，接口模块430具有一内部整合电路(I2C)，用以提供两组内部整合电路(I2C)的信号。
接口模块440接收触发信号ST3，并具有引脚P9～P12。引脚P9与P10耦接切换单元460。引脚P11与P12分别连接输入输出引脚IO7与IO8。在一可能实施例中，接口模块440的种类与接口模块420的种类相同，均为电源控制逻辑电路。
切换单元450根据控制信号SC1控制路径PA1～PA4的导通状态。如图所示，路径PA1设置在输入输出引脚IO3与引脚P3之间。路径PA2设置在输入输出引脚IO3与引脚P5之间。路径PA3设置在输入输出引脚IO4与引脚P4之间。路径PA4设置在输入输出引脚IO4与引脚P6之间。在一可能实施例中，切换单元450为一多工器，但并非用以限制本发明。
切换单元460根据控制信号SC2决定路径PA5～PA8的导通状态。如图所示，路径PA5设置在输入输出引脚IO5与引脚P7之间。路径PA6设置在输入输出引脚IO5与引脚P9之间。路径PA7设置在输入输出引脚IO6与引脚P8之间。路径PA8设置在输入输出引脚IO6与引脚P10之间。在一可能实施例中，切换单元460为一多工器，但并非用以限制本发明。
控制单元410根据内部或外部的一寄存器所存储的一程序代码，产生控制信号SC1与SC2。举例而言，在控制芯片410一开始上电时，控制芯片410会由外部的一存储器中载入一寄存器的值，用以控制切换单元450与460。
在一可能实施例中，控制单元410通过控制信号SC1与SC2导通路径PA1、PA3、PA6、PA8，并不导通路径PA2、PA4、PA5、PA7。此时，控制单元410通过控制信号ST1与ST3触发接口模块420与440时，输入输出引脚IO1～IO4便由接口模块420所控制，同时，输入输出引脚IO5～IO8由接口模块440所控制。
在另一可能实施例中，控制单元410通过控制信号SC1与SC2导通路径PA2、PA4、PA5、PA7，并不导通路径PA1、PA3、PA6、PA8。此时，控制单元410通过控制信号ST2触发接口模块430时，输入输出引脚IO3～IO6便由接口模块430所控制。
在其它实施例中，控制单元410通过控制信号SC1与SC2导通路径PA1、PA3、PA5、PA7，并不导通路径PA2、PA4、PA6、PA8。当控制单元410通过控制信号ST1与ST2触发接口模块420与430时，输入输出引脚IO1～IO4由接口模块420所控制，而输入输出引脚IO5～IO6由接口模块430所控制。同样地，当路径PA2、PA4、PA6、PA8被导通并且路径PA1、PA3、PA5、PA7不被导通时，控制单元410通过控制信号ST2与ST3触发接口模块430与440，输入输出引脚IO3～IO4由接口模块430所控制，而输入输出引脚IO5～IO8由接口模块440所控制。
藉由以上的设计，利用共用部分的输入输出引脚(如图1的IO2或是图3的IO3-IO6)传输不同通信协议的信号供外部芯片使用，可节省不必要的额外引脚，进而使芯片的制造成本降低与节省芯片中布线的面积。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属领域技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (16)

1.一种控制芯片，通过第一输入输出引脚以及第二输入输出引脚耦接第一外部芯片，并包括：
第一接口模块，具有第一引脚以及第二引脚，该第一引脚电性连接该第一输入输出引脚；
第二接口模块，具有第三引脚；
第一切换单元提供第一路径在该第二引脚与该第二输入输出引脚之间，提供第二路径在该第三引脚与该第二输入输出引脚之间，并根据第一控制信号导通该第一或第二路径；以及
控制单元，产生该第一控制信号，其中当该第一路径导通时，该第一接口模块控制该第一及第二输入输出引脚的电压电平，当该第二路径导通时，该第二接口模块控制该第二输入输出引脚的电压电平。
2.如权利要求1所述的控制芯片，还包括第三输入输出引脚，该第一切换单元在该第三输入输出引脚与该第二接口模块的第四引脚之间提供第三路径，并根据该控制信号导通该第三路径，当该第二及第三路径导通时，该第二接口模块根据内部整合电路协议控制该第二及第三输入输出引脚的电压电平。
3.如权利要求2所述的控制芯片，其中该第一切换单元在该第三输入输出引脚与该第一接口模块的第五引脚之间提供第四路径，并根据该控制信号导通该第四路径，当该第一及第四路径导通时，该第一接口模块控制该第一、第二及第三输入输出引脚的电压电平。
4.如权利要求1所述的控制芯片，还包括：
第三接口模块，并配置第四引脚以及第五引脚，该第四引脚电性连接第三输入输出引脚；以及
第二切换单元，提供第三路径在该第五引脚与第四输入输出引脚之间，提供第四路径在该第二接口模块的第六引脚与该第四输入输出引脚之间，并根据该控制单元所产生的第二控制信号导通该第三或第四路径，
其中当该第三路径被导通时，该第三接口模块控制该第三及第四输入输出引脚的电压电平，当该第四路径被导通时，该第二接口模块控制该第四输入输出引脚的电压电平。
5.如权利要求4所述的控制芯片，其中该控制单元通过该第一及第二控制信号导通该第一及第三路径，并不导通该第二及第四路径。
6.如权利要求4所述的控制芯片，其中该控制单元通过该第一及第二控制信号导通该第二及第四路径，并且不导通该第一及第三路径。
7.如权利要求4所述的控制芯片，其中该控制单元通过该第一及第二控制信号导通该第一及第四路径，并且不导通该第二及第三路径。
8.如权利要求4所述的控制芯片，其中该第三及第四输入输出引脚耦接一第二外部芯片。
9.一种控制装置，包括：
连接端口，用以耦接外部装置；
第一外部芯片，通过该连接端口与该外部装置沟通；以及
控制芯片，通过第一输入输出引脚以及第二输入输出引脚耦接该第一外部芯片，并包括：
第一接口模块，具有第一引脚以及第二引脚，该第一引脚电性连接该第一输入输出引脚；
第二接口模块，具有第三引脚；
第一切换单元，提供第一路径在该第二引脚与该第二输入输出引脚之间，提供第二路径在该第三引脚与该第二输入输出引脚之间，并根据第一控制信号导通该第一或第二路径；以及
控制单元，产生该第一控制信号，其中当该第一路径导通时，该第一接口模块控制该第一及第二输入输出引脚的电压电平，当该第二路径导通时，该第二接口模块控制该第二输入输出引脚的电压电平。
10.如权利要求9所述的控制装置，其中该控制芯片更通过一第三输入输出引脚耦接该外部芯片，该第一切换单元在该第三输入输出引脚与该第二接口模块的一第四引脚之间提供一第三路径，并根据该控制信号导通该第三路径，当该第二及第三路径导通时，该第二接口模块根据内部整合电路协议控制该第二及第三输入输出引脚的电压电平。
11.如权利要求10所述的控制装置，其中该第一切换单元在该第三输入输出引脚与该第一接口模块的第五引脚之间提供第四路径，并根据该控制信号导通该第四路径，当该第一及第四路径导通时，该第一接口模块控制该第一、第二及第三输入输出引脚的电压电平。
12.如权利要求9所述的控制装置，其中该控制芯片还包括：
第三接口模块，并配置第四引脚以及第五引脚，该第四引脚电性连接第三输入输出引脚；以及
第二切换单元，提供第三路径在该第五引脚与第四输入输出引脚之间，提供第四路径在该第二接口模块的第六引脚与该第四输入输出引脚之间，并根据该控制单元所产生的第二控制信号导通该第三或第四路径，
其中当该第三路径被导通时，该第三接口模块控制该第三及第四输入输出引脚的电压电平，当该第四路径被导通时，该第二接口模块控制该第四输入输出引脚的电压电平。
13.如权利要求12所述的控制装置，其中该控制单元通过该第一及第二控制信号导通该第一及第三路径，并不导通该第二及第四路径。
14.如权利要求12所述的控制装置，其中该控制单元通过该第一及第二控制信号导通该第二及第四路径，并且不导通该第一及第三路径。
15.如权利要求12所述的控制装置，其中该控制单元通过该第一及第二控制信号导通该第一及第四路径，并且不导通该第二及第三路径。
16.如权利要求12所述的控制装置，还包括一第二外部芯片，耦接该第三及第四输入输出引脚。
CN201510494858.2A 2015-07-02 2015-08-13 控制芯片及具有控制芯片的控制装置 Active CN105183681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104121444 2015-07-02
TW104121444A TWI548216B (zh) 2015-07-02 2015-07-02 控制晶片及具有控制晶片的控制裝置

Publications (2)

Publication Number Publication Date
CN105183681A true CN105183681A (zh) 2015-12-23
CN105183681B CN105183681B (zh) 2019-01-25

Family

ID=54905771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510494858.2A Active CN105183681B (zh) 2015-07-02 2015-08-13 控制芯片及具有控制芯片的控制装置

Country Status (3)

Country Link
US (1) US10153759B2 (zh)
CN (1) CN105183681B (zh)
TW (1) TWI548216B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113126541A (zh) * 2019-12-31 2021-07-16 新唐科技股份有限公司 微控制电路及印刷电路板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824045B2 (en) 2014-10-23 2017-11-21 Texas Instruments Incorporated USB port controller with automatic transmit retries and receive acknowledgements
WO2017083844A1 (en) * 2015-11-13 2017-05-18 Texas Instruments Incorporated Port controller with power contract negotiation capability
CN115098421A (zh) * 2022-06-30 2022-09-23 山东云海国创云计算装备产业创新中心有限公司 一种支持并行总线io信号正反接的方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351539B1 (en) * 1998-09-18 2002-02-26 Integrated Device Technology, Inc. Cipher mixer with random number generator
US20080006704A1 (en) * 2006-07-07 2008-01-10 Samsung Electronics Co. Ltd. Smart card including a plurality of different interfaces
US20090268498A1 (en) * 2008-04-25 2009-10-29 Elpida Memory, Inc. Semiconductor memory device and method of performing data reduction test

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618814B1 (ko) * 2003-07-04 2006-08-31 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
US7136957B2 (en) * 2004-03-24 2006-11-14 Hewlett-Packard Development Company, L.P. Device bandwidth management using a bus configuration multiplexer
TW201232261A (en) * 2010-12-23 2012-08-01 Samsung Electronics Co Ltd Memory control method, memory device and memory system
US8751729B2 (en) 2010-12-23 2014-06-10 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
US20140136648A1 (en) * 2012-11-13 2014-05-15 Hitachi, Ltd. Storage apparatus, network interface apparatus, and storage control method
US9075952B2 (en) * 2013-01-17 2015-07-07 Intel Corporation Controlling bandwidth allocations in a system on a chip (SoC)
US9848218B2 (en) * 2013-01-28 2017-12-19 Samsung Electronics Co., Ltd. Source device, content providing method using the source device, sink device and controlling method of the sink device
TWI518486B (zh) 2013-11-14 2016-01-21 仁寶電腦工業股份有限公司 充電器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351539B1 (en) * 1998-09-18 2002-02-26 Integrated Device Technology, Inc. Cipher mixer with random number generator
US20080006704A1 (en) * 2006-07-07 2008-01-10 Samsung Electronics Co. Ltd. Smart card including a plurality of different interfaces
US20090268498A1 (en) * 2008-04-25 2009-10-29 Elpida Memory, Inc. Semiconductor memory device and method of performing data reduction test

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113126541A (zh) * 2019-12-31 2021-07-16 新唐科技股份有限公司 微控制电路及印刷电路板
CN113126541B (zh) * 2019-12-31 2024-04-05 新唐科技股份有限公司 微控制电路及印刷电路板

Also Published As

Publication number Publication date
TWI548216B (zh) 2016-09-01
US10153759B2 (en) 2018-12-11
US20170005648A1 (en) 2017-01-05
CN105183681B (zh) 2019-01-25
TW201703433A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
CN103186441B (zh) 切换电路
CN101910972B (zh) 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信系统、以及接口电压切换方法
CN105183681A (zh) 控制芯片及具有控制芯片的控制装置
CN102750252A (zh) Usb/uart接口复用电路及使用该电路的电子设备
CN104809088A (zh) 连接装置及其控制芯片与控制方法
CN102646044A (zh) 一种多触摸屏加载程序的系统和方法
EP3012829A1 (en) Display circuit of switchable external display ports
WO2017045178A1 (zh) 一种信息卡识别电路及终端
CN105095137A (zh) 控制芯片及连接模块
CN102096457A (zh) 处理装置及操作系统
US20160335097A1 (en) Program loading system for multiple motherboards
TW201305802A (zh) 連接模組用於耦接主端裝置之輸出端至外接式儲存裝置及其耦接方法
CN104239084A (zh) 一种dsp程序自动加载的实现方法
CN205608716U (zh) 一种多组光模块通信接口切换电路
CN109992547A (zh) 主从设备地址分配系统及方法
US9846671B2 (en) Bidirectional data transmission system
US9378074B2 (en) Server system
CN104216850B (zh) 接口传输设备
CN106488429A (zh) 客户识别模块sim卡的处理方法及装置
CN104658471A (zh) Led显示系统及led显示屏配置系统
CN105653997B (zh) 一种低频信号调理与解调系统
CN104422867A (zh) 一种芯片器件及其测试方法
CN104182309A (zh) 除错装置与除错方法
CN219179919U (zh) 一种主从设备的调试系统
CN219574773U (zh) 多板卡系统、服务器和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191120

Address after: Chinese Taiwan New Taipei City

Patentee after: Wei Feng electronic Limited by Share Ltd

Address before: Chinese Taiwan New Taipei City

Patentee before: VIA Technologies