CN101040239A - 系统中可缩放、组件可访问和高度互连的三维组件布置 - Google Patents
系统中可缩放、组件可访问和高度互连的三维组件布置 Download PDFInfo
- Publication number
- CN101040239A CN101040239A CNA2005800300876A CN200580030087A CN101040239A CN 101040239 A CN101040239 A CN 101040239A CN A2005800300876 A CNA2005800300876 A CN A2005800300876A CN 200580030087 A CN200580030087 A CN 200580030087A CN 101040239 A CN101040239 A CN 101040239A
- Authority
- CN
- China
- Prior art keywords
- component
- flat
- dimensional
- local
- flat component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1439—Back panel mother boards
- H05K7/1444—Complex or three-dimensional-arrangements; Stepped or dual mother boards
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Optimization (AREA)
- Human Computer Interaction (AREA)
- Multi Processors (AREA)
- Toys (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明的实施例包括在多组件系统中,例如高端的多处理器计算机系统中,紧密但是可访问的且良好互连的组件布置,以及一种用于构造这种布置的方法。在所述实施例中,包含集成电路的处理组件,被称为“平板组件”(202,206),布置成互通平板组件的局部块(400)。局部平板组件块布置成互连的基本多块重复单元(700),且基本局部块重复单元以三维规则重复结构层叠在一起,所述结构可以被组装成大约填满了任意指定的三维体(附图9)。这种配置提供了从指定体的表面到三维配置中的任意特定局部块组件的相对短的直接的路径(1312-1320)。
Description
技术领域
本发明涉及计算机体系结构,特别是涉及用于在紧凑的三维体积中相对紧密封装和互连组件的方法和组织结构,所述组件包括集成电路或其它类型的电子组件、光学组件或流体组件,可以很容易向所述三维体积增加额外组件,且其中各个组件仍可从所述三维体积外部的点访问。
背景技术
在过去的五十年中,电子计算机系统已经从精细的、像房间一样大的以真空管为基础的的庞然大物发展成为相比较而言非常快速有效的以集成电路为基础的计算机系统,包括极强大的多矢量处理器和大规模并行巨型计算机系统。在高端巨型计算机系统中,更多关注的是在巨型计算机系统中设计有效的处理器之间通信和空间上组织处理器,以提供在处理器之间的短程的、相当直接的、高带宽的互连,从而允许在多个处理器之间分配计算任务。
当前亚微米级和纳米级电子电路的超高开关速度是相当快的,使得在由处理器生成下一状态的信号之前,表示第一逻辑状态的电子信号沿着信号路径以光速传播仅仅十分之几厘米。因为对于通信路径而言,在给定时刻可在信号路径内通信的逻辑状态的数目是有限的,因此在多处理器系统中,通过金属线或光路而互连的处理器的物理分隔可能引起明显的处理延迟。对于并行处理而改进的方法和技术,包括用于将大任务分解为单独的并行任务的改进的编译器技术和改进的算法,允许在大规模并行计算机系统中大量处理器的潜在有效使用。这种配置在集成电路设备和多集成电路组件设备中,例如多处理器设备中,使得集成电路不断小型化,并且密度相应地增加。然而,在单集成电路系统中,以及在多组件系统中,增加组件密度的趋势被在组件之间提供高带宽互连、提供直接访问组件和提供散热路径所平衡。因此,高端多组件计算机系统和其它电子系统的设计师和制造商不断寻找一种在多组件设备中组织电子组件(例如集成电路)的方法,以提供高组件密度配置,以及可访问性和互连性。
发明内容
本发明的实施例包括在多组件系统中,例如高端多处理器计算机系统中,密集但是可访问的且良好互连的组件布置,以及一种用于构造这种布置的方法。在一个所述实施例中,包含集成电路的处理组件,称为“平板(flat)组件”,被配置为互相通信的平板组件的局部块。局部平板组件块被配置为互连的基本多局部块重复单元,且基本局部块重复单元以三维的规则重复结构层叠在一起,所述结构可以被组装为大约填满任意指定的三维体。这种布置提供了从指定体积的表面到三维布置中任意特定局部块和平板组件的相对短的直接的路径。
附图说明
附图1示出了高端计算机系统或其它电子系统的单个平面组件,其通过本发明的某种方法而配置为密集的、互连的三维布置。
附图2示出了本发明的某种方法所采用的两个相邻平板组件的互连。
附图3示出了用来表示附图1所示的示例性平板组件的说明约定。
附图4和5示出了本发明某种方法采用的从单个平板组件构造局部平板组件块。
附图6示出了用来说明附图4或附图5所示的示例性局部平板组件块的说明约定。
附图7示出了本发明的某种方法采用的从三个局部平板组件块构造的基本重复单元(“PRU”)。
附图8示出了本发明的某种方法采用的PRU的交错层叠。
附图9示出了本发明的某种方法采用的由PRU(例如附图7所示的示例性PRU)堆砌(tile)的矩形的三维体。
附图10示出了第一类型的局部平板组件块柱状物,其在本发明的某种方法采用的三维PRU堆砌中。
附图11示出了一部分第一类型的柱状物的更详细的视图。
附图12示出了第二类型的局部平板组件块柱状物,其在本发明的某种方法采用的以PRU堆砌的三维矩形体中的所有三个相互垂直的方向上。
附图13示出了本发明的某种方法采用的第二类型的局部平板组件块柱状物的一部分的更详细的视图。
具体实施方式
本发明的一个实施例涉及一种用于在指定体积中布置高端计算机系统或其它电子系统的平面组件(例如集成电路)的方法,以获得:(1)高度互连的组件;(2)从该指定体积外部的点到每个单独组件的直接通信路径;(3)体积和尺寸的可缩放性;(4)组件间间隔的灵活性;以及(5)包含模块化子部件和附加组件。尽管以下描述了许多相关的实施例,但是单个组件的设计,以及互连方法和空间排列可以进行很多变化。由以下权利要求定义的本发明包含了很多备选实施例,由于涉及说明书篇幅和描述清楚的实际原因,以下并没有详细公开。
附图1示出了高端计算机系统或其它电子系统的单个平面组件,其通过本发明的方法布置为密集的、互连的三维配置。组件101包括方形平面衬底103,该衬底具有一系列连接器(例如连接器105和114),用以实现与三维配置中相邻组件的互连。这种平面组件称为“平板组件”。附图1所示的平板组件被选来描述本发明的实施例,以此论证本发明的实施例对于相对低对称性组件的适用性。较高对称性组件,包括具有一种类型的双向连接器和具有四重旋转对称性的方形平板组件,代表多组件配件的一种更简单的情况。术语“平板”只是表示组件在一个方向上要比在其它两个方向上更薄一些。平板组件的表面不一定要平滑或者平坦,而是可以有凸起或凹陷的特征,以及其它类型的表面特征、图案或纹理。附图1所示的示例性平板组件101还包括四个孔125-128,以使多个平板组件能够沿着穿过孔的圆柱或柱状物组装。同样,这些孔仅仅代表许多不同的可能互连策略中的一个。在可选实施例中,可以利用衬垫(spacer)部件来实现连接,而不需要孔。
附图1所示的平板组件包括沿着垂直于平面表面的四个边缘中每个的连接器,例如连接器105和114。附图127所示的示例性平板组件101中,连接器的布置不像方形平板组件衬底那么对称,所述方形平板组件衬底具有与两个正交镜面重合的中心四重旋转轴,全部垂直于与平板组件的平面中心重合的镜面。连接器105是插入连接器,可以插入到内孔连接器(例如内孔连接器114)中。具有连接器的平板组件因此只具有正交于水平镜面的对角竖直镜面,其中第一对插入连接器105-113和内孔连接器114-122的组通过该对角的竖直镜面与第二对插入连接器140-148和内孔连接器130-138相关。为了说明本发明,没有考虑平板组件的实际内部结构,包括电子电路、光学回路、流体回路或混合组件的其它电子的、光的、流体的、机械的实际内部结构,衬底材料、制造方法和其它参数。内部电子装置可以导致具有甚至更小对称性的平板组件,并且可导致对三维堆砌方法中平板组件和更大结构的取向的限制,以下将进行描述。
本发明涉及平板组件在空间布置,而不涉及平板组件的内部组成或制造方法。特别,参考附图1,为了简化说明,虽然只描述了一种插入/内孔连接器的布置,但是还可以采用许多不同类型的平板组件与平板组件的连接机制和方法,包括在美国专利No.5,729,752中描述的平板组件间连接。此外,为了简化说明,示例性平板组件的连接器被示为沿着平板组件的边缘中心径向对称和定位。然而,或者可以采用连接器的更不对称或更对称的布置,其中连接器被固定到平板组件的平面侧的一侧或两侧。每个连接器对,例如连接器105和在相邻平板组件上的相应的内孔连接器,可以包括任意数量的独立信号路径(包括电子的、光的、流体或其它信号路径),共同将平板组件连接到其相邻平板组件。尽管典型平板组件包括四个孔125-128,以下也描述了可选的实施例,用于将各个平板组件装配成平板组件的局部块。备选实施例还可以采用不同类型的连接器布置对称性,这又提供了不同类型的整体平板组件对称性和三维堆砌或点阵(lattice)。
附图2示出了在本发明的某些方法中采用的两个相邻平板组件的互连。如附图2所示,第一平板组件202通过第一平板组件的插入连接器(被遮住了)和第二平板组件204的相应内孔连接器206与第二平板组件204互连。相邻的平板组件连接在一起,使它们相互垂直放置。这样,第一平板组件202可以沿着一个边缘被互连,其中一组平行的相邻平板组件都垂直于第一平板组件,平行的相邻平板组件的数量等于或小于沿着第一平板组件的该边缘的连接器的数量。对于边缘在三维体表面的平板组件,未用的连接器可以通过外部连接器端接器而终止,可以通过外表面互连器相互互连,可以在内部终止,或者可以保持敞开,取决于平板组件中的内部电子装置的属性和包含平板组件的该三维网络的计算机系统或其它高端电系统的属性。
为了方便描述表示本发明实施例的平板组件的三维布置,随后利用简化的说明约定描述每个平板组件。附图3示出了用于描述附图1所示的示例性平板组件的示意性约定。在附图3中,通过两个部分叠加、相互垂直的箭头302和304来表示插入连接器从示例性平板组件的边缘突出的方向。该示例性平板组件(附图1中的101)的简化说明约定使得能够在三维表示中容易地表示平板组件的组。再有,为了说明方便,平板组件被认为关于一对称平面双向对称,该对称平面与所述平面平板组件共面并经过该平面平板组件的中心。然而,在可选实施例中,平板组件可以不关于镜面对称,且因此相比于所述的平板组件,在不同三维布置中所占据的位置会更受限。也如上所述,平板组件可以具有更高的对称性,这种情况下附图3所示的两个箭头的表示可以用简单的方形平面表示代替,而不用箭头。
附图4和5示出了本发明某些方法中采用的从单个平板组件到局部平板组件块或者局部组件块的构造。附图4和5示出了两种可选的局部平板组件块结构,当然存在许多其它的可选。在附图4中,九个平板组件402-410通过四个圆柱或柱状物412-415以平行的方式保持在一起,相互之间具有恒定间隔。平行的平板组件402-410彼此隔开设置,以便垂直于平行的平板组件402-410的单个的相邻平板组件可以利用该单个相邻平板组件的一边的连接器,互连到平行的平板组件402-410中的每一个和局部平板组件块400。注意,局部平板组件块被认为是立方体,其垂直于所包含的平行的平板组件的平面的尺寸包括从第一平板组件402和最后的平板组件410的表面延伸出来的圆柱或柱状物412-415的长度,如附图4中的虚线所示,例如虚线418。附图1所示的示例性平板组件与附图4所示的示例性局部平板组件块400的比较揭示了:在示例性局部平板组件块中的垂直于平行平板组件放置的平板组件具有与该局部平板组件块的每个平板组件边缘相对应的连接器。局部平板组件块可以包括与可以在平板组件边缘上制造的连接器的最大数目一样多的平板组件。
在如附图5所示的可选实施例中,通过在每个平板组件的每个边缘的中间的相应槽中设置的四个矩形柱或柱状物502-505将局部平板组件块500保持在一起。在附图5所示的局部平板组件块中,第一平板组件506和最后的平板组件508的外表面与垂直于矩形柱或柱状物502-505的局部平板组件块的两个表面一致。如上所述,可以采用许多用于构造局部平板组件块的可选方法。除了中间的矩形柱或柱状物之外,可以采用例如L形角柱或柱状物。在可选实施例中,在平行的平板组件之间可以使用小隔离物,以便将平板组件分开与沿着平板组件的边缘的连接器的间隔相对应的恒定距离。在很多实施方式中,平板组件可以非常地薄,使得局部平板组件块的大部分体积是空白空间。在其它实施例中,可以使用稍厚的平板组件,或者平板组件可以更靠近地隔开,以减少局部平板组件块中空白空间的量。局部平板组件块中的平行平板组件的分离距离可以由以下来指定:平板组件的三维布置中的通信路径所需的尺寸、热消散所需的空白空间、互连相邻平板组件所需的连接器的尺寸和平板组件尺寸、以及通过许多其它考虑。
局部平板组件块中的平板组件通过穿过将平板组件保持在一起的柱状物、圆柱、隔离物或其它构件的连接导线、信道或光路而互连。每个平板组件可以直接与局部平板组件块中的所有其它平板组件连接,或者可选地可以直接与一个或两个邻接的、相邻的平板组件互连,或与平板组件的子集互连。
为了方便描述表示本发明的一个实施例的平板组件的三维空间布置,利用简化的说明约定来表示局部平板组件块。附图6示出了用来说明附图4或5所示的示例性局部平板组件块的说明约定。局部平板组件块具有两个面602和604,与局部平板组件块中的第一和最后平板组件的平面表面一致或平行靠近。由平行平板组件边缘606-609的组组成的局部平板组件块的四个面通过表示平行平板组件的边缘的多组平行线来表示。插入连接器从局部平板组件块中的平板组件突出的方向由部分叠加、相互垂直的箭头610和612来表示,与图3所示的用于单个平板组件说明约定相同。注意在所述实施例中,在局域块中的每个平板组件都相似地取向,以便由平板组件边缘组成的局域块的表面每一个都仅仅包括一种类型的连接器。在所述实施例中,局部平板组件块关于内部对角镜面具有镜面对称性,并且关于穿过中间平板元件(当局部平板组件块包括奇数个平行平板组件)或者两个中间平板组件之间(当局部平板组件块包括偶数个平行平板组件)的镜面具有镜面对称性。与以下所述不同的平板组件的三维布置可以从不同的局部平板组件块对称性产生,其可以部分地由与附图1、4和5所示的示例性平板组件和局部平板组件块的对称性不同的平板组件对称性确定。
附图7示出了在本发明的某些方法中采用的从三个局部平板组件块构造的基本重复单元。基本重复单元(“PRU”)是表示本发明一个实施例的在三维点阵中最小的完整子单元,其在三维体中的所有三个相互垂直的方向上以固定取向重复。对于表示本发明的一个实施例的三维布置,可以选择四个不同基本单元之一。此外,与下述三维布置相关的平板组件的镜面对称性相关的、可选三维布置,可以从通过镜面对称性与可从所述三维平板组件布置选择的四个可能PRU相关的四个可能PRU之一构造。其它类型的PRU可以产生不同的三维布置,具有类似于所述三维布置的期望特征的特征。
附图7所示的PRU 700包括三个局部平板组件块702、704和706,以及空的槽或空的子空间708,具有与那些局部平板组件块相同的尺寸。在该PRU中的三个局部平板组件块是相互垂直的。局部平板组件块702和704沿着内部平面界面互连,使得局部平板组件块702中的每个平板组件与局部平板组件块704中的每个平板组件相连。类似的,局部平板组件块704的每个平板组件连接到局部平板组件块706的每个平板组件。因此,PRU 700中的每个平板组件直接或间接地与PRU中的每个其它平板组件互连。局部平板组件块702的平板组件通过局部平板组件块704中的每个平板组件,间接地与局部平板组件块706的平板组件互连。
如上所述,局部平板组件块可以主要包括空白空间,或者主要包括平板组件衬底,或者可以具有连续的平板组件密度范围中的任意密度,所述密度取决于平板组件的间隙和厚度、可以放在晶片边缘上的连接器的数量、以及在平板组件块中所包括的平板组件的数量。无论局部平板组件块的内部密度是多少,PRU的最大内部密度都是局部平板组件块密度的75%。还要注意的是,在PRU中的所有三个局部平板组件块是相同的,且以相互垂直的方式取向,以提供在相邻局部平板组件块的平板组件之间的最大互连。
PRU可以用来堆砌任意指定的三维体。当然,对于具有弯曲表面的指定三维体,这种堆砌可能仅仅是近似的,就像圆形可以仅仅利用小的方形片来近似地平铺一样。多个PRU可以全部以一个取向从左到右放置,来平铺包括垂直于PRU行的PRU列的规则栅格状PRU矩阵中的二维表面。二维表面可以以交错的方式一层叠一层,来产生具有用于计算机系统或其它高端电子系统的组件的多个预期特性的局部平板组件块的三维布置。附图8示出了本发明的某些实施例采用的PRU的基本交错层叠。直接在PRU的第二二维层上且与该第二二维层相邻的第一二维层中的每个PRU(例如PRU 802)被设置成使得,具有水平平板组件或垂直于PRU的最大表面的垂线的平板组件的局部平板组件块806被直接放置在下面的PRU 804的空的槽或子空间之上。因此,一个二维层的PRU在该二维层的正交的列和行方向上对角交错PRU的尺寸的一半。
附图9示出了在本发明的某些方法中采用的由PRU(例如附图7所示的示例性PRU)堆砌的矩形三维体。在附图9中,五个PRU 904-908形成了沿着第一二维层902的前面边缘的PRU水平行,且PRU 904和910-913形成了沿着该二维第一层的右手边缘的PRU竖直列。附图9所示的局部平板组件块的矩形三维布置以剖面的形式来显示,其中去除了构成该三维矩形体的前右上角的多个局部平板组件块,来显示内部局部平板组件块。该矩形三维体的所有表面包括开口槽,例如开口槽914,对应于各个PRU的开口的或未填充的槽或子空间。如在该矩形体的剖面部分所示的,也在矩形体的内部以规则间隔出现开口槽。在各种实施中,这些开口槽可以填充以各种不同的传感器、互连模块、组件或该平板组件密集封装布置中所需的用于维护、控制、感测、通信和其它功能的其它类型内含物。
如附图9所示,尽管由PRU进行体积的三维堆砌可能乍看上去很复杂,但是它包含仅仅两种不同类型的列。附图10示出了本发明的某些方法采用的三维PRU堆砌中出现的第一类型的局部平板组件块列。该第一类型的列可以在平行于该矩形体边缘的三个正交方向中的任一个上发现。在附图10中示出了穿过选定的第一类型的列的中心的箭头,其中箭头1002和1004示出了第一方向上的第一类型的水平列,箭头1010、1012和1014示出了正交的第二方向上的第一类型的水平列,以及箭头1006和1008示出了第一类型的竖直列。附图11示出了本发明的某些方法采用的第一类型的列的一部分的更详细的视图。第一类型的列包括交替的局部平板组件块1102和1104,其中垂直于列轴1105的平板组件的平行组中散布有开口槽1106和1108。在三维PRU堆砌的内部,每个开口槽,例如开口槽1106,被与由相邻局部平板组件块提供的开口槽的六个面一致的平板组件完全封闭。例如参考回附图10,开口槽1016具有四个竖直的平板组件侧和平板组件底部(尽管在附图10中被遮挡),所有这些都由相邻局部平板组件块提供。在剖面上看见了开口槽1016,在这里直接在开口槽1016上的局部平板组件块已经被移去了。移去的局部平板组件块具有与平板组件块1018相同的取向,且因此提供最后的第六个封闭平板组件表面。在利用附图4所示的类型的局部平板组件块的实施中,开口槽不会被完全封闭,而可能会沿着所有8个边具有开放空间。
附图12示出了本发明的某些方法采用的用PRU堆砌的三维矩形体中的所有三个相互垂直方向上出现的第二类型的局部平板组件块列。附图12使用与附图10相同的说明约定,其中箭头表示所选的第二类型的局部平板组件块列。在附图13中示出了本发明的某些方法采用的第二类型的局部平板组件块的部分的更详细的视图。第二类型的局部平板组件块列包括具有平行于列轴1301的平板组件的局部平板组件块。具有竖直平板组件1302和1306的局部平板组件块与具有水平平板组件1304和1308的局部平板组件块交替。结果,第二类型的局部平板组件块列包括小的矩形的空心柱,其贯穿第二类型的局部平板组件块列的整个长度。在局部平板组件块1302和1304之间的界面1310的横截面上可以看见这些小的内部空心柱。如果直接沿着第二类型的局部平板组件块的轴向下看,在该列中所包括的所有局部平板组件块看起来是竖着的,且会形成与局部平板组件块1302和1304之间的界面1310处的栅格相同的栅格。在第二类型的局部平板组件块列的整个长度上,栅格的每个单元中的空间在视觉上没有损坏。通过用阴影线表示的平板组件块间界面1312-1316、虚线1318-1319和实线1320,在附图13中表示了一个内部柱。电学的、光学的或流体通信路径可以设置在这些内部空心柱中,以便在三维再堆砌体的两个相对侧之间贯穿第二类型的局部平板组件块列中的所有局部平板组件块。在三维堆砌体中的每个局部平板组件块都包括两个不同的第二类型的局部平板组件块列中。因此,存在从局部平板组件块的矩形三维布置的四个不同表面到该三维堆砌体的内部的每个平板组件的畅通的不受阻的线性路径。每个平板组件因此可以通过任何所需的通信手段直接且轻易地访问,以向其提供输入、从其接收输出,且保存平板组件的三维布置中的每个平板组件。另外,就沿着路径的局部平板组件块的数量而言,直接路径相对是短的。通常,沿着线性路径到达内部局部平板组件块需要穿过的局部平板组件块的最大数量与
成比例,其中N是在指定的球状对称体中的局部平板组件块的数量。考虑到矩形的指定体积,沿着线性路径到达内部局部平板组件块需要穿过的局部平板组件块的最大数量不超过其中d2是以局部平板组件块为单位的所述体积的次最小尺寸,或者当两个相等尺寸的量值小于较大量值的第三尺寸时,其为最小的尺寸。这些线性路径允许电学的、光学的、流体的或其它类型的信号和材料流过PRU的三维点阵。
尽管已经根据特定实施例描述了本发明,但不意味着本发明限制于这种实施例。本发明精神中的修改对于本领域的技术人员是很明显的。例如,如上所述,就插入和内孔连接器而言的每个平板组件的不对称性导致,三维堆砌中的第二类型的列具有如局部平板组件块的两个面上的箭头所示的方向。因为所述列具有方向性,在附图9、10和12中所示的三维堆砌实际上是手征性的,且通过镜面对称性与镜像堆砌相关。因此,所述三维堆砌实际上包含两个相等的镜像堆砌。另外,在数学和结晶学中,三维点阵是公知的。类似的但是由不同类型的PRU组成的不同点阵也可以用来提供三维平板组件堆砌,这种堆砌提供了从三维体的外表面到点阵内的任意平板组件的直接无阻碍的通信信道。如上所述,PRU可能的对称性反映出了平板组件基本对称性,且PRU的对称性又确定了PRU可以占据的重复三维点阵的类型。在三维堆砌中,通过移去一个或多个毗连的局部平板组件块,可以获得小的封闭的空间,以提供用于各种类型的大组件的空间。因此,由PRU堆砌的三维空间可以不是连续的空间,而可以包括信道、反折和封闭子空间。如上所述,平板组件的三维布置可以用于将任意几乎无限的各种不同类型的计算机系统和电子系统组件紧密封装在确定的三维空间中。
为了解释的目的,以上说明使用特定的术语来提供对本发明的一个整体理解。然而,对于本领域技术人员很明显的是,并不要求特定的细节来实施本发明。本发明的特定实施例的以上说明只是说明和描述的目的而出现。这些并不意味着穷举或限制本发明到所述精确的形式。从以上公开的角度来看,很明显许多修改和变化都是可以的。示出和描述实施例来最佳地解释本发明的原则和其实施应用,由此使本领域技术人员能够最佳的利用本发明和具有各种修改的各种实施例,以适于特定的应用。这意味着由以下权利要求和其等价物来定义本发明的范围。
Claims (10)
1、一种具有排列在三维点阵(附图9)中的多个平板组件(292,206)的系统,该三维点阵包括:
局部组件块(400),每个都包括在系统组件间间隔处保持在一起的多个平行的平板组件(402-410),排列成多个基本重复单元(700),所述基本重复单元又设置成一层叠一层的二维层,以产生三维点阵,使得在三维点阵中的每个平板组件都可以通过线性的无阻碍的空间(1312-13120)从三维点阵外表面上的点访问。
2、权利要求1的系统,其中平板组件(202,206)包括一个或多个:
内部光学组件;
内部电学组件;
内部流体组件;
内部机械组件;以及
内部混合组合组件。
3、权利要求1的系统,
其中每个平板组件(202,206)是大致方形的,且在每个边缘上包括均匀隔开的连接器(103,105-122,130-138,140-148);并且
其中在所选的第一局部组件块(400)中的每个平板组件是相似取向的,使得相邻的第二局部组件块的每个平板组件可以通过一对连接器互连到第一局部组件的每个平板组件,所述第二局部组件块具有垂直于第一局部组件块的每个平板组件但与其包含公共线的平板组件,所述连接器对中的一个连接器由第一和第二局部组件块中每个的平板组件提供。
4、权利要求4的系统,
其中每个基本重复单元(700)包括四个槽,这四个槽中的三个槽填有三个相互垂直取向的局部组件块(702,704,706),且第四个槽(708)是空的;并且
其中每个二维层包括附着在包括基本重复单元的行和列的二维栅格中的相同取向的基本重复单元;并且
其中三维点阵中每个二维层通过在与二维层的栅格方向一致的两个正交的方向上平移基本重复单元尺寸的一半,从相邻层交错(附图8)。
5、权利要求1的系统,其中从三维点阵的外表面上的点的线性无阻碍空间(1312-13120),提供了电学的、光学的、流体的或其它信号可以流经该三维点阵的路径,通过所述无阻碍空间可以访问三维点阵中的每个平板组件。
6、一种构造平板组件的紧密互连的三维点阵的方法(附图9),该方法包括:
将平板组件(202,206)排列成局部组件块(400),每个局部组件块包括在系统组件间间隔处保持在一起的多个平行的平板组件(402-410);
将局部组件块排列成多个相同的基本重复单元(700);以及
将基本重复单元排列成以交错方式一层叠一层的二维层(附图8),以产生三维点阵,使得在三维点阵中的每个平板组件都可以通过线性的无阻碍的空间(1312-13120)从三维点阵的外表面上的点访问。
7、权利要求6的方法,其中平板组件(202,206)包括一个或多个:
内部光学组件;
内部电学组件;
内部流体组件;
内部机械组件;以及
内部混合组合组件。
8、权利要求6的方法,
其中每个平板组件(202,206)是大致方形的,且包括在每个边缘上均匀隔开的连接器;并且
其中每个基本重复单元(700)包括四个槽,这四个槽中的三个槽填有三个相互垂直取向的局部组件块(702,704,706),且第四个槽(708)是空的。
9、权利要求6的方法,
其中每个二维层包括附着在包括基本重复单元(700)的行和列的二维栅格中的相同取向的基本重复单元;且
其中三维点阵中的每个二维层通过在与二维层的栅格方向一致的两个正交的方向上平移基本重复单元尺寸的一半,从相邻层交错(附图8)。
10、权利要求6的方法,其中从三维点阵的外表面上的点的线性无阻碍空间(1312-13120),提供了电学的、光学的、流体的或其它信号可以流经该三维点阵的路径,通过所述无阻碍空间可以访问三维点阵中的每个平板组件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/935,845 | 2004-09-08 | ||
US10/935,845 US8214786B2 (en) | 2004-09-08 | 2004-09-08 | Scalable, component-accessible, and highly interconnected three-dimensional component arrangement within a system |
PCT/US2005/030966 WO2006028845A1 (en) | 2004-09-08 | 2005-08-30 | Scalable, component-accessible, and highly interconnected three-dimensional component arrangement within a system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101040239A true CN101040239A (zh) | 2007-09-19 |
CN101040239B CN101040239B (zh) | 2012-11-28 |
Family
ID=35429288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800300876A Active CN101040239B (zh) | 2004-09-08 | 2005-08-30 | 系统中可缩放、组件可访问和高度互连的三维组件布置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8214786B2 (zh) |
EP (1) | EP1787184B1 (zh) |
JP (1) | JP4695143B2 (zh) |
KR (1) | KR100905870B1 (zh) |
CN (1) | CN101040239B (zh) |
AT (1) | ATE508405T1 (zh) |
DE (1) | DE602005027854D1 (zh) |
WO (1) | WO2006028845A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9220180B2 (en) | 2010-12-09 | 2015-12-22 | Richard Anthony Dunn, JR. | System and methods for scalable parallel data processing and process control |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3812402A (en) * | 1972-12-18 | 1974-05-21 | Texas Instruments Inc | High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips |
EP0506224A3 (en) * | 1991-03-26 | 1994-05-11 | Ibm | Computer system package |
EP0507021A1 (en) * | 1991-04-04 | 1992-10-07 | E.I. Du Pont De Nemours And Company | System for electrically interconnecting component boards |
DE4119038C2 (de) | 1991-06-10 | 1997-06-12 | Parsytec Computer Gmbh | Parallelrechnersystem mit miteinander verschalteten Recheneinheiten |
GB9117148D0 (en) | 1991-08-08 | 1991-09-25 | Skimming William G | 3-dimensional modular processing engine |
JPH0690072A (ja) | 1992-07-24 | 1994-03-29 | Toshiba Corp | 基板実装方式および電子システム実装方式 |
US5729752A (en) * | 1993-02-19 | 1998-03-17 | Hewlett-Packard Company | Network connection scheme |
US5495397A (en) * | 1993-04-27 | 1996-02-27 | International Business Machines Corporation | Three dimensional package and architecture for high performance computer |
JPH07221420A (ja) | 1994-01-31 | 1995-08-18 | Ando Electric Co Ltd | Ic搭載プリント板間の接続構造 |
JPH09172240A (ja) | 1995-12-20 | 1997-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 三次元実装構造 |
US6422876B1 (en) * | 1999-12-08 | 2002-07-23 | Nortel Networks Limited | High throughput interconnection system using orthogonal connectors |
US6469901B1 (en) * | 2000-05-15 | 2002-10-22 | 3C Interactive, Inc. | System and method for cartridge-based, geometry-variant scalable electronic systems |
US6444576B1 (en) * | 2000-06-16 | 2002-09-03 | Chartered Semiconductor Manufacturing, Ltd. | Three dimensional IC package module |
DE60035994T2 (de) * | 2000-10-04 | 2008-06-05 | Qimonda Ag | Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung |
AU2003255254A1 (en) * | 2002-08-08 | 2004-02-25 | Glenn J. Leedy | Vertical system integration |
US6814582B2 (en) * | 2002-11-08 | 2004-11-09 | Force Computers, Inc. | Rear interconnect blade for rack mounted systems |
US20040160742A1 (en) * | 2003-02-14 | 2004-08-19 | Weiss Roger E. | Three-dimensional electrical device packaging employing low profile elastomeric interconnection |
US7118830B1 (en) | 2004-03-23 | 2006-10-10 | Hammond Group, Inc. | Battery paste additive and method for producing battery plates |
-
2004
- 2004-09-08 US US10/935,845 patent/US8214786B2/en active Active
-
2005
- 2005-08-30 KR KR1020077005696A patent/KR100905870B1/ko not_active IP Right Cessation
- 2005-08-30 WO PCT/US2005/030966 patent/WO2006028845A1/en active Application Filing
- 2005-08-30 DE DE602005027854T patent/DE602005027854D1/de active Active
- 2005-08-30 JP JP2007531222A patent/JP4695143B2/ja active Active
- 2005-08-30 CN CN2005800300876A patent/CN101040239B/zh active Active
- 2005-08-30 AT AT05792874T patent/ATE508405T1/de not_active IP Right Cessation
- 2005-08-30 EP EP05792874A patent/EP1787184B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
JP4695143B2 (ja) | 2011-06-08 |
DE602005027854D1 (de) | 2011-06-16 |
ATE508405T1 (de) | 2011-05-15 |
EP1787184B1 (en) | 2011-05-04 |
WO2006028845A1 (en) | 2006-03-16 |
US20060053397A1 (en) | 2006-03-09 |
KR20070050957A (ko) | 2007-05-16 |
KR100905870B1 (ko) | 2009-07-03 |
US8214786B2 (en) | 2012-07-03 |
JP2008512773A (ja) | 2008-04-24 |
CN101040239B (zh) | 2012-11-28 |
EP1787184A1 (en) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0978944B1 (en) | Wiring of cells in logic arrays | |
Ciucu | Enumeration of perfect matchings in graphs with reflective symmetry | |
Preparata | Optimal three-dimensional VLSI layouts | |
WO2006043046A1 (en) | Sensor configuration | |
US6780672B2 (en) | Micro eletro-mechanical component and system architecture | |
CN101040239B (zh) | 系统中可缩放、组件可访问和高度互连的三维组件布置 | |
US20020097563A1 (en) | Apparatus and method for scalable electronic systems using cascadable floor modules | |
CN115802602B (zh) | 三维堆叠装置及方法、电路板和电子设备 | |
US20240020559A9 (en) | System and method using multilayer optical lattice qubit arrays for quantum computing | |
US20040243528A1 (en) | Computing devices | |
CN1787292A (zh) | 板对板连接器组合 | |
EP3079073A1 (en) | A parallel machine having operational cells located at nodes of a face centered lattice | |
JPH023559B2 (zh) | ||
Schwartz | Chapter Six: Pixellation and Curve Turning. | |
WO2022250933A9 (en) | System and method using multilayer optical lattice qubit arrays for quantum computing | |
Lis et al. | High-throughput miniaturized 3D computer for remote applications | |
Limmer et al. | Evolutionary optimization of layouts for high density free space optical network links | |
PL227249B1 (pl) | Maszyna równoległa z komórkami operacyjnymi umieszczonymi w wezłach sieci powierzchniowo centrowanej | |
Aboelaze et al. | Complexities of layouts in three-dimensional VLSI circuits | |
De Loera et al. | Some Interesting Triangulations | |
WO1996030098A1 (en) | Three dimensional puzzle | |
Ng et al. | SIMPLE UNITAL C*-ALGEBRAS WITH THE STABLE LOCALLY FINITE DIMENSIONAL PROPERTY | |
Morita et al. | Reversible Elementary Triangular Partitioned Cellular Automata | |
Hoebelheinrich | Migration to a distributed system architecture at the National Test Bed | |
CN101339627A (zh) | 仿生电脑的神经结和脊索 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170207 Address after: American Texas Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP Address before: American Texas Patentee before: HP Development Co., Ltd. |