CN101039144A - 分布式时钟同步锁定系统 - Google Patents

Abstract

本发明公开了一种分布式时钟同步锁定系统。其包括主收发信机和从收发信机，在两者之间以无线方式双向传输高频信号，并通过上下变频，频率选择，噪声滤除等信号处理方法使主收发信机参考信号与从收发信机输出信号的相位差值不随相对物理位置的变化而改变，从而达到相位高速锁定相位的目的。本系统采用锁相环滤除系统内部及外界环境的噪声，提高了同步锁定的精度。本系统使用预分频式锁相环电路设计，从而消除了器件的高频性能限制，降低了制作成本，优化了系统结构。本系统体积小，重量轻，具有便于安装携带的优点。本系统可广泛应用于卫星编队、超远距离测距、高精度测距等方面。

Description

分布式时钟同步锁定系统

技术领域

本发明涉及一种无线传输系统，特别涉及一种分布式时钟同步锁定系统。

背景技术

锁相环是一种相位反馈控制系统，当环路锁定状态时，环路输出无剩余平均频差，但始终存在一固定的剩余稳态相位差。在频率同步设备中，在一定条件下锁相环路可以给出很高的参数指标，但是高精度测量系统中有时不仅要求频率同步，而且要求相位同步。尤其在精密时间测量时，对稳态相位差提出极高的要求。

在相位测距系统中，对相位的同步要求也很高。利用电磁波测量距离，通过测量收发正弦信号间的相位差，可以获得距离信息，这就是相位测距。由于相位差等于时延与角频率的乘积，若频率很高，则微小的时延相当于很大的相位差。所以当远距离两地获得稳定的相位差时，则可得到高精度的距离信息。

发明内容

本发明的目的是提供一种分布式时钟同步锁定系统，解决两端提供同步稳定的信号源问题。

本发明解决其技术问题所采用的技术方案如下：

在主收发信机有三组不同的频率的信号源，即参考信号源、待锁定信号源以及补差信号源，其中通过单片机对信号源进行配置；参考信号源经过传输空间连接到从收发信机中的上变频器输入口；待锁定信号源连接到下变频器输入口，下变频器的输出口分为两路信号，其中一路信号经过传输空间连接到从收发信机中的上变频器另一个输入口，另一路信号连接到第一混频器的输入口；收发信机中的上变频器输出口分为两路信号，一路信号连接到信号输出口，另一路信号经过传输空间反馈回主收发信机连接到第一混频器的另一个输入口；第一混频器的输出口经过2分频器以及锁相环连接到第二混频器的输入口；补差信号源连接到第二混频器的另一个输入口，第二混频器的输出口连接到下变频器的另一个输入口；其中参考信号源频率是补差信号源频率的一倍。

本发明包括主收发信机和从收发信机，在两者之间以无线方式双向传输高频信号，并通过上下变频，频率选择，噪声滤除等信号处理方法使主收发信机参考信号与从收发信机输出信号的相位差值不随相对物理位置的变化而改变，从而达到高速锁定相位的目的。本系统采用锁相环滤除系统内部及外界环境的噪声，提高了相位同步锁定的精度。

本发明具有的有益的效果是：本系统使用预分频式锁相环电路设计，从而消除了器件的高频性能限制，降低了制作成本，优化了系统结构。本系统实现了分布式时钟同步锁定系统，能够快速稳定的给两端提供同步稳定的信号源。本系统体积小，重量轻，具有便于安装携带的优点。本系统可广泛应用于卫星编队、超远距离测距、高精度测距等方面。

附图说明

图1是本发明的结构示意图；

图2是单片机电路图；

图3是频率合成器电路图；

图4是分频器电路图；

图5是混频滤波电路图。

图中：1、参考信号源f_ref∠0，2、待锁定信号源f₀∠0，3、补差信号源f_ref/2∠Q，4、下变频器，5、第二混频器，6、锁相环，7、2分频器，8、第一混频器混频器，9、传输空间(长度l)，10、上变频器，11、单片机，A、为主收发信机，B、从收发信机。

具体实施方式

如图1所示，本发明包括在主收发信机A有三组不同的频率的信号源，即参考信号源1、待锁定信号源2以及补差信号源3，其中通过单片机11对信号源进行配置；参考信号源1经过传输空间9连接到从收发信机B中的上变频器10输入口；待锁定信号源2连接到下变频器4输入口，下变频器4的输出口分为两路信号，其中一路信号经过传输空间9连接到从收发信机B中的上变频器10另一个输入口，另一路信号连接到第一混频器8的输入口；收发信机B中的上变频器10输出口分为两路信号，一路信号连接到信号输出口，另一路信号经过传输空间9反馈回主收发信机A连接到第一混频器8的另一个输入口；第一混频器8的输出口经过2分频器7以及锁相环6连接到第二混频器5的输入口；补差信号源3连接到第二混频器5的另一个输入口，第二混频器5的输出口连接到下变频器4的另一个输入口；其中参考信号源1频率是补差信号源3频率的一倍。

本发明的具体运行方案如下：假设待测两端为A、B，它们之间的距离为l。在A，B两端安装射频信号，用以发送和接收射频信号。以下将用F_x＝f_x∠φ_x来表示信号频率为f_x，相位为φ_x，L_x表示信号频率为f_x传输l长度后的相位延迟，即： $L_x=\frac{2\mathrm{\π}{f}_{x}l}{v_p}$ 其中v_p为信号在空间的传输速度，l为传输距离。

本发明系统，如图1所示(其中，f_a＝f₀-f_ref，当系统锁定时，A＝Q-L₀)，A端有三个信号源，通过单片机11对信号源进行配置，其电路图如图2所示，其中输出口为data口，clk口，以及le0口，le1口，le2口，输出口data口，clk口与三个频率合成器的输入口data口，clk口连接，le0口，le1口，le2口分别与频率合成器的le口连接。信号源通过频率合成器生成，其电路图如图3所示。其中待锁定信号源2频率为f₀，假设其相位为0，它通过与信号f_ref∠A下变频4产生信号f_a∠-A，其中下变频器电路如图5所示，其输入口为LO口，输出口为IF口，信号f_a∠-A与参考信号源1中的信号f_ref∠0一起通过传输空间9传输到B端，分别得到信号f_a∠-A-L_a和信号f_ref∠-L_ref。信号f_ref∠-L_ref、f_a∠-A-L_a通过上变频器10得到信号f₀∠-Q，其中上变频器电路图如图5所示，f₀∠-Q就是输出的终端信号，其频率等于待锁定信号源2的频率，相位为补差信号源3的相位的负值。输出的终端信号f₀∠-Q通过同样的传输路径9反馈回A端并且与信号f_a∠-A输入到第一混频器8中(在此取下变频)，第一混频器8的电路图如图5所示，产生信号f_ref∠-2L₀，信号f_ref∠-2L₀经过2分频器7后，其中2分频电路如图4所示，其中输入端口为clk口，输出口为out口，输入口clk口与第一混频器8的输出口连接，2分频器7的输出口out口与锁相环6的输入口连接，其中锁相环6的电路图如图3所示，锁相环的输出口out口与补差信号源3一起连接到第二混频器5的输入口，产生信号f_ref∠A，混频器5输出口连接到下变频器4另一个口RF口，从而使系统形成环路，实现锁定性能。其中锁相环6模块，可以在A端环路的任何一个位置，其作用为相位噪声滤除，使整个系统达到稳定，从而实现相位的锁定。锁相环6的参数还将影响整个系统锁定速度，以及抗干扰的性能。

如图2所示，所述的单片机模块用以对三个锁相环芯片配置数据。包括AVR公司的ATmega8芯片以及外围电容、晶振等元件。

如图3所示，所述的频率合成器包括ADI公司的ADF4360-7芯片及其外围电容，电感，电阻，晶振等元件。

如图4所示，所述的2分频器包括ADI公司的AD9515-0芯片及其外围电容，电阻等元件。

如图5所示，所述的混频滤波器包括MINICIRCUITS公司的ADE-11芯片以及电容，电感等元件。

本发明所采用的核心元器件的具体信号如下：

1)电源LM1117芯片；

2)单片机模块AVR公司的ATmega8芯片；

3)频率合成器ADI公司的ADF4360-7芯片；

4)分频器ADI公司的AD9515-0芯片；

5)混频器MINICIRCUITS公司的ADE-11芯片；

通过电路运行结果可以知道，本系统抗干扰能力强，锁定速度快，性能优良，可以达到要求。

Claims (5)

1、一种分布式时钟同步锁定系统，其特征在于：在主收发信机(A)有三组不同的频率的信号源，即参考信号源(1)、待锁定信号源(2)以及补差信号源(3)，其中通过单片机(11)对信号源进行配置；参考信号源(1)经过传输空间(9)连接到从收发信机(B)中的上变频器(10)输入口；待锁定信号源(2)连接到下变频器(4)输入口，下变频器(4)的输出口分为两路信号，其中一路信号经过传输空间(9)连接到从收发信机(B)中的上变频器(10)另一个输入口，另一路信号连接到第一混频器(8)的输入口；收发信机(B)中的上变频器(10)输出口分为两路信号，一路信号连接到信号输出口，另一路信号经过传输空间(9)反馈回主收发信机(A)连接到第一混频器(8)的另一个输入口；第一混频器(8)的输出口经过2分频器(7)以及锁相环(6)连接到第二混频器(5)的输入口；补差信号源(3)连接到第二混频器(5)的另一个输入口，第二混频器(5)的输出口连接到下变频器(4)的另一个输入口；其中参考信号源(1)频率是补差信号源(3)频率的一倍。

2、根据权利要求1所述的一种分布式时钟同步锁定系统，其特征在于：所述的单片机选用AVR公司的ATmega8芯片。

3、根据权利要求1所述的一种分布式时钟同步锁定系统，其特征在于：所述的信号源的频率合成器芯片选用ADI公司的ADF4360-7芯片。

4、根据权利要求1所述的一种分布式时钟同步锁定系统，其特征在于：所述的2分频器的芯片选用ADI公司的AD9515-0芯片。

5、根据权利要求1所述的一种分布式时钟同步锁定系统，其特征在于：所述的混频器的芯片选用MINICIRCUITS公司的ADE-11芯片。

Images