CN212726992U

CN212726992U - K波段扫频源

Info

Publication number: CN212726992U
Application number: CN202021665194.4U
Authority: CN
Inventors: 秦明英; 李楚军; 洪青宇; 柴进
Original assignee: Hunan Leiyuan Electronic Technology Co ltd
Current assignee: Hunan Leiyuan Electronic Technology Co ltd
Priority date: 2020-08-12
Filing date: 2020-08-12
Publication date: 2021-03-16
Anticipated expiration: 2030-08-12

Abstract

本实用新型提供一种K波段扫频源，包括恒温晶振OCXO、功分器、谐波发生器、LC滤波器、倍频链路以及混频器；所述恒温晶振OCXO连接1#功分器，1#功分器的输出分为三路，分别给谐波发生器，PLL电路、DDS电路做参考信号，保证最终合成的扫频信号为相参的。采用直接频率合成、锁相环频率合成、直接数字频率合成三者相结合的方法，获得了很好的相噪性能。本实用新型体积小巧，相噪与杂散抑制优良，频点控制方便，经实验测试表明本实用新型提供的扫频源能很好地满足高端雷达的需要。

Description

K波段扫频源

技术领域

本实用新型属于频率合成源技术领域，具体地涉及一种K波段扫频源。

背景技术

微波扫频源又称为微波频率综合器，是雷达、通信、电子对抗、微波测量仪器等电子系统的核心部件，其性能优劣直接影响到整个电子系统的总体性能。现代雷达扫频源的主要任务是向雷达发射机提供射频激励信号，向雷达接收机提供与回波信号下变频的多种本振信号，为信号处理系统提供参考基准信号。高性能雷达系统往往要求扫频源具有宽频带、低相位噪声、高杂散抑制、高分辨率等性能指标。

现有频率合成技术主要分为直接频率合成(Direct Frequency Synthesis,DS)、间接频率合成(Indirect Frequency Synthesis,IS，一般本文特指锁相环PLL合成技术)以及直接数字频率合成(Direct Digital Synthesizer,DDS)三种方式。三种方式各有优缺点，例如DS方式的优点是频率转换时间短、分辨率高、频率稳定度高、相位噪声低，缺点是没法直接输出特定频点(一般只能输出参考频率整数倍)、结构复杂、尺寸及重量大、易产生杂散分量。PLL合成技术的优点是相噪、杂散水平均可做的比较好，缺点是频率切换速度较低。DDS的优点是具有相噪低，频率切换速度快，分辨率高；缺点是输出杂波多，输出频率不高。

对于需要极低的相位噪声的大动态、高选择性的高性能雷达系统来说，不但扫频带宽宽，且相位噪声与杂散抑制等指标均要求很高，这就决定了单独采用某一频率合成方式无法达到要求。

实用新型内容

针对现有技术存在的缺陷，本实用新型提供一种K波段扫频源。本实用新型体积小巧，相噪与杂散抑制优良，频点控制方便，经实验测试表明本实用新型提供的扫频源能很好地满足高端雷达的需要。

为实现上述技术目的，本实用新型采用的具体技术方案如下：

K波段扫频源，包括恒温晶振OCXO、功分器、谐波发生器、LC滤波器、倍频链路以及混频器；所述恒温晶振OCXO连接1#功分器，1#功分器的输出分为三路。

1#功分器的第一路输出连接谐波发生器；谐波发生器的输出连接LC滤波器，LC滤波器的输出连接2#功分器，2#功分器的输出分为两路，2#功分器的第一路输出连接1#倍频链路，1#倍频链路的输出连接1#混频器；2#功分器的第二路输出连接2#倍频链路，2#倍频链路的输出连接2#混频器。

1#功分器的第二路输出连接PLL电路，PLL电路的输出连接2#混频器，2#混频器的输出连接4#功分器，4#功分器的输出分为两路，4#功分器的第一路输出连接3#混频器，4#功分器的第二路输出连接4#混频器。

1#功分器的第三路输出连接DDS电路，给DDS电路作参考时针输入；DDS电路连接上位机，在上位机的控制下输出DDS扫频信号，DDS电路输出的DDS扫频信号经3#倍频链路倍频后输入到5#功分器，5#功分器的输出分为两路，5#功分器的第一路输出连接连接4#混频器，5#功分器的第二路输出连接连接1#混频器。

其中，1#混频器输出LO信号，3#混频器输出中频参考基频，4#混频器输出RF信号。

作为本实用新型的优选方案，所述1#倍频链路包括声表滤波器SAW、三倍频器件和四倍频器件。

作为本实用新型的优选方案，所述2#倍频链路包括声表滤波器SAW、五倍频器件和二倍频器件。

作为本实用新型的优选方案，所述3#倍频链路包括二倍频器件。

作为本实用新型的优选方案，恒温晶振OCXO输出100M信号，经1#功分器分为三路；1#功分器的第一路输出连接谐波发生器，谐波发生器的输出连接1.4G-1.6G LC滤波器，预提取1.4G-1.6G频率信号，然后通过2#功分器分为两路，2#功分器的两路输出分别用窄带的声表滤波器SAW进行滤波处理，分别获得1.4G信号与1.6G信号，其中1.4G信号依次经过三倍频器件、四倍频器件处理，最终得到16.8G点频信号，16.8G点频信号由3#功分器功分两路；1.6G信号依次经过五倍频器件、二倍频器件处理得到16G点频信号；1#功分器的第二路输出连接PLL电路，PLL电路的输出850M信号，850M信号与16G点频信号在2#混频器混频，得到16.85G点频信号，16.85G点频信号由4#功分器功分两路，其中一路16.85G点频信号与3#功分器功分出的一路16.8G点频信号在3#混频器混频，得到50M的中频参考基频；1#功分器的第三路输出连接DDS电路，给DDS电路作参考时针输入；DDS电路连接上位机，在上位机的控制下输出0.6-1.3G的DDS扫频信号，DDS电路输出的DDS扫频信号经二倍频器件产生出1.2-2.6G的DDS信号，1.2-2.6G的DDS信号经5#功分器功分两路，其中一路1.2-2.6G的DDS信号与4#功分器功分出的另一路16.85G点频信号在4#混频器混频，得到18.05-19.45G的RF信号；另一路1.2-2.6G的DDS信号与3#功分器功分出的另一路16.8G点频信号在1#混频器混频，得到18-19.4G的LO信号。

作为本实用新型的优选方案，所述1#混频器的输出连接有滤波器，经滤波后输出LO信号。

作为本实用新型的优选方案，所述4#混频器的输出连接有滤波器，经滤波后输出RF信号。

本实用新型的有益效果如下：

本实用新型采用谐波发生器提取谐波信号再进行倍频，相比传统的直接采用倍频、分频、混频方式的技术方案，不但电路结构更加简单，成本更低，同时还能轻松获取传统方案无法得到的频率点，解决了有些倍频或分频次数无法用芯片实现的尴尬。

本实用新型采用直接频率合成、锁相环频率合成(PLL)、直接数字频率合成(DDS)三者相结合的方法，获得了很好的相噪性能(-105dBc/Hz@1KHz&-110dBc@10KHz)，杂散抑制至少优于-60dBc，扫频带宽为达1.4G，很好地满足了系统需求。而用一般传统的技术方案是无法同时保证同时满足这些技术指标的。

本实用新型在保证相噪性能的同时还能具有优良的杂散抑制效果。

附图说明

图1是实施例1的结构示意图；

图2是实施例2的结构示意图。

具体实施方式

为了使本实用新型的技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本实用新型，并不用于限定本实用新型。

实施例1：

K波段扫频源，包括恒温晶振OCXO、功分器、谐波发生器、LC滤波器、倍频链路以及混频器。

具体地，如图1所示，所述恒温晶振OCXO连接1#功分器1，1#功分器1的输出分为三路。

1#功分器1的第一路输出连接谐波发生器2；谐波发生器2的输出连接LC滤波器3，LC滤波器3的输出连接2#功分器4，2#功分器4的输出分为两路，2#功分器4的第一路输出连接1#倍频链路5，1#倍频链路5的输出连接1#混频器6。2#功分器4的第二路输出连接2#倍频链路7，2#倍频链路7的输出连接2#混频器8。

1#功分器1的第二路输出连接PLL电路19，PLL电路19的输出连接2#混频器8，2#混频器8的输出连接4#功分器9，4#功分器9的输出分为两路，4#功分器9的第一路输出连接3#混频器21，4#功分器9的第二路输出连接4#混频器14。

1#功分器1的第三路输出连接DDS电路11，给DDS电路11作参考时针输入20；DDS电路11连接上位机，在上位机的控制下输出DDS扫频信号，DDS电路11输出的DDS扫频信号经3#倍频链路12倍频后输入到5#功分器13，5#功分器13的输出分为两路，5#功分器13的第一路输出连接连接4#混频器14，5#功分器13的第二路输出连接连接1#混频器6。

1#混频器6的输出连接有1#滤波器16，经滤波后输出LO信号。3#混频器21输出中频参考基频。4#混频器14的输出连接有2#滤波器17，经滤波后输出RF信号。

实施例2：

具体地，如图2所示，所述恒温晶振OCXO连接1#功分器1，1#功分器1的输出分为三路。

1#功分器1的第一路输出连接谐波发生器2；谐波发生器2的输出连接LC滤波器3，LC滤波器3的输出连接2#功分器4，2#功分器4的输出分为两路，2#功分器4的第一路输出连接1#倍频链路5，1#倍频链路5的输出连接1#混频器6。2#功分器4的第二路输出连接2#倍频链路7，2#倍频链路7的输出连接2#混频器8。1#倍频链路5包括1#声表滤波器SAW21、三倍频器件22和四倍频器件23。所述2#倍频链路7包括2#声表滤波器SAW24、五倍频器件25和二倍频器件26。

1#功分器1的第三路输出连接DDS电路11，给DDS电路11作参考时针输入20；DDS电路11连接上位机，在上位机的控制下输出DDS扫频信号，DDS电路11输出的DDS扫频信号经3#倍频链路12倍频后输入到5#功分器13，5#功分器13的输出分为两路，5#功分器13的第一路输出连接连接4#混频器14，5#功分器13的第二路输出连接连接1#混频器6。3#倍频链路12包括二倍频器件。

实施例3：

本实施例中，要求K波段扫频源的设计指标要求为：RF信号与LO信号相参且相差50M固定差频，RF VCO扫频范围为18～19.4GHz，LO VCO扫频范围为18.05～19.45GHz，相噪指标至少要求-105dBc/Hz@1KHz&-110dBc@10KHz，杂散抑制≤-60dBc。目前业界K波段信号源最低的相位噪声水平约为-108dBc@10KHz，因PLL输出信号的相位噪声取决于参考晶振、锁相环路相位噪声基底以及闪烁噪声基底三者较差的一方，但由于锁相环芯片的半导体制造工艺和材料性质限制，锁相环路相位噪声基底以及闪烁噪声基底没有质的提升，因此再怎么改进设计方案也无法达到更高的相位噪声要求。DDS虽然相噪可以做到很低，但是目前的最高频率只能做到1.4G左右，DDS杂散大的缺点，造成如果直接对DDS进行多次倍频滤波，其杂散性能远远满足不了系统要求。

参照图2，本实施例3提供的K波段扫频源采用实施例2中的电路结构。

设计具体设计如下：恒温晶振(OCXO)采用科玛公司的一款性价比高且性能非常不错的恒温晶振作为参考源，此恒温晶振的相位噪声水平可以达到：

-125dBc@100Hz、-155dBc@1KHz、-163dBc@10KHz、-165dBc@100KHz。理论来讲，100M信号经过N次倍频后相噪恶化的理论值为20logN。用晶振指标估算16.8G信号的相噪理论值约为-155+20log168＝-110dBc/Hz@1kHz，

-163+20log168＝-118dBc/Hz@1kHz，比系统需求有一定的余量，可以满足需要。

恒温晶振OCXO输出100M信号，经1#功分器分为三路，分别给谐波发生器，PLL电路、DDS电路做参考信号，保证最终合成的扫频信号为相参的。

1#功分器的第一路输出连接谐波发生器，谐波发生器的输出连接1.4G-1.6G LC滤波器(带外抑制＞65dBc@100～1300MHz；＞65dBc@1700MHz～2500MHz；＞55dBc@2500MHz～5000MHz)，用来预提取1.4G-1.6G频率。然后通过2#功分器分为两路，2#功分器的两路输出分别用窄带的声表滤波器SAW进行滤波处理，分别获得1.4G信号与1.6G信号，其中1.4G信号依次经过三倍频器件、四倍频器件处理，最终得到16.8G点频信号，16.8G点频信号由3#功分器功分两路；1.6G信号依次经过五倍频器件、二倍频器件处理得到16G点频信号；1#功分器的第二路输出连接PLL电路，PLL电路的输出850M信号，850M信号与16G点频信号在2#混频器混频，得到16.85G点频信号，16.85G点频信号由4#功分器功分两路，其中一路16.85G点频信号与3#功分器功分出的一路16.8G点频信号在3#混频器混频，得到50M的中频参考基频；1#功分器的第三路输出连接DDS电路，给DDS电路作参考时针输入；DDS电路连接上位机，在上位机的控制下输出0.6-1.3G的DDS扫频信号，DDS电路输出的DDS扫频信号经二倍频器件产生出1.2-2.6G的DDS信号，1.2-2.6G的DDS信号经5#功分器功分两路，其中一路1.2-2.6G的DDS信号与4#功分器功分出的另一路16.85G点频信号在4#混频器混频，得到18.05-19.45G的RF信号；另一路1.2-2.6G的DDS信号与3#功分器功分出的另一路16.8G点频信号在1#混频器混频，得到18-19.4G的LO信号。

实施例3采用实施例2的电路结构，不但很容易做到小型化(实际做出来的模块尺寸与采用PLL等方案出来的尺寸差不多甚至更小)，相噪指标与杂散抑制均达到系统要求，并且可以很方便地倍频到需要的频点。

本实用新型采用谐波信号发生器首先产生谐波信号，然后使用一特制的LC滤波器进行初次选频，再经过窄带声表滤波器(SAW)选出特定的基本频点做进一步倍频处理。用谐波信号发生器配合PLL电路，打破了传统设计方案无法直接倍频出期望频点的困境，同时也简化了电路，降低了成本，减小了体积。

经试验测试，实施例3中的扫频源，19GHz时相噪指标典型值为-106dBc/Hz@1kHz，杂散抑制至少优于-62.5dBc。此套扫频源配套某太赫兹雷达收发前端进行了雷达成像实验，成像效果非常清晰，证明了此方案的可行性。

综上所述，虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何本领域普通技术人员，在不脱离本实用新型的精神和范围内，当可作各种更动与润饰，因此本实用新型的保护范围当视权利要求书界定的范围为准。

Claims

1.K波段扫频源，其特征在于：包括恒温晶振OCXO、功分器、谐波发生器、LC滤波器、倍频链路以及混频器；所述恒温晶振OCXO连接1#功分器，1#功分器的输出分为三路；

1#功分器的第一路输出连接谐波发生器；谐波发生器的输出连接LC滤波器，LC滤波器的输出连接2#功分器，2#功分器的输出分为两路，2#功分器的第一路输出连接1#倍频链路，1#倍频链路的输出连接1#混频器；2#功分器的第二路输出连接2#倍频链路，2#倍频链路的输出连接2#混频器；

1#功分器的第二路输出连接PLL电路，PLL电路的输出连接2#混频器，2#混频器的输出连接4#功分器，4#功分器的输出分为两路，4#功分器的第一路输出连接3#混频器，4#功分器的第二路输出连接4#混频器；

1#功分器的第三路输出连接DDS电路，给DDS电路作参考时针输入；DDS电路连接上位机，在上位机的控制下输出DDS扫频信号，DDS电路输出的DDS扫频信号经3#倍频链路倍频后输入到5#功分器，5#功分器的输出分为两路，5#功分器的第一路输出连接连接4#混频器，5#功分器的第二路输出连接连接1#混频器；

1#混频器输出LO信号，3#混频器输出中频参考基频，4#混频器输出RF信号。

2.根据权利要求1所述的K波段扫频源，其特征在于：所述1#倍频链路包括声表滤波器SAW、三倍频器件和四倍频器件。

3.根据权利要求2所述的K波段扫频源，其特征在于：所述2#倍频链路包括声表滤波器SAW、五倍频器件和二倍频器件。

4.根据权利要求3所述的K波段扫频源，其特征在于：所述3#倍频链路包括二倍频器件。

5.根据权利要求4所述的K波段扫频源，其特征在于：恒温晶振OCXO输出100M信号，经1#功分器分为三路；1#功分器的第一路输出连接谐波发生器，谐波发生器的输出连接1.4G-1.6G LC滤波器，预提取1.4G-1.6G频率信号，然后通过2#功分器分为两路，2#功分器的两路输出分别用窄带的声表滤波器SAW进行滤波处理，分别获得1.4G信号与1.6G信号，其中1.4G信号依次经过三倍频器件、四倍频器件处理，最终得到16.8G点频信号，16.8G点频信号由3#功分器功分两路；1.6G信号依次经过五倍频器件、二倍频器件处理得到16G点频信号；

1#功分器的第二路输出连接PLL电路，PLL电路的输出850M信号，850M信号与16G点频信号在1#混频器混频，得到16.85G点频信号，16.85G点频信号由4#功分器功分两路，其中一路16.85G点频信号与3#功分器功分出的一路16.8G点频信号在3#混频器混频，得到50M的中频参考基频；

1#功分器的第三路输出连接DDS电路，给DDS电路作参考时针输入；DDS电路连接上位机，在上位机的控制下输出0.6-1.3G的DDS扫频信号，DDS电路输出的DDS扫频信号经二倍频器件产生出1.2-2.6G的DDS信号，1.2-2.6G的DDS信号经5#功分器功分两路，其中一路1.2-2.6G的DDS信号与4#功分器功分出的另一路16.85G点频信号在4#混频器混频，得到18.05-19.45G的RF信号；另一路1.2-2.6G的DDS信号与3#功分器功分出的另一路16.8G点频信号在2#混频器混频，得到18-19.4G的LO信号。

6.根据权利要求1、2、3、4或5所述的K波段扫频源，其特征在于：1#混频器的输出连接有滤波器，经滤波后输出LO信号。

7.根据权利要求6所述的K波段扫频源，其特征在于：4#混频器的输出连接有滤波器，经滤波后输出RF信号。