CN101036230A - 在形成硅化镍之前对硅进行的处理 - Google Patents

在形成硅化镍之前对硅进行的处理 Download PDF

Info

Publication number
CN101036230A
CN101036230A CNA2005800335428A CN200580033542A CN101036230A CN 101036230 A CN101036230 A CN 101036230A CN A2005800335428 A CNA2005800335428 A CN A2005800335428A CN 200580033542 A CN200580033542 A CN 200580033542A CN 101036230 A CN101036230 A CN 101036230A
Authority
CN
China
Prior art keywords
oxide
silicon
silicide
metal
small pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800335428A
Other languages
English (en)
Inventor
休－埃伦·克兰克
希林·西迪基
德博拉·J·赖利
特雷斯·昆廷·赫德
佩君·J·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101036230A publication Critical patent/CN101036230A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种制备半导体电路小片的方法，其包括：在形成硅化物(105)之前，预处理暴露的硅(101)以形成氧化物(110)；及在氧化物上沉积金属(120)。在所揭示实施例中，化学氧化物表面预处理会减缓镍(Ni)的扩散，以使NiSi硅化物的形成受控。此会解决Ni快速扩散及Ni掩饰Si硅瑕疵这一问题。

Description

在形成硅化镍之前对硅进行的处理
技术领域
本文所揭示的标的物大体而言涉及半导体处理，且具体而言，涉及一种在沉积金属之前通过处理硅以形成氧化物来制备电路小片、以便形成硅化物的方法。
背景技术
集成电路以多个层的形式制作于半导体晶圆表面上，并随后单分成单独的半导体器件，或者“电路小片”。许多制作工艺要重复很多次，从而逐个层地加以构造，直至完成制作为止。金属层—随着器件复杂度的提高，其数量通常会增加—包含导电材料图案，这些导电材料图案通过交错的绝缘材料层在垂直方向上相互绝缘。在每一层内也通过绝缘或介电材料使各导电迹线隔开。称作“通路”的垂直的导电隧道通常穿过绝缘层而在相邻导电图案之间形成导电路径。半导体器件中的瑕疵可尤其起因于迁移物质的扩散及形成器件结构的材料层中的缺陷。
在半导体器件的制作中常常使用金属。某些金属(例如钴、镍、钛及铂)可适于用作形成金属硅化物(或“硅化物”)的组分，金属硅化物(或“硅化物”)可在器件中充当金属层与硅衬底之间的低电阻接触。在使电路小片准备进行预先硅化物金属沉积及硅化物形成时所涉及的工艺可能会影响硅化物薄膜的完整性，并有可能使金属在器件中出现人们所不期望的扩散。
在对暴露的硅(Si)应用镍(Ni)时，可能会存在与Ni快速扩散及Ni掩饰Si瑕疵相关的问题。
发明内容
在某些实施例中，一种用于制备电路小片的方法包括：在形成硅化物之前，处理暴露的硅以形成氧化物；及在所述氧化物上沉积金属。所述氧化物上的金属可包括钛、钴、镍、铂、钯、钨、钼、或其组合。氧化物的厚度可小于或等于约15埃。在各实施例中，处理暴露的硅以形成氧化物包括形成非热氧化物。处理暴露的硅以形成氧化物还可包括使用氧化性等离子体来处理所述暴露的硅；另一选择为，处理暴露的硅以形成氧化物可包括形成化学氧化物。在某些其他实施例中，处理暴露的硅以形成氧化物包括使用包含如下的溶液来处理暴露的硅：氢氧化铵，过氧化氢，及水；盐酸，过氧化氢，及水；过氧化氢；臭氧；臭氧化去离子水；或其组合。在处理暴露的硅以形成氧化物与在所述氧化物上沉积金属之间的时间可介于约0至约60小时范围内。
在某些实施例中，一种用于改善硅化物薄膜整体性的方法包括：氧化电路小片上暴露的硅，在所述经氧化的硅上沉积金属，及对在经氧化的硅上包含金属的所述电路小片进行加热以形成硅化物。该方法可进一步包括在氧化暴露的硅之前处理所述电路小片，以暴露出硅。
在其他实施例中，一种用于形成金属硅化物的系统包括：容器，在其中在包含暴露的硅的电路小片上形成氧化物；及处理室，在其中设置金属源以在所述氧化物上沉积金属。在其中形成氧化物的容器可包括湿化学品罐、等离子体反应器、或其组合。所述处理室可通过溅射来沉积金属。在某些实施例中，在介于约250至约500摄氏度范围内的温度下形成硅化物。
在将Ni沉积至暴露的Si上时，化学氧化物表面预处理会减缓镍(Ni)扩散，以使NiSi硅化物的形成受控。此会解决Ni快速扩散及Ni掩饰Si硅瑕疵这一问题。
附图说明
图1图解说明在为形成金属硅化物而对电路小片进行制备时可涉及到的半导体器件中的材料的剖面图；
图2图解说明在金属与硅反应而形成金属硅化物之后半导体器件中的材料的另一剖面图；及
图3图解说明一种用于制备电路小片及实施硅化物形成的系统。
注解及术语
在下文说明及权利要求书通篇中将使用某些术语来指代特定的组件。所属领域中的技术人员将了解，在公司中可使用不同的名称来指代某一组件。本文件并不打算对名称不同而非功能不同的组件进行区分。在本文件通篇中还使用用语“包括(including)”及“包含(comprising)”，其是以开放式方式加以使用，且因此应理解为意指“包括但不限于...”。
术语“集成电路”或“IC”是指图案化于微芯片表面上的一组电子组件及其互连线(统称为内部电路元件)。术语“半导体器件”从种类上是指集成电路(IC)。术语“电路小片(die)”(复数形式为dies)从种类上是指在各个完工阶段中的集成电路或半导体器件，其可为晶圆的一部分，包括下面的半导体衬底、绝缘材料及在上面所图案化的所有电路。
具体实施方式
图1图解说明在为形成硅化物而对电路小片进行制备时所涉及的半导体结构100的一实施例。图1中的视图是在制造IC过程中的中间点处半导体结构100(例如电路小片、电路小片样本、或晶圆的一部分)的剖面图。在各种实施例中，为形成硅化物而进行的制备包括：处理暴露的硅101以形成氧化物110，及在氧化物110上沉积金属120。在某些实施例中，金属120为镍，为形成硅化物，其与硅101发生反应而形成硅化镍(未显示)。
图2图解说明在形成硅化物105之后半导体结构200的一实施例，其中使用镍作为金属120。硅化镍105的形成是在暴露的硅101上形成氧化物110并在氧化物110上沉积镍120之后实施。图2显示形成于硅101与镍120之间的硅化镍105。在形成之后，氧化物110可主要处于硅化镍105与任何未反应的镍120之间的界面上。在形成过程中，镍120扩散穿过氧化物110并与硅101发生反应而形成硅化镍105。因此，在形成硅化镍105的过程中会消耗一定的硅101及一定的镍120。
金属120可为任何能有效地与硅发生反应而形成硅化物的金属，所述硅化物在金属层与硅衬底之间形成低电阻接触。随着技术的进步及半导体器件内结构的尺寸的缩小，某些金属可能会比其他金属更为适合。在某些实施例中，金属120包括钛、钴、镍、铂、钯、钨、钼、或其组合。在选择金属时所考虑的因素的某些实例包括在形成硅化物过程中硅的消耗量，扩散速率，所需硅化物相的热稳定性，及电气特性，例如结面完整性、接触电阻及薄膜电阻。
为形成氧化物所采用的处理会影响氧化物的特性，而此又可能影响金属向硅中的扩散及硅化物的完整性。氧化物的某些相关特性可包括密度、化学计量、厚度、氢的含量、OH-及均匀度。在某些实施例中，处理暴露的硅会形成非热氧化物。非热氧化物的实例包括化学氧化物及通过以氧化性等离子体源来处理暴露的硅所形成的氧化物。用于在沉积金属之前处理硅的氧化性等离子体源的实例包括直接高能等离子体Ar+、He+、Ne+与氧气源(例如O2或H2O)的组合；及包含反应性氧化基O*或OH*的远程等离子体。在某些实施例中，化学氧化物是通过使用包含如下的溶液来处理暴露的硅而形成的氧化物：氢氧化铵，过氧化氢，及水；盐酸，过氧化氢，及水；过氧化氢；臭氧化去离子水；或其组合。
为形成氧化物而对暴露的硅进行的有效处理通常会控制氧化物厚度。在某些实施例中，如使用带有解吸仪的Opti-Probe(由位于Fremont，California的Therma-Wave公司制造)所测量，氧化物厚度可小于或等于约15埃；另一选择为，小于或等于约12埃；再一选择为，小于或等于约10埃。
通过处理暴露的硅所形成的氧化物也可为硅的保护层。尽管通常在暴露出硅与沉积硅化物形成前的金属之间的时间窗口可能一直是人们所关切的问题，然而在暴露的硅上形成氧化物可降低此种关切。因此，该保护性氧化层可增加制造的稳固性。在某些实施例中，在暴露出硅与沉积硅化物形成前的金属之间的时间窗口介于约0至约24小时范围内；另一选择为，所述时间窗口介于约0至约12个小时范围内；再一选择为，介于约0至约2小时范围内。在其他实施例中，在处理暴露的硅而形成氧化物与沉积硅化物形成前的金属之间的时间窗口介于约0至约120小时范围内；另一选择为，介于约0至约60小时范围内。
据认为，硅上的氧化物会在沉积金属之前为硅提供更有利的表面。暴露的硅可能实质上缺乏稳定性及均匀性，并易于在沉积金属之前及之后发生不利的反应及扩散。据认为，氧化层能实现为形成硅化物所需的金属扩散，同时还在硅上提供更稳定的表面。在至少某些情形中，氧化层可与岛状二极管泄漏及击穿的变化量的减小、接触电阻的变化量的减小及晶体管增益的变化量的减小相关联。
硅化物(或“金属硅化物”)通常在半导体器件中用于在金属层与硅衬底之间形成低电阻接触。硅化物—其包含自对准的硅化物或“硅化金属(salicide)”—是金属与硅之间进行反应的产物。硅化物及硅化物形成工艺的特性可根据所用金属的类型而变化很大。例如，与镍的硅化物相比，钴的硅化物可具有更高的电阻并在形成过程中消耗更多的硅。此外，使用单种金属形成的硅化物的品质可因反应条件而异。例如，镍与硅的硅化物可包含不同的相，例如硅化二镍(Ni2Si)、二硅化镍(NiS2)、及/或硅化镍(NiSi)。反应动力学(例如时间及温度)通常决定形成哪一种硅化物相及/或所形成的每一种硅化物相的比例。在为镍的情况下，NiSi具有明显更低的电阻，且因此作为接触硅化物的角色更为有利。在至少某些情形中，所希望的硅化物是NiSi，且在沉积金属之前在暴露的硅上形成氧化物可最小限度地形成人们所不希望的NiSi2及Ni2Si。
在本发明中还提供一种用于形成硅化物的系统300，图3显示系统300的一个方面。在某些实施例中，系统300包括容器310及处理室330。包含暴露的硅的电路小片(未显示)放置于容器310中以供处理。容器310可处理暴露的硅以形成氧化物。随后，将电路小片从容器310转移至处理室330。可在能有效地在氧化物上沉积金属的条件下在处理室330中设置金属源320。在某些实施例中，处理室330实施沉积及硅化物形成两种作业。因此，在沉积金属之后，还可在处理室330中完成硅化物的形成。
在某些实施例中，可在容器310中在暴露的硅上形成氧化物之前，实施用于暴露出硅的工艺。此种用于暴露出硅的工艺通常将不在形成氧化物的容器310中实施。用于暴露出硅的有效技术可以是所属领域中的技术人员所特有地采用的技术。在至少一种情形中，用于在形成氧化物之前暴露出硅的工艺包括氢氟酸处理。此种氢氟酸处理可包含气相、液相、或其组合形式的氢氟酸。作为一实例，为暴露出硅，可在23摄氏度下在包含0.2-1％(按体积计)氢氟酸去离子水溶液的化学浴中将电路小片处理1-10分钟。
在各种实施例中，容器310接收包含暴露的硅的电路小片，并设定为上文所述的能有效地在暴露的硅上形成氧化物的条件。在某些情形中，容器310可包含湿化学品罐、等离子体反应器、或者其组合。恰当的湿化学品罐的一实例是在F-Wet FC-821L(由位于Sunnyvale，California的DNS Electronics公司制造)中所见到的湿化学品罐。适于在F-Wet FC-821L中在暴露的硅上形成氧化物的条件的实例可包括：由0.1-10重量％的盐酸、0.3-10重量％的过氧化氢及其余为水所形成的混合物；且处理时间及温度是在25摄氏度下进行10分钟。
处理室330可接收在硅上包含氧化物的电路小片。在至少一个实施例中，处理室330首先在氧化物上沉积金属，并随后达到能有效地形成金属硅化物的条件。在某些情形中，可在形成金属硅化物之前在金属上沉积保护层。此种保护层的一实例是氮化钛层。此种保护层可有助于防止金属被氧化。存在氧化危险的情形的一实例是当在金属沉积与硅化物形成之间存在延时时，例如当如下文所述分别在单独的室中进行金属沉积与硅化物形成时。在硅化物形成过程中，保护层可仍留在电路小片上。在某些实施例中，处理室330可完成沉积金属、沉积保护层及形成硅化物的所有作业。所述沉积可通过任何能如本文所述有效地放置金属及视需要放置保护层的途径来完成。在各种实施例中，所述沉积是通过所属领域中的技术人员通常所实施的溅射来进行。适用于沉积金属及视需要沉积保护层、并形成硅化物的处理室的一实例是Endura 5500，其由位于Santa Clara，California的Applied Materias公司制造。能有效地形成硅化物的条件可包括介于约250至约500摄氏度的温度范围及介于约10-8至约760托的压力范围。
系统300的各组件中可存在各种变化形式。在至少一种情形中，系统300经设计以形成自对准硅化物或“硅化金属”。在某些实施例中，一单独的沉积室(未显示)可位于处理室330之前，并在容器310中形成氧化物之后完成金属沉积。在其中还需要保护层(例如氮化钛)的情形中，此种沉积室可例如通过溅射来完成金属及保护层二者的沉积。用于执行此种沉积的方法可是所属领域中的技术人员所采用的那些方法。此种沉积室的一实例是Endura 5500，其由位于Santa Clara，California的AppliedMaterias公司制造。
可视需要在系统300中采用再一些组件来形成硅化物。在某些实施例中，可在沉积金属之前在等离子体反应器(未显示)中处理具有经氧化的硅的电路小片。此种等离子体反应器通常使经氧化的硅经受等离子体蚀刻。一种包含等离子体反应器的工艺顺序的实例可以是：在暴露的硅上形成氧化物，经受等离子体蚀刻，沉积金属，并形成硅化物。用于在沉积金属之前接触等离子体蚀刻剂的方法可以是所属领域中的技术人员通常所采用的那些方法。适合的等离子体源的实例包括由位于Santa Clara，California的Applied Materials公司制造的Pre-Sputter Etch Endura Chamber或者由位于Fremont，California的Mattson公司制造的Highlands Ash Chamber。
在其他实施例中，系统300可包括一台设备。此种方案的一实例将包括：处理暴露的硅以形成氧化物，沉积金属及视需要沉积保护层，并形成硅化物，其可全部在同一室中执行。在至少一个实施例中，处理室接收包含暴露的硅的电路小片，在暴露的硅上形成非热氧化物，在氧化物上沉积镍，并如在本文中所述执行硅化物的形成。
尽管上文已显示及说明了本发明的各种实施例，然而所属领域中的技术人员可对其作出修改，此并不背离本发明的范围。

Claims (9)

1、一种制备电路小片的方法，其包括：
在硅化物形成之前，处理暴露的硅以形成氧化物；及
在所述氧化物上沉积金属。
2、如权利要求1所述的方法，其中在所述氧化物上沉积所述金属包括在所述氧化物上沉积镍。
3、如权利要求2所述的方法，其中处理暴露的硅以形成氧化物包括形成厚度小于或等于约15埃的氧化物。
4、如权利要求1所述的方法，其中处理暴露的硅以形成氧化物包括形成非热氧化物。
5、如权利要求1或3所述的方法，其中处理所述暴露的硅以形成氧化物包括使用包含如下物质的溶液来处理所述暴露的硅：氢氧化铵，过氧化氢，及水；盐酸，过氧化氢，及水；过氧化氢；臭氧；臭氧化去离子水；或其组合。
6、如权利要求2所述的方法，其进一步包括：
对经氧化的硅上包含金属的所述电路小片进行加热，以形成硅化物。
7、如权利要求6所述的方法，其中处理所述电路小片以暴露硅包括使所述电路小片接触氢氟酸溶液。
8、如权利要求1所述的方法，其中在所述氧化物上沉积金属包括沉积钛、钴、镍、铂、钯、钨、钼、或其组合。
9、一种用于形成金属硅化物的系统，其包括：
容器，其中氧化物在包含暴露的硅的电路小片上形成；及
处理室，其中金属源经设置以在所述氧化物上沉积金属。
CNA2005800335428A 2004-08-10 2005-08-10 在形成硅化镍之前对硅进行的处理 Pending CN101036230A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/914,928 2004-08-10
US10/914,928 US7132365B2 (en) 2004-08-10 2004-08-10 Treatment of silicon prior to nickel silicide formation

Publications (1)

Publication Number Publication Date
CN101036230A true CN101036230A (zh) 2007-09-12

Family

ID=35800516

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800335428A Pending CN101036230A (zh) 2004-08-10 2005-08-10 在形成硅化镍之前对硅进行的处理

Country Status (3)

Country Link
US (1) US7132365B2 (zh)
CN (1) CN101036230A (zh)
WO (1) WO2006020737A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558474A (zh) * 2015-09-25 2017-04-05 应用材料公司 通过约束来进行的硅化物相控制
CN108074820A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375403B (zh) * 2006-02-14 2011-07-27 恩益禧电子股份有限公司 半导体器件及其制造方法
JP2008098504A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
US7482282B2 (en) * 2007-03-26 2009-01-27 International Business Machines Corporation Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies
US8866124B2 (en) * 2011-02-02 2014-10-21 Sandisk 3D Llc Diodes with native oxide regions for use in memory arrays and methods of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166075A (ja) 1985-01-17 1986-07-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5451546A (en) * 1994-03-10 1995-09-19 National Semiconductor Corporation Masking method used in salicide process for improved yield by preventing damage to oxide spacers
JP2630296B2 (ja) * 1995-03-08 1997-07-16 日本電気株式会社 半導体装置の製造方法
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing
WO2000010198A1 (en) * 1998-08-11 2000-02-24 Koninklijke Philips Electronics N.V. Method of selectively forming silicide
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20020175413A1 (en) * 2001-03-29 2002-11-28 International Business Machines Corporation Method for utilizing tungsten barrier in contacts to silicide and structure produced therby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558474A (zh) * 2015-09-25 2017-04-05 应用材料公司 通过约束来进行的硅化物相控制
CN108074820A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2006020737A1 (en) 2006-02-23
US7132365B2 (en) 2006-11-07
US20060035463A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
EP0377137A1 (en) Method for selective deposition of refractory metals on silicon substrates
Yoon et al. Atomic layer deposition of Co using N2/H2 plasma as a reactant
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
TW201009107A (en) Selective cobalt deposition on copper surfaces
CN101036230A (zh) 在形成硅化镍之前对硅进行的处理
US7709959B2 (en) Article with a metal layer on a substrate
Sari et al. Plasma Enhanced Atomic Layer Deposition of Ruthenium Thin Films Using Isopropylmethylbenzene-Cyclohexadiene-Ruthenium and NH3 Plasma
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
US6022801A (en) Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
Musschoot et al. Texture of atomic layer deposited ruthenium
Lee et al. Characteristics of Ti-capped Co films deposited by a remote plasma ALD method using cyclopentadienylcobalt dicarbonyl
Majumder et al. Atomic layer deposited ultrathin HfO2 and Al2O3 films as diffusion barriers in copper interconnects
JP2002217314A (ja) 半導体素子のキャパシタ製造方法
Marcadal et al. Metallorganic chemical vapor deposited TiN barrier enhancement with SiH4 treatment
EP0448763A1 (de) Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
WO2014074209A1 (en) Method to deposit cvd ruthenium
WO2000022659A1 (en) Method of forming cobalt-disilicide contacts using a cobalt-carbon alloy thin film
Lim et al. Enhancement of Ru nucleation by pretreatments of the underlying TaSiN film surface in Ru MOCVD
Olowolafe et al. Chromium thin film as a barrier to the interaction of Pd2Si with Al
Fang et al. Structural and passivative behaviors of Cu (In) thin film
Park et al. Transformer coupled plasma enhanced metal organic chemical vapor deposition of ta (Si) N thin films and their cu diffusion barrier properties
Kwon et al. A chemical reaction path design for the atomic layer deposition of tantalum nitride thin films
Kwon et al. Low temperature two-step atomic layer deposition of tantalum nitride for Cu diffusion barrier
Hsieh et al. Failure behavior of ITO diffusion barrier between electroplating Cu and Si substrate annealed in a low vacuum
JP3250543B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication