CN101031987B - 多层电容器和集成电路模块 - Google Patents

多层电容器和集成电路模块 Download PDF

Info

Publication number
CN101031987B
CN101031987B CN2004800438129A CN200480043812A CN101031987B CN 101031987 B CN101031987 B CN 101031987B CN 2004800438129 A CN2004800438129 A CN 2004800438129A CN 200480043812 A CN200480043812 A CN 200480043812A CN 101031987 B CN101031987 B CN 101031987B
Authority
CN
China
Prior art keywords
line
battery lead
layer capacitor
lead plate
capacitor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800438129A
Other languages
English (en)
Other versions
CN101031987A (zh
Inventor
约翰·海恩
阿尔内·雅各布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Braunschweig
Original Assignee
Technische Universitaet Braunschweig
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Braunschweig filed Critical Technische Universitaet Braunschweig
Publication of CN101031987A publication Critical patent/CN101031987A/zh
Application granted granted Critical
Publication of CN101031987B publication Critical patent/CN101031987B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors

Abstract

本发明涉及一种多层电容器,其包括若干彼此堆叠的电绝缘层、在所述绝缘层之间彼此平行放置的第一和第二电极板。所述第一和第二电极板在彼此之上分开放置,由插入的中间绝缘层分开。所述电容器还包括至少一条第一连线,其垂直延伸通过所述层,连接到所述第一电极板并与所述第二电极板绝缘,并具有第二连线,其垂直延伸通过所述层,连接到所述第二电极板并和所述第一电极板绝缘。所述第一连线延伸通过所述堆叠的第一和第二电极板并用于施加无线电频率信号。

Description

多层电容器和集成电路模块
本发明涉及多层电容器,其包括若干彼此堆叠的电绝缘层、在绝缘层之间彼此平行放置的第一和第二电极板,其中第一和第二电极板在彼此之上分开放置,并且具有中间绝缘层,并且具有至少一条垂直延伸通过这些层的第一连接导线,其连接到第一电极板并和第二电极板绝缘,以及垂直延伸通过这些层的第二连接导线,其连接到第二电极板并和第一电极板绝缘。
本发明还涉及具有支撑衬底以及至少一个位于该支撑衬底之上的集成电路的集成电路模块。
多层电容器用于,例如,在为有源电路元件(特别是集成电路)提供直接电压的情况下,分别防止和衰减不需要的其他射频信号通过直接电压馈电线泄漏,该其他射频信号会损坏集成电路的射频特性。为此目的,采用射频阻塞电容。为了防止阻塞电容和线电感发生不希望出现的谐振,这些阻塞电容和集成电路直接的连接路径必须很短。为了获得短的路径,阻塞电容作为表面安装器件(SMD)或者可粘合元件,放置在支撑衬底上紧挨半导体芯片的位置。阻塞电容所需要的额外的空间要求和增加的粘合数目是不利的。
前文描述的结构在例如JP02185052A中进行了公开。
从公开的文件JP 2001196263 A、JP 2003204164 A、DE 198 47 946A1、JP 2002198655A和US 2001/0008479 A1可知,将射频阻塞电容集成到多层集成电路的支撑衬底中是已知的。这释放了支撑衬底表面上的空间,以用于其他有源元件,并降低了衬底表面上所需的丝焊和倒装片(flip-chip)连接。
适当的支撑衬底为例如,US2001/0008479 A1中所描述的低温共烧陶瓷(LTCC),这是因为其具有很多的薄电性层。总体来讲,用于适于集成到支撑衬底上的多层电容器的平板结构已经众所周知,并且在例如DE 100 19 229 A1、美国专利5,583,359、JP 2002025856 A和JP 11251180 A中进行了描述。穿过电极板的垂直馈线和连线会不利地在多层电容器上引起寄生电容。此外,在高频,该结构的整体尺寸对应的波长部分是不可忽略的。这会引起不希望出现的谐振,该谐振极大限制了工作频率范围的上端。
因此,市面上可买到的可实现从10到100pF电容值的多层电容器从约5GHz起,就存在自谐振频率。
因此,本发明的目的是制造改进的多层电容器以及具有将这种多层电容器集成到其支撑衬底中的集成电路模块,其中自谐振向更高频率偏移,移到工作频率范围之外,电容值保持不变。
根据本发明,因为用于提供射频信号的连线穿过堆叠的第一和第二电极板的中心,所以多层电容器的目的得到实现。
由于传导信号的垂直连线优选地配置在平行电极板的中心,所以,平均电流路径大幅度缩短,由此降低了线电感。由于在小的多层结构中电极板的交错排列以及利用第一和第二垂直连线连接第一和第二电极板,所以自谐振向更高频率偏移,移到工作频率范围之外,电容值保持不变
具有支撑衬底以及至少一个位于该支撑衬底之上的集成电路的集成电路模块的目的也得到实现,因为支撑衬底是多层的,根据本发明的至少一个这种多层电容器被集成到支撑衬底中,第一和第二连线直接连接或者通过连线或者倒装片连接到至少一个集成电路。
因此,在一些具有多层支撑衬底的复杂集成电路模块中,电容可以紧密地集成到支撑衬底较深的层中并且远离支撑衬底的表面。
如果用于第二电极板的第二连线排列分布在第一电极板的外圆周上,第二电极板伸出第一电极板的外圆周之外,则这是特别有益的情况。
由第二连线形成的外部接触孔栅栏形成的这种屏蔽进一步防止干扰效应和对邻近功能块的耦合。
已经发现,在在先技术中已知的多层电容中,垂直导体排列以及各个平行的电极板间的接触孔连接产生寄生电容。
有益地,另外的第一连线排列为对称分布于中心第一连线周围的圆周上。因此,第一电极板和传导信号的第一连线的接触不限于中心第一连线。
如果另外的第二连线排列分布在另外的第一导线的圆周上也是有益的。因此,通过由第二连线在第二电极板的外圆周上形成的外部栅栏,第二电极板由另外的第二连线平行连接。
在该结构中,另外的第一连线对第二连线的偏移应该是对称的,例如,在4个第一和第二连线分布在圆周上的圆形电极板的情况下,偏移为45°。
优选地,该多层电容器在底面和表面以第一电极板结束。
可选地,可以使用多于一行的连线。决定因素是第一和第二连线的排列是有序或者无序的交互连接。电极板的形状是任意的:由于连线或者接触孔的交错结构,寄生电容被降低,谐振向高频偏移。
特别结合使用圆形第一和第二电极板和低温共烧陶瓷(LTCC)是特别有益的。
以下将结合附图对本发明进行详细描述,其中:
图1示出了根据本发明具有圆形电极板的多层电容器的透视截面图;
图2示出了根据本发明的多层电容器的第二实施例的俯视图;
图3示出了图2的多层电容器在截面AA’的透视截面图;
图4示出了根据本发明的多层电容器的第三实施例的俯视图;
图5示出了图4的多层电容器在截面AA’的透视截面图;
图6示出了多层电容器在截面BB’的透视截面图;
图7示出了根据本发明多层电容器的第一、第二和第三实施例的模拟输入反射和频率的关系图;
图8示出了根据本发明多层电容器的第一、第二和第三实施例的模拟传输和频率的关系图。
图1示出了根据本发明的多层电容器的第一实施例的透视截面图。可以清楚地看到,第一圆形电极板2a、2b、2c、2d和2e和第二圆形电极板3a、3b、3c和3d交替堆叠在彼此上方。在第一和第二电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)之间为彼此堆叠的绝缘层(未示出)。
导电连接到第一电极板2(2a,2b,2c,2d,2e)的第一连线4a从多层电容器的中心延伸通过。第二电极板3(3a,3b,3c,3d)在中心有一个孔,孔的大小使得中心连线4a可以通过而不会短路且与第二电极板3(3a,3b,3c,3d)绝缘。
第二电极板3(3a,3b,3c,3d)的直径比第一电极板2(2a,2b,2c,2d,2e)的直径大,因此,4个第二连线5a、5b、5c、5d排列为分布在第一电极板2(2a,2b,2c,2d,2e)的外圆周,并且导电接触连接到第二电极板3(3a,3b,3c,3d)。
中心第一连线4a用作传导信号线,第二连线5(5a,5b,5c,5d)连接到地。
第一和第二连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)的直径可以是统一的,例如,可以是通常的100μm。当选择更大的直径时,随着直径增加,这样的通孔的电感降低。
然而,使用直径更大的连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)在技术上是复杂的。此外,额外的金属化空间不能再用作平行板结构的介质。不使用直径较大的第一中心连线4a,而是使用若干个统一直径(例如为100μm)的交错排列的垂直连线4a-4e是有益的。
图2和图4示出了这种结构的俯视图。
也可以使用其他形状的电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)和其他数量的连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)。
图2示出了根据本发明的多层电容器的第二实施例的俯视图,其中第一圆形电极板2a、2b、2c、2d和2e接触连接到另外的第一连线4b、4c、4d、和4e,这些第一连线排列为沿圆周对称分布在中心第一连线4a周围的周围。
可以看到,另外的第一连线4b、4c、4d、和4e相对于第二连线5a、5b、5c和5d对称地偏移。在所示出的四个另外的第一连线4b、4c、4d、和4e和四个第二连线5a、5b、5c和5d的情况下,偏移角度为相对于各个第一和第二连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)和中心连线4a的轴45°。
图3示出了截面AA’的透视截面视图。可以清楚地看到,另外的第一导线4b、4c、4d、和4e导电连接到第一电极板2(2a,2b,2c,2d,2e)。第二电极板3(3a,3b,3c,3d)在另外的第一导线4b、4c、4d、和4e的面积处有大小使得第一中心连线4(4a,4b,4c,4d,4e)与第二电极板3(3a,3b,3c,3d)绝缘的孔。
然而,在该实施例中,只有第一连线4a伸出以接触连接信号传导线,而且外部连线5(5a,5b,5c,5d)伸出以接地。
连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)和电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)的其他接触和接线方式允许外电路功能。因此,例如,第一和第二连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d)可以与第一和第二电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)以形成与传导信号的第一连线4a串联的阻塞电容的方式相互连接(DC阻塞)。
图4示出了根据本发明的多层电容器的第三实施例的俯视图。可以清楚地看到,在第二实施例外,第二电极板3(3a,3b,3c,3d)和其他第二连线5e、5f、5g、5h连接,并且平行地连接。
其他第二连线5e、5f、5g和5h排列为位于和其他第一连线4b、4c、4d、和4e相同的圆周上,相互对称偏移45°。其他第二连线5e、5f、5g和5h在第一连线5a、5b、5c和5d之间和中心第一连线4a之间并且与第二连线5a、5b、5c和5d和中心第一连线4a在一条线上。
图5示出了根据本发明的多层电容器的第三实施例在截面AA’的透视截面图。可以清楚地看到,如同参考图3所描述的那样,第一电极板2(2a,2b,2c,2d,2e)连接到另外的第一连线4b、4c、4d、和4e,因而平行连接。
图6示出了截面BB’的透视截面图。图中清楚地示出,第二电极板3(3a,3b,3c,3d)也与其他连线5e、5f、5g和5h连接。在该结构中,内部电极板2b、2c和2d具有使得这些电极板与其他第二连线5e、5f、5g和5h绝缘的这样一个孔。第二连线5e、5f、5g和5h在最上层和最下层电极板3a、3b结束,不会伸出最上层和最下层电极板2a、2b之外。
在所有的实施例中,这样的多层电容器的空间要求统一地由电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)的直径决定。例如,对于第二电极板3(3a,3b,3c,3d)来说是1毫米。
图7示出了图1、2和4中的第一、第二和第三实施例的模拟输入反射|S11|与频率(GHz)的关系图。
可以清楚地看到,由于第二示例实施例中额外的其他第一连线,尤其是由于第三示例实施例中额外的其他第二连线5(5e,5f,5g,5h),随着增加的交错排列,自谐振被向高频一再偏移到更高的频率范围。
因此,在根据图1的第一实施例中,最低谐振频率是10GHz。在根据图2的第二实施例中,最低谐振频率已经向上偏移到约17GHz。在根据图4的第三实施例中,最低谐振频率是25GHz。
图8示出了根据图1的第一实施例、根据图2的第二实施例、根据图4的第三实施例的传输|S21|与频率(dB)的关系图。可以清楚地看到,多层电容器的射频阻塞特性基本保持不变,尤其是在低频。这表示根据第一、第二和第三示例实施例的多层电容器的电容值基本保持不变。因此,自谐振的偏移对降低寄生电容有贡献。
在使用与传导信号的第一连线4a串联的阻塞电容的直流阻塞电路中,图7和8所示的反射和传输特性基本上不变。
根据分布在至少一个共同圆周上的用于连接所示的平行的第一和第二电极板2(2a,2b,2c,2d,2e)、3(3a,3b,3c,3d)的另外的第一和第二连线4(4a,4b,4c,4d,4e)、5(5a,5b,5c,5d,5e,5f,5g,5h)的原理,寄生电容可以更远地偏移到毫米波段。
因此,根据本发明的多层电容器降低了寄生效应。同时,干扰的自谐振可以被移动到工作频率范围以外。此外,多层电容器是小型的,提供了更大的集成度。此外,可以降低多层芯片模块MCM表面的接合和倒装片连接,可以避免衬底表面上的阻塞电容。多层电容器的特征是,提高了屏蔽而且可以灵活地集成到多层多芯片模块中,或者作为单独的元件。

Claims (10)

1.一种多层电容器,包括若干彼此堆叠的电绝缘层、在所述绝缘层之间彼此平行放置的第一和第二电极板,其中所述第一和第二电极板在彼此之上分开放置,交替具有中间绝缘层,并且具有至少一条垂直延伸通过这些层的第一连线,该第一连线连接到所述第一电极板并与所述第二电极板绝缘,并具有垂直延伸通过这些层的第二连线,这些第二连线连接到所述第二电极板并和所述第一电极板绝缘,其特征在于:用于施加射频信号的第一连线从所述堆叠的第一和第二电极板的中心延伸通过,且另外的第一连线排列为对称分布于中心的第一连线周围的圆周上。
2.根据权利要求1所述的多层电容器,其特征在于:所述第二连线排列分布在所述第一电极板的外圆周上,而且所述第二电极板伸出所述第一电极板的外圆周之外。
3.根据权利要求1或2所述的多层电容器,其特征在于:所述第一连线从所述堆叠的第一和第二电极板的中心延伸通过。
4.根据权利要求1所述的多层电容器,其特征在于:所述多层电容器还包括另外的第二连线,所述另外的第二连线排列分布在所述另外的第一连线的圆周上。
5.根据权利要求1或4所述的多层电容器,其特征在于:所述另外的第一连线相对与所述第二连线偏移。
6.根据权利要求1所述的多层电容器,其特征在于:所述多层电容器在底面和顶面以所述第一电极板结束。
7.根据权利要求1所述的多层电容器,其特征在于:所述第一和第二电极板是圆形的。
8.根据权利要求1所述的多层电容器,其特征在于:所述另外的第一连线和/或所述第二连线延伸通过所述堆叠的第一和第二电极板,并且导电连接到相关的电极板,以形成串联连接的阻塞电容。
9.根据权利要求1所述的多层电容器,其特征在于:所述另外的第一连线和所述第二连线与所述第一和第二电极板相互连接以形成与传导信号的第一连线串联的阻塞电容。
10.一种集成电路模块,包括支撑衬底以及至少一个位于所述支撑衬底之上的集成电路,其特征在于:所述支撑衬底是多层的,根据前述任何一项权利要求的至少一个多层电容器集成到所述衬底中,而且所述第一和第二连线直接连线或者通过连线或者倒装片连接到至少一个所述集成电路。
CN2004800438129A 2004-06-25 2004-06-25 多层电容器和集成电路模块 Expired - Fee Related CN101031987B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2004/001345 WO2006000168A1 (de) 2004-06-25 2004-06-25 Mehrschichtkondensator und integriertes schaltungsmodul

Publications (2)

Publication Number Publication Date
CN101031987A CN101031987A (zh) 2007-09-05
CN101031987B true CN101031987B (zh) 2011-06-08

Family

ID=34958117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800438129A Expired - Fee Related CN101031987B (zh) 2004-06-25 2004-06-25 多层电容器和集成电路模块

Country Status (5)

Country Link
US (1) US7684170B2 (zh)
EP (1) EP1759398A1 (zh)
CN (1) CN101031987B (zh)
DE (1) DE112004002962A5 (zh)
WO (1) WO2006000168A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398683B2 (en) 2013-03-26 2016-07-19 Apple Inc. Packaged capacitor component with multiple self-resonance frequencies
DE102014008990B4 (de) 2014-06-13 2016-11-10 Dietmar Dreyer Halbleiterverstärker zur Speicherung von elektrischer Energie auf der Basis eines generierten Schwingkreises
US10199172B2 (en) 2016-01-18 2019-02-05 Apple Inc. Self shielding coaxial capacitor structures
US11631541B2 (en) * 2020-03-24 2023-04-18 Tdk Corporation Multilayer capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
EP0776016B1 (en) 1995-11-27 2004-03-03 Greatbatch-Sierra, Inc. Feedthrough capacitor assembly
JP3511569B2 (ja) 1998-03-03 2004-03-29 Tdk株式会社 積層コンデンサ
DE19847946A1 (de) 1998-10-09 2000-04-27 Siemens Ag Mehrlagen-Leiterplatte mit integriertem Kondensator
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6252761B1 (en) 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
JP2001196263A (ja) 2000-01-07 2001-07-19 Philips Japan Ltd 多層誘電体貫通型コンデンサ
JP2002025856A (ja) 2000-07-06 2002-01-25 Nec Corp 積層コンデンサ及び半導体装置並びに電子回路基板
US20020140081A1 (en) 2000-12-07 2002-10-03 Young-Huang Chou Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices
US20030081370A1 (en) 2001-10-15 2003-05-01 Haskell Donald K. Apparatus and process for the control of electromagnetic fields on the surface of EMI filter capacitors
JP2003204164A (ja) 2002-01-07 2003-07-18 Kyocera Corp 多層配線基板

Also Published As

Publication number Publication date
US20080019074A1 (en) 2008-01-24
DE112004002962A5 (de) 2007-07-12
WO2006000168A1 (de) 2006-01-05
EP1759398A1 (de) 2007-03-07
CN101031987A (zh) 2007-09-05
US7684170B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
JP5054019B2 (ja) 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
US6483714B1 (en) Multilayered wiring board
US6819543B2 (en) Multilayer capacitor with multiple plates per layer
US7078794B2 (en) Chip package and process for forming the same
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
CN102638931A (zh) 电子组件、使寄生电容最小的方法及制造电路板结构的方法
WO2006039438A2 (en) Split thin film capacitor for multiple voltages
US20090250801A1 (en) Semiconductor device
CN102208394A (zh) 半导体器件
US9538644B2 (en) Multilayer wiring substrate and module including same
CN101031987B (zh) 多层电容器和集成电路模块
US20060102374A1 (en) Component with ultra-high frequency connections in a substrate
US9013893B2 (en) Embedded capacitor module
US7911026B2 (en) Chip carrier with reduced interference signal sensitivity
CN105789183A (zh) 半导体器件
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
US9536820B1 (en) Power distribution network
US8385084B2 (en) Shielding structures for signal paths in electronic devices
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
CN1649204A (zh) 结构封装
US9812523B2 (en) Capacitance structure
US10319654B1 (en) Integrated chip scale packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20120625