CN101030790A

CN101030790A - 差分跳频通信方法及其实施装置

Info

Publication number: CN101030790A
Application number: CNA2007100570414A
Authority: CN
Inventors: 刘开华; 马永涛
Original assignee: Tianjin University
Current assignee: Tianjin University
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2007-09-05

Abstract

本发明涉及无线通信，具体讲是涉及差分跳频通信方法及其实施装置。为保证跳频码序列具有良好的随机性、有尽可能长的周期、在工作频带内均匀分布以及良好的非线性，提高通信的保密性，本发明采用的技术方案是，当前发射载波频率由当前传送的数据和上一个发射的载波频率决定，由公式F_n＝G{F_n－1，D_n}描述。F_n是当前载波发射频率，D_n是当前发射数据。函数G就是跳频图案。函数G可以看作一个有向图。在发送端待发送的信息比特流被分为每BPH个比特一块，根据某个随机算法从有向图的某一个节点开始，按照这些比特块沿着有向图的边依次访问有向图的节点，从而产生待发射的频率系列。本发明主要用于跳频通信。

Description

差分跳频通信方法及其实施装置

技术领域

本发明涉及无线通信，具体讲是涉及差分跳频通信方法及其实施装置。

背景技术

跳频通信属于扩频通信技术的一种，是很有前景的通信新技术。其特征是通信信号的载波频率不是固定的，是按照一定规律变化的。而且通信带宽W远大于信息速率R(bit/s)，跳频信号中这种固有的冗余度，可以用来克服一些无线和卫星信道中传输数字信息时所遇到的严重干扰，能够有效的提高通信系统的性能。由于编码波形也用大于1的带宽扩展因子来表征，而且编码是引入冗余度的一种有效方法，因此编码是跳频信号设计的一个重要因素。跳频信号设计的第二个重要因素是伪随机性，它使信号看上去很像随机噪声，而且使指定接收机之外的其他接收机很难解调。总起来说，跳频通信有如下优点：对抗或者抑止干扰的有害影响；以低功率发送来隐蔽信号，使窃听者难以在背景噪声中检测信号；在有其他收听者时，实现信息的保密。常规跳频通信技术，采用PN码(伪随机码)来调制有用信息，然后再通过特定规则加上变化的载波，生成的射频信号通过天线发射出去。现行的做法是将不断改变的实时时钟TOD与原始密钥PK作一定的运算产生伪随机码序列，再经过复杂的非线性运算后产生跳频码，最终控制跳频器产生待发送的频率序列。

跳频通信系统的主要特点是抗干扰能力强和保密性强。跳频通信使用的载波频率受一组高速变化的伪随机码(PN码)控制而快速变化，控制载波变化的规律被称为“跳频图案”。与跳频通信系统对抗的最有效方法是破译跳频图案，从而实现跟踪式干扰。因此，跳频图案性能的优劣是决定跳频通信系统性能的重要因素。跳频图案是跳频器在跳频码的控制下跳变形成的，对跳频图案的研究最终是对跳频码的研究。

发明内容

为克服现有技术的不足，本发明的目的在于更好的实现跳频通信系统，保证跳频码序列具有良好的随机性、尽可能长的周期、在工作频带内均匀分布以及良好的非线性等，使得生成的跳频图案具有新颖性，使得敌方很难破译我方发射的跳频图案，从而使通信的保密性更强。

本发明采用的技术方案是：一种差分跳频通信方法，包括下列步骤：

由当前传送的数据和上一个发射的载波频率，按照公式F_n＝G{F_n-1，D_n}，确定差分跳频通信系统中当前发射载波频率，F_n是当前载波发射频率，D_n是当前发射数据，F_n-1是上一个发射的载波频率；

将函数G看作一个有向图，有向图的每个节点对应一个频率点，每个节点有f＝2^BPH个边，BPH代表每跳所传输的比特数，f也称为扇出系数，每个边上都标有当前传送的比特符号；

将在发送端待发送的信息比特流分为每BPH个比特一块，根据某个随机算法从有向图的某一个节点开始，按照这些比特块沿着有向图的边依次访问有向图的节点，从而产生待发射的频率系列。

有向图G是一个n阶方阵P，n是有向图的节点数，即跳频的频点数，构造每行每列有f个相等的非零元素1/f的n阶方阵，挑选其中m次方矩阵的所有元素都为1/n或接近1/n的矩阵形成方阵P，m越小越好。

有向图G是一个n阶方阵P，n是有向图的节点数，即跳频的频点数，对于n阶全1/n方阵，进行开m次方运算，在其方根中寻找每行每列中有f个相等的非零元素1/f的矩阵形成方阵P，m为正整数，m越小越好。

有向图有16个频点，BPH＝1，f＝2，每个节点有两个边发出。

一种差分跳频通信装置，包括发射部分和接收部分，

发射部分包括：电源部分、形成差分跳频图案的FPGA芯片、存储器、JTAG接口，所说的电源部分分别给FPGA、JTAG接口供电，JTAG接口分别与存储器和FPGA芯片相连，存储器和FPGA相连，输入信号经过模数转换芯片和信号驱动芯片进入FPGA，FPGA通过数模转换芯片进行输出；

接收部分包括：依次相连的A/D转换模块、数据缓冲模块、存储管理模块、数字滤波模块、信号加窗模块、信号变换模块、同步判决模块，同步判决模块反馈连接到存储管理模块，数据管理模块还依次通过数据同步模块、另一个数字滤波模块、另一个信号变换模块、频率识别模块、解调模块将信息存盘，此外还包括分别于控制总线、DMA相连的芯片定时中断逻辑模块，DMA模块连接到数据管理模块，控制总线分别连接到A/D转换模块和数据缓冲模块。

所说的发射部分的FPGA的结构为：分别和逻辑控制单元、DDS频率发生模块相连的状态机电路，分别和状态机电路和DDS频率发生模块相连的数字时钟管理模块，输入信号通过输入缓存进入逻辑控制单元，DDS频率发生模块输出跳频信号。

本发明具备以下效果：

1在差分跳频系统中，当前发射频率是由当前发射数据和上一个发射频率决定的，这样发送的跳频序列与待传送的比特流结合到了一起。由于跳频序列的产生是基于有向图的，各个频点之间具有一定的相关性，接收端可以利用它们之间的相关性能重建某些因干扰而丢失的频率点，从而恢复出对应的数据。由它设计出的跳频通信系统不仅具有出色的抗干扰性、抗衰落性、可靠性、保密性等特性，还具有一定的纠错性能。

2频率序列与数据比特流相关，不需要一般电台的调制解调。这简化了硬件设计，降低了系统成本。

3异步跳频方式，收发两端不需要保持跳频码元同步，收发两端不需要同时改变跳变频率。传统的跳频系统中都有非常精确的时钟设计。在军用电台的研制中，出于安全考虑不能使用美国的GPS卫星的时间信息，只能采用高精度的时钟芯片，成本较高。同时严格的定时要求也限制了跳速的提高。差分跳频系统是一种异步跳频系统，接收端不需要跟踪发端的频率跳变，即不存在跳同步和码同步，也就不需要十分精确的定时。这简化了设计，降低了成本，有利于提高跳速。

附图说明

图1为16个跳频点的跳频图案生成状态机流程图。

图2为由信息“1001”产生发送频率序列的过程。

图3为差分跳频通信系统发射机组成框图。

图4为差分跳频通信系统接收机组成框图。

图5为发射部分硬件电路连接图。

图6为发射部分FPGA内部功能电路结构图。

具体实施方式

下面结合附图和实施例进一步说明本发明。

差分跳频的生成是差分跳频通信技术中最重要的组成部分，而差分跳频图案是差分跳频的生成依据。差分跳频图案是一个有向图，它的生成是实现差分跳频技术的关键，差分跳频通信系统发射载波频率序列的产生过程就是差分跳频图案有向图的随机遍历问题，同时也是一个马尔可夫链。

在差分跳频通信系统中当前发射载波频率由当前传送的数据和上一个发射的载波频率决定，可由公式F_n＝G{F_n-1，D_n}描述。F_n是当前载波发射频率，D_n是当前发射数据。函数G就是跳频图案。函数G可以看作一个有向图，有向图的每个节点对应一个频率点，每个节点有f＝2^BPH个边发出，BPH代表每跳所传输的比特数，f也称为扇出系数，每个边上都标有当前传送的比特符号。在发送端待发送的信息比特流被分为每BPH个比特一块，根据某个随机算法从有向图的某一个节点开始，按照这些比特块沿着有向图的边依次访问有向图的节点，从而产生待发射的频率系列。发射的频率序列应该具有良好的随机性和均匀性。例如在差分跳频系统中有16个频点，BPH＝1，f＝2。有向图G应该有16个节点，每个节点有两个边发出。如图1所示。

本发明建立了差分跳频图案的马尔可夫链模型并且进行了数学分析。差分跳频图案所对应的有向图G，可以用一个n阶方阵P来表示，n是有向图的节点数，即跳频的频点数。基于项目的研究分析，提出了正向和逆向两种设计方法设计方阵P。一是构造每行每列有f个相等的非零元素1/f的n阶方阵，挑选其中m次方矩阵的所有元素都为1/n或接近1/n的矩阵：m越小越好。二是对于n阶全1/n方阵，进行开m次方运算，在其方根中寻找每行每列中有f个相等的非零元素1/f的矩阵，m越小越好。第一种方案，没有考虑矩阵的纠错性能，可以在结果中筛选纠错性能好的矩阵。第二种方案中从一开始就考虑了矩阵的纠错性能，其结果的纠错能力可以达到矩阵的极限纠错能力。利用Matlab软件仿真完成了对采用上述算法设计的跳频图案均匀性、随机性分析。上述产生跳频图案的两种算法都可以和具体的硬件设计联系起来，因为载波频率的产生最终还要靠硬件设计实现。并且，在研究差分跳频图案生成模块的实现时，加入要使跳频图案具有自适应性的特点，即使发射端跳频图案随着外界环境的变化而变化。根据发射端发射的特定信号，接收端会相应地改变跳频图案，根据此跳频图案解跳，我方在预先知道跳频图案生成算法的基础上能够很好的解跳，而敌方只能截获零散的跳频图像，而很难破译我方发射的准确跳频图案生成算法。这样使通信的保密性能更强。

本发明采用保密性强的FPGA技术来具体实现差分跳频图案生成系统，提出了采用状态机的原理来实现频率的跳变选择。状态机是用FPGA进行硬件系统设计的一种技术实现方法，它具有灵活性和快速性的特点。差分跳频图案的生成可以借助这一技术完成硬件的实现。具体的实现算法过程上面已经提到。硬件工程师可以根据这一算法，比较容易实现一种差分跳频图案。值得说明的是图1中STATE0到STATE15是16种状态，代表了跳频的16个频点，当然也可以用更多的状态代表频点数。跳频频点的跳转是根据输入的信号和当前状态的频点值共同决定的。具体到某一个状态对应哪个频率点，这是个不唯一的算法。可以根据自己的情况进行选择。

本发明提出的差分跳频图案生成技术，它的技术体制和原理与常规跳频图案生成算法完全不同。传统的跳频图案是基于非线性伪随机码的，而差分跳频技术中的跳频图案是基于有向图的。差分跳频技术优点为：

1在差分跳频系统中，当前发射频率是由当前发射数据和上一个发射频率决定的，这样发送的跳频序列与待传送的比特流结合到了一起。由于跳频序列的产生是基于有向图的，各个频点之间具有一定的相关性，接收端可以利用它们之间的相关性能重建某些因干扰而丢失的频率点，从而恢复出对应的数据。由它设计出的跳频通信系统不仅具有出色的抗干扰性、抗衰落性、可靠性、保密性等特性，还具有一定的纠错性能。一定会成为军事通信研究领域的一个重要方向。

2频率序列与数据比特流相关，不需要一般电台的调制解调。这简化了硬件设计，降低了系统成本。这在保密通信特别是军用通信中应用前景广阔。

发射频率序列的形成过程可以由图2表示。从节点f₃开始，依次传送“1001”数据沿着图中所示实线所确定的路径，可确定发射频率序列为“f₃，f₁，f₂，f₅，f₇”，接收端按照相同顺序收到这些频率的信号，根据有向图G恢复发送的信息比特流。例如，在图1中，由f₃到f₁的边标有‘1’，所以第一个信息比特为1，同理可依次得出后续比特。假如由于干扰f₂丢失，收端收到的频率序列为“f₃，f₁，f_x，f₅，f₇”。然而根据图中各个频率之间的相关性，f₁到f₅之间有唯一的通路，因此仍然可判断丢失的频率为f₂。各个频率点之间有一定的相关性，也是差分跳频的一个显著优点。

采用FPGA和DSP设计技术，模块的输入是待发送的二进制数据流，根据模块内部设计好的跳频图案生成算法，最终确定模块的输出频率控制字，由控制字控制DDS产生要发送的模拟载波频率。在接收端根据收到的发射机发送的特定信号选择解跳算法，再根据接受到的跳频图案配合数字信号运算处理单元(例如FFT)进行准确解跳。

图3是利用差分跳频技术组成的差分跳频通信系统中发射部分组成框图。其中的跳频图案生成部分就是我们所要申请的专利发明模块。可以配合FPGA硬件系统实现。可以看到这个模块在差分跳频通信系统中是必不可少的重要组成部分。

图4是差分跳频通信系统中接收部分组成框图。接收机里的硬件存储好了预先设定的跳频图案生成算法，根据发射时发射的特定信号自适应地选择解跳频图案算法，再根据接收到的跳频图案配合数字信号处理单元进行准确解跳。因此调频图案模块设计的成功与否，直接关系到整个通信系统的成败。

图5是发射部分硬件电路连接图：主要分为五部分，一是电源部分，分别是输入电压范围是5-13V的外接电源模块；输出5V的LM7805芯片；输出3.3V的TPS75733芯片；输出2.5V的TPS76325芯片；输出1.2V的MAX1974芯片。这些电压的输出都为FPGA电源管脚供电。二是Jtag接口部分，有TMS(测试数据选择)，TDO(测试数据输出)，TDI(测试数据输入)，TCK(测试时钟)，VDD(电源供电)共5条线。三是存储器部分，芯片是XC18V02。四是FPGA主体芯片部分XC3S400。五是A/D，D/A部分，A/D芯片是THS1215，芯片AD8132是信号驱动芯片；D/A芯片是DAC7512。

Claims

1.一种差分跳频通信方法，其特征在于，包括下列步骤：

2.根据权利要求1所述的一种差分跳频通信方法，其特征在于，有向图G是一个n阶方阵P，n是有向图的节点数，即跳频的频点数，构造每行每列有f个相等的非零元素1/f的n阶方阵，挑选其中m次方矩阵的所有元素都为1/n或接近1/n的矩阵形成方阵P，m越小越好。

3.根据权利要求1所述的一种差分跳频通信方法，其特征在于，有向图G是一个n阶方阵P，n是有向图的节点数，即跳频的频点数，对于n阶全1/n方阵，进行开m次方运算，在其方根中寻找每行每列中有f个相等的非零元素1/f的矩阵形成方阵P，m为正整数，m越小越好。

4.根据权利要求1所述的一种差分跳频通信方法，其特征在于，有向图有16个频点，BPH＝1，f＝2，每个节点有两个边发出。

5.一种差分跳频通信装置，其特征是，包括发射部分和接收部分，

6.根据权利要求5所述的一种差分跳频通信装置，其特征是，所说的发射部分的FPGA的结构为：分别和逻辑控制单元、DDS频率发生模块相连的状态机电路，分别和状态机电路和DDS频率发生模块相连的数字时钟管理模块，输入信号通过输入缓存进入逻辑控制单元，DDS频率发生模块输出跳频信号。