CN101030778A - 利用相位域和时域进行时钟信号的微调与对准的装置及方法 - Google Patents
利用相位域和时域进行时钟信号的微调与对准的装置及方法 Download PDFInfo
- Publication number
- CN101030778A CN101030778A CN 200610058815 CN200610058815A CN101030778A CN 101030778 A CN101030778 A CN 101030778A CN 200610058815 CN200610058815 CN 200610058815 CN 200610058815 A CN200610058815 A CN 200610058815A CN 101030778 A CN101030778 A CN 101030778A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- feedback signal
- reference signal
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种利用相位域与时域共同进行时钟信号微调与对准的装置及方法。该装置包括初级校正单元、第一微调校正单元、鉴相器、控制单元与旋角侦测器。初级校正单元在相位域中形成若干个输出信号。第一微调校正单元在时域中将一输出信号延迟,使一反馈信号趋近于一参考信号。鉴相器侦测参考信号与反馈信号之间的相位差并输出一指示信号。控制单元藉由鉴相器发出的指示信号来对准反馈信号与参考信号。当反馈信号与参考信号无法对准时,该旋角侦测器藉由增加该反馈信号的时间延迟单位量用以快速地调整参考信号与反馈信号之间的相位差。
Description
【技术领域】
本发明关于一种利用相位域和时域微调与对准时钟信号的装置及方法,特别是一种可适用于电子装置的利用相位域与时域共同控制与调整时钟相位对准(锁定)的装置与方法。
【背景技术】
请参阅图1,其为一种现有的延迟对准追踪回路(Delay-locked Loop,DLL)中利用相位域进行时钟相位对准的架构的方框图。该延迟锁定追踪回路(DLL)包括一相位内插校正单元100、一鉴相器102与一控制器104。相位内插校正单元100用于接收输入信号(未图示),并且在相位域中根据一参考信号校正输入信号的相位,接着鉴相器102侦测来自相位内插校正单元100的反馈信号与参考信号之间的相位差。之后,控制器104接收鉴相器102的侦测结果,并且在相位域中以角度大小来控制相位内插校正单元100。相位内插校正单元100必须重复地调整反馈信号的相位,使反馈信号的相位逐渐趋近于参考信号的相位,其根据来自控制器104的控制信号,对反馈信号的相位作内插运算,直至反馈信号的相位与参考信号的相位对准。
然而,由于反馈信号的相位与参考信号的相位之间的对准是利用相位域的内插计算来达成的,所以相位内插校正单元100将会导致较大的功率消耗量。其原因在于内插计算是将信号进行复杂的电流信号转换,才能使反馈信号逐次内插而趋近参考信号,特别是当转换形成的电流信号相当小时,必须另外设计电路来放大此一小电流信号,所以需要增加额外的电路面积,以致于电路的布局更加复杂,使得时钟来源同步机制的成本大幅提高。
此外,现有的时钟来源同步机制使用模拟式的锁相回路(Phase-lockedLoop,PLL)架构,但是该锁相回路(PLL)占用较大的电路面积,容易产生噪声,而且当电路的制程转换时,锁相回路(PLL)必须重新设计,给电路制程带来不稳定因素。
据此,现有的延迟锁定追踪回路(DLL)在相位域作内插运算,而无法满足不同的时钟同步来源的需求。而且在时钟同步机制完全使用模拟式的锁相回路(PLL)容易受限于噪声以及电路面积过大的问题,因此需要一种新式的延迟锁定追踪回路(DLL),以适用于各种时钟同步来源的应用,使得在电子装置中,该时钟同步机制的反馈信号相位可以精确对准参考信号相位,以降低生产成本并提高执行效率。
【发明内容】
本发明的主要目的在于提供一种利用相位域与时域进行时钟信号微调与对准的装置及方法,其适用于时钟来源同步机制,藉由初步调整参考信号与反馈信号之间的相位差,以于相位域中快速地选取参考信号所在的一相位间距,其中这些相位域涵盖一预定的相位角度,例如360度。
本发明的另一目的在于提供一种利用相位域与时域进行时钟信号微调与对准的装置及方法,藉由设置于时域的可编程时间延迟电路,以精确地将反馈信号的相位与参考信号的相位对准,使得以时域的架构可有效节省电子装置的功率消耗量。
本发明的再一目的在于提供一种利用相位域与时域进行时钟信号微调与对准的装置,藉由数字化的延迟锁定追踪回路来实现装置的架构,以避免电子装置于制程中所产生的不良影响。
根据上述目的,本发明提出一种利用相位域与时域进行时钟信号微调与对准的装置及方法。该对准装置包括一初级校正单元、一第一微调单元、一第二微调单元、一鉴相器与一控制单元。该初级校正单元用以产生若干个输出信号,该若干个输出信号彼此间具有相等的相位间距,其中每一相位间距等于一预设相位角度除以输出信号的总数的角度值。该第一微调校正单元连接于初级校正单元,利用耦接于该第一微调校正单元的一可编程化延迟电路,以将其中一输出信号延迟一段时间,藉由调整与该输出信号相关联的反馈信号的相位,使该反馈信号的相位趋近于一参考信号的相位。
该鉴相器连接于该第一微调校正单元,用以侦测该参考信号与该反馈信号之间的相位差值,并且输出一指示信号,以指示该参考信号与该反馈信号之间的相位差值。该控制单元连接于该初级校正单元、第一微调校正单元以及鉴相器,用以控制该初级校正单元以及该第一微调校正单元,藉由来自该鉴相器的指示信号,使得该反馈信号的相位与该参考信号的相位对准。
本发明利用相位域以及时域的双重回路来对准反馈信号与参考信号之间的时钟相位。在初级校正单元的相位域中,藉由初步地调整反馈信号距离参考信号的相位差值,以快速地在相位域中选取参考信号所在的相位间距,由于预定的相位角度涵盖整个相位域,故可找出参考信号所在的一相位间距,亦即标定出参考信号在相位域中的初级位置,使反馈信号可趋近于该参考信号。在第一微调校正单元的时域中,利用时域中的可编程的延迟电路使反馈信号精确地趋近于参考信号,由于是以时域的时间延迟电路进行逼近,因此当电子装置使用本发明的时钟信号对准装置将可减少电子装置的功率消耗量。而且,本发明的时钟信号对准装置的组件是以数字化合成工具软件来设计,故可有效减少电路的面积。
执行本发明的方法步骤时,首先在一初级校正单元中形成若干个输出信号,且该若干个输出信号彼此间具有相等的相位间距,其中每一相位间距等于一预设相位角度除以输出信号的总数的角度值,且相位间距位于相位域中。接着利用位于时域的可编程延迟装置,将来自第一微调校正单元的输出信号进行时间延迟处理,以调整反馈信号的相位至一参考信号的相位。然后利用鉴相器侦测该参考信号与该反馈信号之间的相位差值,用以输出对应于该相位差值的指示信号。最后以控制单元控制该初级校正单元以及该第一微调校正单元,藉由来自该鉴相器的指示信号,使得该反馈信号的相位对准该参考信号的相位。
本发明的装置另包括一旋角侦测器,当该反馈信号的相位无法对准该参考信号的相位时,该旋角侦测器可快速地调整该反馈信号与参考信号之间的相位差。该旋角侦测器包括一旋角控制单元、一微调校正单元与一鉴相器。该旋角控制单元、微调校正单元与鉴相器形成一旋角侦测回路,用以侦测并修正存在于该反馈信号与参考信号之间的相位差。该旋角侦测器可藉由添加一等量相位值来补偿该反馈信号与参考信号之间的相位差。
本发明的优点包括:(a)通过快速地在相位域中选取参考信号所在的相位间距,可以初步调整参考信号与反馈信号之间的相位差;(b)利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号,以减少电子装置的功率消耗量;(c)当参考信号与反馈信号无法对准时,可快速地调整其间的相位差值;(d)藉由数字化的延迟锁定追踪回路来实现对准装置的架构,以避免电子装置因制程所产生的不良影响;(e)在初级校正单元使用倍频架构,以减少电路所占用的面积。
【附图说明】
图1为一现有延迟锁定追踪回路中利用相位域进行时钟相位对准的架构的方框图。
图2为根据本发明的一实施例利用相位域和时域对准并微调时钟信号的装置的详细方框图。
图3A及3B为图2中初级校正单元的倍频信号的时序图。
图4A及4B图为图2中初级校正单元的若干个输出信号的时序图。
图5A为本发明一实施例中参考信号和反馈信号在相位域中的示意图,其中该参考信号与该反馈信号的相位是位于一360度范围的相位域中,且该相位域设有若干个相位间距。
图5B为本发明一实施例中位于同一相位间距内的参考信号与反馈信号在时域中的示意图。
图6为本发明一实施例中旋角侦测器的详细方框图。
图7A为一相位域示意图,用以指示位于360度范围相位域中的参考信号与反馈信号的相位差。
图7B为一时域示意图,用以指示参考信号与反馈信号之间的等量时间延迟长度。
图8为根据本发明的一实施例利用相位域和时域对准并微调时钟信号的方法的流程图。
【具体实施方式】
本发明提供一种利用相位域与时域进行时钟信号的微调与对准的装置及方法,该装置及方法适用于时钟来源同步机制。当反馈信号未对准参考信号时,在相位域中选取一相位间距以初步调整参考信号与反馈信号之间的相位差,其中该相位域涵盖一预定的相位角度,例如360度。本发明的时钟信号对准装置及其对准方法,藉由设置于时域的可编程时间延迟电路,以精确地将反馈信号的相位对准至参考信号的相位,使得以时域的架构来有效节省电子装置的功率消耗量。另外,该装置利用一旋角侦测器,当反馈信号与参考信号无法同步时,该旋角侦测器调整反馈信号的相位使其与参考信号对准。本发明的时钟信号对准装置可用于电子装置的时钟来源同步机制,电子装置例如可以是南桥(South Bridge)、北桥(North Bridge)架构,或是中央处理单元(Central Processing Unit,CPU),也适用于其它时钟同步机制。
请参阅图2,其为本发明一实施例中利用相位域和时域进行时钟信号微调与对准的装置的详细方框图。该时钟信号对准装置包括一初级校正单元(Coarse Calibration Unit)200、一第一微调校正单元(First FineCalibration Unit)202、一鉴相器(Phase Detector)204以及一控制单元206。初级校正单元200用以产生若干个输出信号,这些输出信号之间具有相等的相位间距,其中每一相位间距等于一预设相位角度除以输出信号的总数的角度值,例如该预设相位角度可为360度。第一微调校正单元202连接于初级校正单元200,其利用耦接于该第一微调校正单元202的可编程时间延迟电路208,以将其中一输出信号延迟一段时间,藉由调整与该输出信号相关联的反馈信号的相位,使该反馈信号的相位趋近于一参考信号的相位。在本发明的较佳实施例中,该相位间距的角度可为固定值或可变值,所有相位间距的角度和可涵盖整个预设的相位角度或是仅涵盖一部份的预设相位角度。
鉴相器204连接于该第一微调校正单元202,用以侦测该参考信号与该反馈信号之间的相位差值,并且输出一指示信号,以指示相对应于该参考信号与该反馈信号之间的相位差值。控制单元206连接于该初级校正单元200、第一微调校正单元202与鉴相器204,用以控制初级校正单元200与第一微调校正单元202,藉由来自该鉴相器204的指示信号,使得该反馈信号的相位对准该参考信号的相位。
初级校正单元200包括一锁相回路210、一分频器(Frequency Divider)212与一多工器214。锁相回路210产生若干个倍频信号,分频器212连接于锁相回路210,以对倍频信号除频,形成若干个输出信号,在本发明的较佳实施例中,锁相回路210例如可为存在于电子装置中的电路。多工器214连接于分频器212与控制单元206,用以根据来自控制单元206的控制信号选取一输出信号输出至第一微调校正单元202。
在本发明的一实施例中,第一微调校正单元202与鉴相器204之间连接有一第二微调校正单元216,其用以内插运算来自第一微调校正单元202的信号,以改善第一微调校正单元202的输出信号的精确度。在本发明的一实施例中,第一微调校正单元202与鉴相器204之间连接有一时钟系列单元(Clock Tree Unit)218,其用以放大来自第二微调校正单元216的反馈信号。在本发明的较佳实施例中,设置于鉴相器204与控制单元206之间的积分单元(Integrator)220用于对来自鉴相器204的指示信号作积分,以改善信号的稳定性。
本发明所提供的时钟信号对准装置还包括一旋角侦测器222,其用以侦测存在于该反馈信号与参考信号之间的相位差,且当该反馈信号的相位无法对准该参考信号的相位时,该旋角侦测器可快速地调整该反馈信号的相位以使其对准参考信号。该旋角侦测器222的详细结构容后详述。
请参阅图3A及3B,其为图2中初级校正单元200的倍频信号的时序示意图。在此实施例中,例如可利用两倍频的锁相回路产生4个不同相位的信号,如图3A所示。接着如图3B所示,利用分频器212对此4个不同相位的信号在预设的相位角度中作除频处理,以产生8个不同的单倍频输出信号。这些不同的输出信号在相位域而划分出若干个角度范围(或称相位间距,例如0-45度,45-90度等),如图5A所示。该些输出信号可以作为初始的反馈信号来与参考信号进行比较。显然,参考信号的相位必然会落入由相位相邻的两输出信号所形成的某一相位间距内。在本发明的较佳实施例中,这些单倍频输出信号是利用延迟锁相回路产生器形成的。延迟锁相回路产生器的详细内容可参考本发明的申请人于2004年2月26日申请的美国第10/708,373号专利申请案。由以上可知,初级校正单元200在相位域中选取参考信号所落入的一相位间距,从而初步调整参考信号与反馈信号之间的相位差,该相位域涵盖一预设的相位角度,例如360度。
请参阅图4A及4B,其为图2中初级校正单元200的若干个输出信号的时序示意图。在涵盖预设相位角度的相位间距中调整反馈信号,并且在初级校正单元200选取调整过后的反馈信号作为第一微调校正单元202的输入信号。初级校正单元200在相位域的度量单位为角度。在图4A中,来自初级校正单元200的其中一个输出信号被选为反馈信号,然后利用控制单元206给反馈信号增加一个相位间距,例如45度。不断地比对新产生的反馈信号与参考信号之间的相位差值,直到参考信号的相位相对于反馈信号由领先状态改变成落后状态。
在图4B中,来自初级校正单元200的其中一个输出信号被选为反馈信号,然后利用控制单元206给该反馈信号增加一个相位间距,例如45度。不断地比对该新产生的反馈信号与参考信号之间的相位差值,直至参考信号的相位由领先状态改变成锁定(对准)状态。换言之,参考信号相对于不断改变的反馈信号而言,始终位于领先状态与落后状态,或是位于领先状态与锁定状态之间。在本发明中,控制单元206通过调整初级校正单元200的不同的输出信号能够识别出参考信号所在的相位间距,进而可以选择其中的一个输出信号由初级校正单元200输出至第一微调校正单元202。在一实施例中,于初级校正单元200中,参考信号与反馈信号之间的相位比较结果例如可以利用正反器(Flip-Flop)以及延迟电路来实现。
请参阅图5A,其为本发明的一实施例中参考信号与反馈信号在相位域中的关系示意图,其中该参考信号以及反馈信号的相位位于360度相位域中,且该相位域被划分为8个以45度为间隔的相位间距。图5B为本发明一实施例中位于某一相位间距中的参考信号和反馈信号在时域中的关系示意图。
在图5A所示的实施例中,参考信号位于180-270度的相位间距之中。由于预定相位角度是连续的角度,所以控制单元206可侦测出参考信号在相位域中的任何位置。
在图5B中,用时域表示参考信号所在的相位间距,位于相位间距中的参考信号在该时域中是以时间延迟长度来衡量的,该时间延迟长度是相对于领先于参考信号的反馈信号而言的,其由一可编程电路产生。根据参考信号在相位域中的位置可以对应出其在时域中的位置,因此可以在时域中精确地调整反馈信号使其对准参考信号。
本发明利用相位域以及时域的双重回路来对准反馈信号与参考信号之间的时钟相位。在初级校正单元的相位域中,藉由初步地调整反馈信号距离参考信号的相位差值,以快速地在相位域中选取参考信号所在的相位间距,由于预设的相位角度涵盖整个相位域,故一定可以选取出参考信号所在的相位间距。在第一微调校正单元的时域中,利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号,由于是以时域的时间延迟电路进行逼近,因此当电子装置使用本发明的时钟信号对准装置将可减少电子装置的功率消耗量。而且,本发明的时钟相信号对准装置的组件是以数字化合成工具软件来设计,故可有效减少电路的面积。
在本发明的一实施例中,该时间延迟长度至少为该参考信号的周期的1/N倍,且N为该些输出信号的总数。在本发明的较佳实施例中,该时间延迟长度例如可以设为该参考信号的周期的1.5/N倍或是2.0/N倍。
图6为旋角侦测器222的详细组件方框图。该旋角侦测器包括一旋角控制单元610、一微调校正单元620与一鉴相器630。该旋角控制单元610、微调校正单元620与鉴相器630形成一旋角侦测回路,用以侦测并修正存在于该反馈信号与参考信号之间的相位差。旋角控制单元610接收来自控制单元206的控制信号并发出一旋角控制信号给微调校正单元620。微调校正单元620根据该旋角控制信号来决定时间延迟的初始数量,并将该时间延迟转换为一等量相位值,用以补偿该反馈信号与参考信号之间的相位差。该等量相位值是以若干个单位相位差值来表示,例如:NΔθ。请注意该单位相位差值Δθ可为固定值或可变值。微调校正单元620将该等量相位值添加至该反馈信号,并且传送调整后的反馈信号至鉴相器630。鉴相器630将调整后的反馈信号与参考信号相比较,以判断调整后的反馈信号是否与参考信号对准。若该调整后的反馈信号已锁定(对准)参考信号,鉴相器630将发出一锁定信号至旋角控制单元610,用以报告根据反馈信号与参考信号之间的相位差而产生的等量相位值。在接收到该锁定信号后,旋角控制单元610会发出一旋角侦测结果给控制单元206,用以报告根据反馈信号与参考信号之间的相位差而产生的等量相位值。此时控制单元206则会发出一控制信号给第一微调校正单元202用以调整该反馈信号使其对准该参考信号。若该反馈信号与该参考信号之间存在有相位差值,则由旋角控制单元610、微调校正单元620与鉴相器630所形成的旋角侦测回路将持续地侦测并不断调整该反馈信号,直至其锁定参考信号。
请参阅图7A,其为一相位域示意图,用以指示位于360度范围相位域中的参考信号与反馈信号的相位差。图7B则为一时域示意图,用以指示时域下参考信号与反馈信号之间的等量时间延迟长度。在图7A中,由于该反馈信号领先该参考信号一相位差,故该旋角侦测回路会侦测到并测量该相位差,并以一等量相位值去补偿该相位差。当该该反馈信号锁定该参考信号时,旋角侦测器222将报告该旋角侦测结果给控制单元206。控制单元206根据该旋角侦测结果控制第一微调校正单元202去调整该反馈信号以对准该参考信号。如图7B中所示,该反馈信号领先该参考信号一时间延迟长度,该时间延迟长度对应于由旋角侦测器222侦测所得的一等量相位值。该反馈信号会被根据该旋角侦测结果来调整,以修正该时间延迟长度。请注意该等量相位值或该时间延迟长度可为一正数值或一负数值,其依据该反馈信号是领先或落后该参考信号而定。
图8是根据本发明的对准与微调时钟信号的相位域与时域的方法流程图。首先,步骤S802进行初始化该延迟锁定追踪回路。在步骤S804中,于一初级校正单元中形成若干个输出信号,该些输出信号之间彼此具有一相位间距,其中每一相位间距等于一预设相位角度除以输出信号的总数的角度值,例如该预设相位角度可为360度,且相位间距位于相位域中。并且一参考信号会被一鉴相器所接收。
在步骤S806中,将该反馈信号的相位按照相位间距逐渐地由0度递增至360度或是由360度递减至0度,如图5所示。然后一控制单元重复地比较每个反馈信号与参考信号的相位,在该反馈信号的相位逐渐增加的过程中,该控制单元会记录下来自该鉴相器的参考信号与反馈信号之间的比较结果。当比较结果由领先状态改变成落后状态或是由领先状态改变成锁定状态时,由相位间距中选取该反馈信号,并且将该初级校正单元的输出信号传送至一第一微调校正单元。在本发明的较佳实施例中,当获知参考信号与反馈信号之间的比较结果的后,接着将反馈信号的相位减去一相位间距,以于相位间距中选取领先参考信号的输出信号作为反馈信号,如步骤S814所示。
在步骤S808中,利用一位于时域的可编程化延迟电路,将来自第一微调校正单元的输出信号进行时间延迟处理,以调整该反馈信号的相位去对准参考信号的相位。在步骤S808中,当该反馈信号的相位领先该参考信号的相位,将一时间延迟长度加入至该反馈信号,使该反馈信号趋近于该参考信号,其中该时间延迟长度是由该可编程化延迟电路产生。本领域的一般技艺人士应了解时间延迟长度可以对应于相位域的顺时针或逆时针方向加入至该反馈信号。当该反馈信号的相位落后该参考信号的相位,将该反馈信号减少一时间延迟长度,使该反馈信号趋近于该参考信号。当该反馈信号的相位与该参考信号的相位为锁定状态,则保持该时间延迟长度不变,使该反馈信号的相位维持不变。
在步骤S810中,利用该鉴相器侦测该参考信号与该反馈信号之间的相位差值,用以输出对应于该相位差值的一指示信号。最后在步骤S812中,该控制单元控制初级校正单元与第一微调校正单元,藉由来自该鉴相器的指示信号,使得该反馈信号的相位对准该参考信号的相位。
在步骤S812之后,持续追踪该反馈信号与该参考信号之间的对准状态,如步骤S816所示。在步骤S816中,当该反馈信号的相位领先该参考信号的相位时,将一时间延迟长度加入至该反馈信号,使该反馈信号趋近于该参考信号。当该反馈信号的相位落后该参考信号的相位时,将该反馈信号的相位减去一时间延迟长度。当该反馈信号的相位锁定该参考信号的相位时,则保持时间延迟长度不变,使该反馈信号的相位维持不变。
在步骤S818中,若因该参考信号漂移而离开原先该第一微调校正单元中的一相位间距边界,使该反馈信号无法对准该参考信号时,一旋角侦测器会将该反馈信号从时域转换为相位域。此时,介于该反馈信号与参考信号之间的相位差,会以添加一时间延迟数量的方式来加以补偿,其中该时间延迟数量等同于该相位差值。
在本发明的一实施例中,当可编程延迟电路添加至反馈信号的延迟长度大于一临界边界值时,可以持续追踪该参考信号与反馈信号的对准状态。当可编程延迟电路添加至该反馈信号的延迟长度小于一临界边界值时,该反馈信号将被减去一相位间距。在减去该相位间距后,该反馈信号将领先该参考信号。
本发明的优点包括:(a)通过快速地在相位域中选取参考信号所在的相位间距,可以初步调整参考信号与反馈信号之间的相位差;(b)利用时域中的可编程延迟电路使反馈信号精确地趋近于参考信号,以减少电子装置的功率消耗量;(c)当参考信号与反馈信号无法对准时,可快速地调整其间的相位差值;(d)藉由数字化的延迟锁定追踪回路来实现对准装置的架构,以避免电子装置因制程所产生的不良影响;(e)在初级校正单元使用倍频架构,以减少电路所占用的面积。
综上所述,虽然本发明仅以一些特定实施例揭露如上,但本领域的普通技术人员可以对本发明进行各种改动而不脱离本发明的精神和范围。倘若对本发明的修改属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动在内。
Claims (34)
1.一种时钟信号的微调与对准装置,其特征在于,该装置包括:
一初级校正单元,用以产生若干个输出信号,该些输出信号彼此之间具有相位间距,其中每一相位间距等于一预设相位角度除以该些输出信号的总数的角度值;
一第一微调校正单元,连接于该初级校正单元,其利用一可编程延迟电路将其中一输出信号延迟,用以调整与该输出信号相关联的一反馈信号的相位,使该反馈信号的相位趋近于一参考信号的相位;
一鉴相器,连接于该第一微调校正单元,用以侦测该参考信号与该反馈信号之间的相位差,并且输出一对应于该参考信号与该反馈信号之间的相位差的指示信号;
一控制单元,用以控制该初级校正单元以及该第一微调校正单元,其根据来自该鉴相器的指示信号使得该反馈信号的相位对准至该参考信号的相位;以及
一旋角侦测器,用以接收来自该控制单元的一控制信号,当该反馈信号无法对准该参考信号时,其用以补偿该反馈信号。
2.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:所述初级校正单元包括:
一锁相装置,用以产生若干个倍频信号;
一分频器,连接于该锁相装置,用以对该些倍频信号进行分频,以形成所述输出信号;以及
一多工器,连接于该分频器与该控制单元,用以选择一输出信号并且根据来自该控制单元的一控制信号将该输出信号传送至该第一微调校正单元。
3.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:所述初级校正单元位于相位域中且以角度大小作为相位度量单位。
4.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:所述初级校正单元对该反馈信号作初步校正,该反馈信号的相位位于该些相位间距之中且该预设相位角度由该些相位间距所涵盖,并且以经过初级校正的反馈信号作为该第一微调校正单元的输入信号。
5.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:所述第一微调校正单元以时间延迟长度的大小作为度量单位,且该时间延迟长度由位于时域的可编程延迟电路产生。
6.如权利要求5所述的时钟信号的微调与对准装置,其特征在于:所述时间延迟长度至少为该参考信号周期的1/N倍,其中N为该些输出信号的总数。
7.如权利要求5所述的时钟信号的微调与对准装置,其特征在于:所述时间延迟长度至少为该参考信号周期的1.5/N倍,其中N为该些输出信号的总数。
8.如权利要求5所述的时钟信号的微调与对准装置,其特征在于:所述时间延迟长度至少为该参考信号周期的2.0/N倍,其中N为该些输出信号的总数。
9.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:该装置还包括一第二微调校正单元,其连接于第一微调校正单元与鉴相器,用以对来自该第一微调校正单元的信号进行内插运算。
10.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:所述旋角侦测器包括:
一旋角控制单元,耦接于该控制单元,用以接收来自该控制单元的控制信号,并发出一旋角控制信号;
一第三微调校正单元,其根据该旋角控制信号决定一时间延迟量,并将该时间延迟量转换为一等量相位值,用以补偿该反馈信号与参考信号之间的相位差;以及
一鉴相器,用以将该反馈信号与该参考信号进行比较,以判断该反馈信号是否对准该参考信号。
11.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:该些相位间距为固定的相位间距。
12.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:该些相位间距为可变的相位间距。
13.如权利要求1所述的时钟信号的微调与对准装置,其特征在于:该预设相位角度为360度。
14.如权利要求13所述的时钟信号的微调与对准装置,其特征在于:所述的位于该些输出信号之间的该些相位间距涵盖该全部预设相位角度。
15.如权利要求13所述的时钟信号的微调与对准装置,其特征在于:所述的位于该些输出信号之间的该些相位间距只涵盖一部分预设相位角度。
16.一种时钟信号的微调与对准的方法,其特征在于:该方法包括下列步骤:
于一初级校正单元中形成若干个输出信号,该些输出信号彼此之间具有相位间距,其中每一相位间距等于一预设相位角度除以该些输出信号的总数的角度值,且该些相位间距位于相位域中,并选取其中一输出信号输出至与该初级校正单元相连的一第一微调校正单元;
利用一位于时域的可编程延迟电路,将来自该第一微调校正单元的输出信号进行时间延迟处理,以调整第一微调校正单元输出的一反馈信号的相位使其趋近于一参考信号的相位;
利用一与第一微调校正单元相连的鉴相器侦测该参考信号与该反馈信号之间的相位差值,并输出对应于该相位差值的指示信号;
以一控制单元控制该初级校正单元以及该第一微调校正单元,藉由来自该鉴相器的指示信号,使得该反馈信号的相位对准该参考信号的相位;以及
当该反馈信号无法对准该参考信号时,利用一旋角侦测器将该反馈信号从时域转换为相位域,接着添加一时间延迟量至该反馈信号以补偿该反馈信号与参考信号之间的相位差值,其中在时域中衡量的该时间延迟量等同于在相位域中衡量的该相位差值。
17.如权利要求16所述的方法,其特征在于:在形成该些输出信号的步骤之后,另包含一步骤:利用该些相位间距来逐步增加该反馈信号的相位,以重复地利用该控制单元来分别比较该参考信号与该些反馈信号。
18.如权利要求17所述的方法,其特征在于:在利用该些相位间距来逐步增加该反馈信号的相位的步骤中,还包含记录该参考信号与来自该鉴相器的该些反馈信号两者之间的比较结果。
19.如权利要求18所述的方法,其特征在于:当该参考信号与该反馈信号两者之间的比较结果由领先状态改变为落后状态或是由领先状态改变为对准状态时,从该些相位间距中选出该反馈信号,以传送该反馈信号至该第一微调校正单元中。
20.如权利要求19所述的方法,还包含一步骤:以该相位间距来减少该反馈信号的相位,以选择位于该相位间距中领先该参考信号的输出信号作为反馈信号。
21.如权利要求16所述的方法,其特征在于:在对来自第一微调校正单元的输出信号进行时间延迟处理的步骤中,当该反馈信号领先该参考信号时,将一时间延迟长度加入至该反馈信号。
22.如权利要求16所述的方法,其特征在于:在对来自第一微调校正单元的输出信号进行时间延迟处理的步骤中,当该反馈信号落后该参考信号时,将该反馈信号减少一时间延迟长度。
23.如权利要求16所述的方法,其特征在于:在对来自第一微调校正单元的输出信号进行时间延迟处理的步骤中,当该反馈信号对准该参考信号时,保持一时间延迟长度不变。
24.如权利要求16所述的方法,还包括一步骤:当该可编程延迟电路加入至该反馈信号的时间延迟长度大于一临界边界值时,持续追踪该反馈信号与该参考信号之间的对准状态。
25.如权利要求16所述的方法,其特征在于:当该可编程延迟电路加入至该反馈信号的时间延迟长度小于一临界边界值时,将该反馈信号减去该相位间距。
26.如权利要求25所述的方法,其特征在于:将该反馈信号相位减去该相位间距之后,该反馈信号领先该参考信号。
27.如权利要求16所述的方法,其特征在于:在以一控制单元控制该初级校正单元与该第一微调校正单元使得该反馈信号对准该参考信号的步骤之后,还包括一步骤:持续追踪该反馈信号与该参考信号之间的对准状态。
28.如权利要求27所述的方法,其特征在于:当该反馈信号领先该参考信号时,将一时间延迟长度加入至该反馈信号。
29.如权利要求27所述的方法,其特征在于:在对来自第一微调校正单元的输出信号进行时间延迟处理的步骤中,当该反馈信号落后该参考信号时,将该反馈信号减少一时间延迟长度。
30.如权利要求27所述的方法,其特征在于:在对来自第一微调校正单元的输出信号进行时间延迟处理的步骤中,当该反馈信号对准该参考信号时,保持一时间延迟长度不变。
31.如权利要求16所述的方法,其特征在于:所述时间延迟长度至少为该参考信号周期的1/N倍,其中N为该些输出信号的总数。
32.如权利要求31所述的方法,其特征在于:所述时间延迟长度至少为该参考信号周期的1/N倍,其中N为该些输出信号的总数。
33.如权利要求16所述的方法,其特征在于:所述时间延迟量为一正数值。
34.如权利要求16所述的方法,其特征在于:所述时间延迟量为一负数值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610058815 CN101030778A (zh) | 2006-02-28 | 2006-02-28 | 利用相位域和时域进行时钟信号的微调与对准的装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610058815 CN101030778A (zh) | 2006-02-28 | 2006-02-28 | 利用相位域和时域进行时钟信号的微调与对准的装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101030778A true CN101030778A (zh) | 2007-09-05 |
Family
ID=38715899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610058815 Pending CN101030778A (zh) | 2006-02-28 | 2006-02-28 | 利用相位域和时域进行时钟信号的微调与对准的装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101030778A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101741372B (zh) * | 2008-11-11 | 2013-01-02 | 瑞萨电子株式会社 | 半导体集成电路和时钟同步控制方法 |
CN106717089A (zh) * | 2015-09-01 | 2017-05-24 | 华为技术有限公司 | 一种参考信号的传输设备、方法及系统 |
CN109633574A (zh) * | 2018-10-25 | 2019-04-16 | 上海无线电设备研究所 | 一种用于深空探测的宽范围高精度多普勒测量方法 |
-
2006
- 2006-02-28 CN CN 200610058815 patent/CN101030778A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101741372B (zh) * | 2008-11-11 | 2013-01-02 | 瑞萨电子株式会社 | 半导体集成电路和时钟同步控制方法 |
CN106717089A (zh) * | 2015-09-01 | 2017-05-24 | 华为技术有限公司 | 一种参考信号的传输设备、方法及系统 |
CN106717089B (zh) * | 2015-09-01 | 2020-02-21 | 华为技术有限公司 | 一种参考信号的传输设备、方法及系统 |
CN109633574A (zh) * | 2018-10-25 | 2019-04-16 | 上海无线电设备研究所 | 一种用于深空探测的宽范围高精度多普勒测量方法 |
CN109633574B (zh) * | 2018-10-25 | 2020-12-22 | 上海无线电设备研究所 | 一种用于深空探测的宽范围高精度多普勒测量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8259888B2 (en) | Method of processing signal data with corrected clock phase offset | |
US20070260906A1 (en) | Clock synchronization method and apparatus | |
US11429137B2 (en) | Time synchronization device, electronic apparatus, time synchronization system and time synchronization method | |
US8373462B2 (en) | Delay lock loop and delay lock method | |
CN102111149A (zh) | 数字锁相环 | |
CN111598727A (zh) | 基于码相位计数法提升智能变电站计量时钟同步的方法 | |
CN101030778A (zh) | 利用相位域和时域进行时钟信号的微调与对准的装置及方法 | |
CN101834598A (zh) | 频率校正电路及其频率校正方法 | |
CN102141771B (zh) | 一种频率校正方法和装置 | |
CN107346964B (zh) | 一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法 | |
US7202716B1 (en) | Apparatus and method of controlling and tuning a fine calibration for clock source synchronization in dual loop of hybrid phase and time domain | |
TW202239145A (zh) | 占空比校正裝置及占空比校正方法 | |
CN100483945C (zh) | 相位同步电路 | |
CN1992529A (zh) | 高精度数字时频标合成方法 | |
CN101207436B (zh) | 一种反馈延时锁相装置及方法以及相位误差检测单元 | |
US7564283B1 (en) | Automatic tap delay calibration for precise digital phase shift | |
CN1271489C (zh) | 数据信号的相位控制方法,反时钟电路装置以及接口设备 | |
CN114710154B (zh) | 基于时分复用增益校准的开环小数分频器和时钟系统 | |
CN116299566A (zh) | 一种基于相位累加器的授时型接收机高精度频率同步方法 | |
CN1996760A (zh) | 应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法 | |
KR102601193B1 (ko) | 스큐 보정 기능을 갖는 저전력 디지털 지연 고정 루프 기반의 데이터 수신장치 | |
CN1173517C (zh) | 发送定时调整电路和方法 | |
US20110248757A1 (en) | Digital calibration device and method for high speed digital systems | |
US9479150B1 (en) | Self-calibrating multi-phase clock circuit and method thereof | |
US7764088B2 (en) | Frequency detection circuit and detection method for clock data recovery circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070905 |