CN101013671A - 闪存器件的平坦化方法 - Google Patents

Abstract

一种闪存器件的平坦化方法，于基底上先形成一层穿隧氧化层，再于穿隧氧化层上形成一浮栅极，并于浮栅极上形成一顶盖层，其中穿隧氧化层、浮栅极以及顶盖层组成一堆栈结构。然后，假使顶盖层是氮化层，则需在堆栈结构上先沉积一层氧化层，再于基底上形成一高密度等离子体磷硅玻璃；如果顶盖层是氧化层，则直接于基底上形成一高密度等离子体氮化层，以覆盖堆栈结构。接着，去除部分高密度等离子体层，以暴露出顶盖层的顶边。最后，去除顶盖层，而位于顶盖层上的部分沉积层也会同时被去除。

Description

闪存器件的平坦化方法

本申请是申请号为“02142261.3”，申请日为“2002年8月28日”，发明创造名称为“闪存器件的平坦化方法”的专利申请的分案申请。

技术领域

本发明是有关一种闪存器件(FLASH memory device)的制作工艺，且特别是有关于一种闪存器件的平坦化方法。

背景技术

目前闪存器件平坦的平坦化方法有一种是免用化学机械研磨(chemical mechanical polishing，简称CMP)制作工艺的平坦化方法，其制作工艺大多是在基底上先形成一层穿隧氧化层(tunneling oxidelayer)，再于穿隧氧化层上形成一浮栅极(floating gate)，并于浮栅极上形成一层氮化层(nitride layer)。然后，于基底上形成一层高密度等离子体(high density plasma，简称HDP)氧化层(oxide layer)去覆盖上述器件。接着，去除部分高密度等离子体氧化层，以暴露出氮化层的顶边(top edge)。随后，去除氮化层，并同时去除位于氮化层上的部分高密度等离子体氧化层。

然而，公知技术在形成高密度等离子体氧化层时，因为采用非等向性沉积制作工艺(anisotropic deposition)的高密度等离子体制作工艺，因此会造成如图1A所示的缺陷发生，更甚者会造成闪存器件如图1B所示发生器件故障的问题。

图1A至图1B是公知一种闪存器件的制造流程剖面图。

请参照图1A与图1B，在基底100已形成包括穿隧氧化层102与浮栅极104的结构。并根据上述的公知技术于基底100上形成一层高密度等离子体氧化层106。然而，因为采用非等向性沉积制作工艺来形成这层高密度等离子体氧化层106，所以会在接近晶圆(wafer)外围的闪存器件产生缺口(breach)120，在后续制作工艺流程中经过湿式蚀刻后甚至会形成贯穿整层高密度等离子体氧化层106的开口130。因而导致如图1B所示，在陆续形成栅极间介电层108与较大面积的控制栅极(control gate)110之后，因其中的控制栅极110与基底100相接触，而发生短路(short)的问题。此外，公知采用高密度等离子体氧化层106作为介电层用，所以容易有移动离子(mobile ion)或杂质(impurity)存在，进而降低器件的可靠度(reliability)。

另外，上述公知技术还有其它缺点，譬如闪存器件在进行初期操作时，往往会因为采用高密度等离子体氧化层106作为介电层用，而有快速抹除(fast-erase)的问题发生。目前为解决上述的快速抹除缺点，通常是在出货(delivery)前先进行数次程序化/抹除(program/erase)的操作，然而这又导致耗时的缺点。

发明内容

因此，本发明的目的在提供一种闪存器件的平坦化方法，以避免闪存器件产生缺口，甚至是形成贯穿整层高密度等离子体氧化层的开口。

本发明的再一目的在提供一种闪存器件的平坦化方法，以避免发生短路的问题。

本发明的另一目的在提供一种闪存器件的平坦化方法，以防止有移动离子或杂质的存在。

本发明的又一目的在提供一种闪存器件的平坦化方法，增进器件的可靠度。

本发明的又一目的在提供一种闪存器件的平坦化方法，以避免快速抹除的问题发生。

本发明的又一目的在提供一种闪存器件的平坦化方法，以节省出货前进行程序化/抹除的操作时间。

根据上述与其它目的，本发明提出一种闪存器件的平坦化方法，包括于基底上先形成一层穿隧氧化层，再于穿隧氧化层上形成一浮栅极，并于浮栅极上形成一层顶盖层(capping layer)，其中穿隧氧化层、浮栅极以及顶盖层组成一堆栈结构(stacked structure)。然后，于堆栈结构上沉积一氧化层，再于基底上形成一层高密度等离子体磷硅玻璃(HDP phosphosilicate glass，简称HDP PSG)，以覆盖堆栈结构。接着，去除(dip)部分高密度等离子体磷硅玻璃与氧化层，以暴露出顶盖层的顶边。随后，去除顶盖层，其中位于顶盖层上的部分高密度等离子体磷硅玻璃与部分氧化层也将被同时去除。

本发明另外提出一种闪存器件的平坦化方法，包括于基底上形成一层穿隧氧化层，再于穿隧氧化层上形成一浮栅极，并于浮栅极上形成一氧化层，其中穿隧氧化层、浮栅极以及氧化层组成一堆栈结构。然后，于基底上形成一高密度等离子体氮化层，以覆盖堆栈结构。接着，去除部分高密度等离子体氮化层，以暴露出氧化层的顶边。最后，去除氧化层，而位于氧化层上的部分高密度等离子体氮化层也会同时被去除。

本发明通过形成于基底上覆盖堆栈结构的一层氧化层，来避免闪存器件产生缺口，甚至是形成贯穿整层高密度等离子体氧化层的开口。而且，通过这层高密度的氧化层的保护，也可避免基底因暴露出来，而在形成控制栅极后发生短路的问题。同时，由于本发明采用高密度等离子体磷硅玻璃作为介电层用，所以可防止移动离子或杂质的存在，进而增进器件的可靠度。

此外，本发明还包括采用高密度等离子体氮化层取代公知以氧化层作为介电层之用，故可防止快速抹除的问题发生，也就可以节省出货前进行程序化/抹除的操作时间。

为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。

附图说明

图1A至图1B是公知一种闪存器件的制造流程剖面图；

图2A至图2E是依照本发明的一第一实施例的闪存器件的平坦化制造流程图；

图3A至图3D是依照本发明的一第二实施例的闪存器件的平坦化制造流程图。

标号说明：

100，200，300：基底

102，202，302：穿隧氧化层

104，204，304：浮栅极

106：高密度等离子体氧化层

108：栅极间介电层              110：控制栅极

120：缺口                      130：开口

206：顶盖层                    208，308：堆栈结构

210，210a，210b，306：氧化层

212，212a，212b：高密度等离子体磷硅玻璃

312，312a，312b：高密度等离子体氮化层

具体实施方式

第一实施例

图2A至图2E是依照本发明的一第一实施例的闪存器件(FLASHmemory device)的平坦化制造流程图。

请参照图2A，于基底200上先形成一层穿隧氧化层202，再于穿隧氧化层202上形成一层材质为多晶硅的浮栅极204，并于浮栅极204上形成一层譬如是氮化层的顶盖层(capping layer)206，其中穿隧氧化层202、浮栅极204以及顶盖层206组成一堆栈结构(stackedstructure)208。

然后，请参照图2B，于基底200上沉积一层氧化层210，并覆盖上述堆栈结构208，以避免基底200于后续蚀刻制作工艺后暴露出来，其中氧化层210的厚度约200埃。之后，还可以施行一回火处理(annealing treatment)，以密实化氧化层210，借此以增进氧化层210的抗蚀刻能力(etch-resistant capability)。

接着，请参照图2C，于基底200上形成一层高密度等离子体(highdensity plasma，简称HDP)磷硅玻璃(phosphosilicate glass，简称PSG)212，以覆盖堆栈结构208，其中高密度等离子体磷硅玻璃212的厚度较浮栅极204厚以及较堆栈结构208薄，且其厚度约在1500埃至3000埃之间。由于采用高密度等离子体磷硅玻璃212作为介电层用，所以本发明可以避免移动离子(mobile ion)或杂质(impurity)，进而增进可靠度(reliability)。

然后，请参照图2D，去除(dip)部分高密度等离子体磷硅玻璃212与氧化层210，直到暴露出顶盖层206的顶边(top edge)，以使高密度等离子体磷硅玻璃212以及氧化层210分为位在顶盖层206上方的高密度等离子体磷硅玻璃212a与氧化层210a，以及位在浮栅极204间的高密度等离子体磷硅玻璃212b以及氧化层210b的两个部分，其中去除的方法譬如是以氢氟酸(HF)溶液或缓冲氧化硅蚀刻(bufferedoxide etch，简称BOE)溶液去除。

之后，请参照图2E，去除顶盖层206，同时位于顶盖层206上方的高密度等离子体磷硅玻璃212a与氧化层210a也将被去除，而留下位在浮栅极204间的高密度等离子体磷硅玻璃212b以及氧化层210b，其中去除的方法譬如是以热磷酸(hot H₃PO₄)溶液去除。

第二实施例

图3A至图3D是依照本发明的一第二实施例的闪存器件的平坦化制造流程图。

请参照图3A，于基底300上形成一层穿隧氧化层302，其厚度约在70埃至100埃之间。再于穿隧氧化层302上形成一材质为多晶硅的浮栅极304，其厚度约1000埃。接着，于浮栅极304上形成一氧化层306，其厚度约2000埃。其中穿隧氧化层302、浮栅极304以及氧化层306组成一堆栈结构308。

然后，请参照图3B，于基底300上形成一高密度等离子体氮化层(HDP nitride layer)312，以覆盖堆栈结构308，其中高密度等离子体氮化层312的厚度较浮栅极304厚以及较堆栈结构308薄，且其厚度约在1500埃至3000埃之间。由于本发明采用高密度等离子体氮化层312取代公知以氧化层作为介电层之用，故可防止快速抹除(fast-erase)的问题发生。

接着，请参照图3C，去除部分高密度等离子体氮化层312，直到暴露出顶盖层306的顶边，以使高密度等离子体氮化层312分为位在顶盖层306上方的高密度等离子体氮化层312a与位在浮栅极304间的高密度等离子体氮化层312b两个部分，其中去除的方法譬如是以热磷酸溶液去除。

然后，请参照图3D，去除氧化层306，同时位于氧化层306上方的高密度等离子体氮化层312a也将被去除，而留下位在浮栅极304间的高密度等离子体氮化层312b，其中去除的方法譬如是以氢氟酸溶液去除。

综上所述，本发明的特征包括：

1、本发明通过形成于基底上覆盖堆栈结构的一层氧化层，来避免闪存器件产生缺口，甚至是形成贯穿整层高密度等离子体氧化层的开口。

2、本发明通过高密度的氧化层的保护，可避免基底因暴露出来，而在形成控制栅极后发生短路的问题。

3、本发明由于采用高密度等离子体磷硅玻璃作为介电层用，所以可防止移动离子或杂质的存在，进而增进器件的可靠度。

4、本发明还可选择采用高密度等离子体氮化层取代公知以氧化层作为介电层之用，以防止快速抹除的问题发生，也就可以节省出货前进行程序化/抹除的操作时间。

虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1、一种闪存器件的平坦化方法，其特征在于：包括：

于一基底上形成一穿隧氧化层；

于该穿隧氧化层上形成一浮栅极；

于该浮栅极上形成一氧化层，其中该穿隧氧化层、该浮栅极以及该氧化层组成一堆栈结构；

于该基底上形成一高密度等离子体氮化层，以覆盖该堆栈结构；

去除部分该高密度等离子体氮化层，以暴露出该氧化层的顶边；

去除该氧化层，其中位于该氧化层上的部分该高密度等离子体氮化层被同时去除。

2、如权利要求1所述的闪存器件的平坦化方法，其特征在于：该高密度等离子体氮化层的厚度较该浮栅极厚以及较该堆栈结构薄。

3、如权利要求1所述的闪存器件的平坦化方法，其特征在于：该高密度等离子体氮化层的厚度在1500埃至3000埃之间。

4、如权利要求1所述的闪存器件的平坦化方法，其特征在于：其中该穿隧氧化层的厚度在70埃至100埃之间。

5、如权利要求1所述的闪存器件的平坦化方法，其特征在于：该浮栅极包括多晶硅。

6、如权利要求1所述的闪存器件的平坦化方法，其特征在于：去除部分该高密度等离子体氮化层的方法包括以氢氟酸溶液去除。

7、如权利要求1所述的闪存器件的平坦化方法，其特征在于：去除该氧化层的方法包括以热磷酸溶液去除。

Images