CN101009246B - 金属氧化物半导体晶体管以及其间的自我对准接触方法 - Google Patents

Abstract

本发明提供一种在两个金属氧化物半导体晶体管之间形成一自我对准接触的方法，包含以下步骤：于一个半导体基板的一表面上方形成一第一构造与一第二构造，以及位于该第一构造与该第二构造之间的一间隔；于该第一构造的一上表面上方形成一第一材料的一第一覆盖层；以及于该第二构造的一上表面上形成该第一材料的一第二覆盖层，该些覆盖层彼此分离并延伸遍及该间隔，且比该基板更靠近该上表面。此方法支持用以在采用多晶硅化金属技术的奈米应用中形成这些接触的低电阻系数金属硅化物的使用。氮化硅与光致抗蚀剂材料在形成自我对准接触时是作为双掩膜用。

Description

金属氧化物半导体晶体管以及其间的自我对准接触方法

技术领域

本发明有关一种半导体制造方法，且特别是有关一种在两个金属氧化物半导体晶体管之间提供一自我对准接触。

背景技术

当期望高密度时，存储器阵列的制造传统上是采用自我对准接触的使用。一种型式的自我对准接触采取的型式是一种形成于一金属氧化物半导体晶体管的一多晶硅栅极上的金属硅化物层。另一种型式的自我对准接触采取的型式是将一基板连接至配置在一集成电路中的金属氧化物半导体晶体管之上的一金属层的导电材料。一种多晶硅化金属(Polycide)已被使用以在这些情况下形成一自我对准接触。

一种泛用的多晶硅化金属为硅化钨。硅化钨可在具较大几何尺寸的应用下适当地运作。然而，当存储器阵列的密度增加时，硅化钨的相当高的电阻系数可能妨碍其在奈米工艺技术下的使用。

例如是硅化钛、钴金属硅化物及镍金属硅化物的具有较低的电阻系数的金属硅化物是可购得的。这些较低电阻系数金属硅化物可以当作在奈米应用下用以置换硅化钨的候补。然而，不幸的是这些较低电阻系数金属硅化物无法被适当地使用于多数的现有技术应用中，例如多晶硅化金属技术，此是因为它们缺少高温稳定度。

在现有技术中，对于一种在高密度存储器阵列中形成一自我对准接触的改良式方法因而存在有一项需求。对于从缺乏高温稳定度的材料形成一自我对准接触存在有更进一步需求。

发明内容

本发明借助提供一种在形成于一基板上的第一与第二构造之间形成一自我对准接触的方法来处理这些需求。于此揭示的本发明的方法的一实施例可包含于一个半导体基板的一表面上方形成一第一构造与一第二构造，以及位于所述的第一构造与所述的第二构造之间的一间隔。第一材料的覆盖层可能形成遍及这些构造的上表面，以使这些等覆盖层彼此分离。这些覆盖层可延伸遍及这些构造之间之间隔，且比基板更靠近上表面。依据此方法的实施例的一样态，第二材料层是形成于这些覆盖层上。这些层延伸遍及这些覆盖层的一部份，以使在这些层间之间隔大于在这些覆盖层之间之间隔。这些层的形成方式是使在这些层间之间隔之下的各覆盖层的一部份并未被这些第二材料层伏贴在上面。依据此方法的实施例的另一样态，这些覆盖层包含硬性掩膜，且第二材料层包含一第二绝缘层。借助形成光致抗蚀剂图案于这些第二材料层上，使用这些覆盖层与光致抗蚀剂图案作为掩膜可形成一接触孔。接触孔可延伸下达此基板。

本发明的示范实施例可包含借助上述方法产生的一种半导体组件。

依据本发明的方法的另一实施例，由一区域分离的第一与第二构造可能形成遍及一个半导体基板上。第一与第二掩膜可能形成于在这些构造上方的各个第一与第二水平面。第一掩膜可能被分离开小于这区域的一横向尺寸的一段横向距离，而第一掩膜延伸遍及此区域，其比此基板更靠近这些构造的上表面。第二掩膜可能被分离不少于横向距离的一段距离。

本发明的另一例示实施例可包含一对金属氧化物半导体晶体管，其间具有一接触孔。晶体管可包含一基板，其包括能形成一场效通道的半导体材料。晶体管可更进一步包含一介电材料层，其以接触孔延伸经由介电材料层并到达基板的方式伏贴在基板的至少一部份上面。晶体管仍可还包含第一与第二多晶硅栅极，其配置在介电材料层上方且可还包含配置于这些多晶硅栅极之间的氧化物材料。接触孔可延伸经由在这些多晶硅栅极之间的氧化物材料。晶体管甚至仍可还包含金属硅化物接触，其形成于这些多晶硅栅极上并由氧化物材料分离。接触孔可延伸经由氧化物材料及在这些金属硅化物接触之间。

附图说明

图1为显示在第一与第二金属氧化物半导体晶体管之间形成一自我对准接触的方法的一实施例的流程图；

图2为显示在第一与第二金属氧化物半导体晶体管之间形成一自我对准接触的方法的替代实施例的流程图；

图3-7为在依据本发明的实施例的方法中的连续的早期阶段的剖面图；

图8A为依据本发明的前述实施例的方法的一阶段的剖面图；

图8B为依据本发明的前述替代实施例的方法的一阶段的剖面图；及

图9-13为依据本发明的实施例的方法之后续连续阶段的剖面图。

具体实施方式

以下将详细参考本发明的目前的较佳实施例，其例子显示于附图中。无论任何可能的场合下，在附图与说明中都是使用相同或类似的标号来提及相同或类似部分。应注意到附图是以简化型式而非精确比例呈现。在参考于此的揭示内容之下，仅为了便利性与清楚呈现的目的，所使用的方向性用语(例如，顶部、底部、左、右、上、下，正上方、上方、下方、正下方、后方与前方)是与附图相关。这种方向性用语不应被解释成将本发明的范畴限制成任何方式。

虽然于此的揭示内容表示某个说明的实施例，但应理解到这些实施例是以例子的方式呈现，而并非当作限制的意义。虽然讨论的是例示实施例，但是下述详细说明意欲被解释成涵盖落于本发明的精神与范畴之内的实施例的所有修改、替代方案及等效设计。还应理解与明白到说明于此的处理步骤与构造，并未涵盖金属氧化物半导体晶体管或自我对准接触的制造的完整处理流程。本发明可能配合传统上使用于现有技术的各种集成电路制造技术来实现，且只有需要对本发明获得理解所提供的这幺多的通常被实现的处理步骤包含于此。本发明大致具有在半导体装置与工艺的领域的适用性。然而，为了说明的目的，下述的说明是关于在两个金属氧化物半导体晶体管之间的自我对准接触的制造。

请特别参见附图，图1为说明形成一自我对准接触(SAC)的方法的实施例的流程图。此实施例可应用至在第一与第二邻近的金氧半导体(MOS)晶体管之间的SAC的形成。此方法的此实施例的说明参考至图3-7、图8A与图9-13。

请参考图3，于步骤105可将一薄介电材料层510形成于一基板505的上表面上。基板505可能是譬如半导体晶片(例如硅晶片)。薄介电材料层510典型地是以基板505上的二氧化硅形成。于步骤110，使用譬如化学气相沉积(CVD)处理，可将由多晶硅所构成的一层515配置于介电材料层上。多晶硅材料最好是掺有杂质以提高从该处形成的栅极的导电性。于步骤115，可将一蚀刻止挡层520形成于多晶硅层515上。蚀刻止挡层520典型地由氮化硅所构成。依据本发明的一实施例，蚀刻止挡层520可被涂布有一光致抗蚀剂材料，并可使用光刻处理而对此光致抗蚀剂材料刻以图案。光刻处理可以留下两个光致抗蚀剂特征部325与425于蚀刻止挡层520的上表面。光致抗蚀剂特征部325与425可被使用作为蚀刻掩膜以对下层的蚀刻止挡层520与多晶硅层515刻以图案，来界定供第一金属氧化物半导体晶体管300与第二金属氧化物半导体晶体管400用的栅极区域。

请参见图3与4，一蚀刻操作可移除蚀刻止挡层520与多晶硅层515的露出部分，于步骤120中止于薄介电材料层510。蚀刻操作可包含譬如依序执行的多重蚀刻处理。举例而言，蚀刻处理可能是选择性蚀刻处理(例如干燥等离子蚀刻处理)，于其中的蚀刻剂对氮化物比对多晶硅具有较高选择性。第二蚀刻处理可能是一种选择性蚀刻处理(例如干燥等离子蚀刻处理)，于其中的蚀刻剂对多晶硅比对氧化物具有较高选择性，以使此蚀刻操作中止于介电材料层510的上表面。于步骤120的蚀刻操作可为由多晶硅层515所形成的第一金属氧化物半导体晶体管300建构一栅极315。于步骤120的蚀刻操作同样可在一定位置留下伏贴在栅极315上面的一蚀刻止挡层320。借助相同的处理，于步骤120的蚀刻操作可为由多晶硅层515所形成的第二金属氧化物半导体晶体管400建构一栅极415。栅极515是被一蚀刻止挡层420伏贴在上面。

参见图5，于步骤125可沉积一第一绝缘层530以覆盖介电材料层510及蚀刻止挡层320与420。第一绝缘层530可由二氧化硅形成。于步骤130，借助化学机械抛光法(CMP)可将第一绝缘层530局部地移除，并使用蚀刻止挡层320与420以停止CMP处理。参考图5与6，于步骤130执行CMP可在第一绝缘层530中建构三个分离区域。这区域包含位于第一金属氧化物半导体晶体管300的栅极315的左侧的区域330、位于第二金属氧化物半导体晶体管400的栅极415的右侧的区域430以及位于第一与第二金属氧化物半导体晶体管300与400的栅极315与415之间的区域530。

参见图7，于步骤135可移除蚀刻止挡层320与420，留下第一与第二渠沟333与433位于各个第一与第二多晶硅栅极315与415之上。举例而言，在蚀刻止挡层320与420是由氮化硅所构成的情况下，可能采用一种选择性蚀刻以移除氮化硅，借以暴露多晶硅栅极315与415，于前述选择性蚀刻中的蚀刻剂对氮化物比对多晶硅具有一较高选择性，且对氮化物比对氧化物具有较高选择性。

参考图8A，于步骤140于第一绝缘层区域330、530与430上可执行一等向性蚀刻，来扩大第一与第二渠沟333与433，因而形成扩大的第一与第二渠沟335与435。扩大的第一与第二渠沟335与435可能局部延伸至第一绝缘层区域330、530与430中。

依据显示于图8A的本实施例，于步骤140采用的蚀刻处理可能是一种选择性蚀刻处理(例如干燥等离子蚀刻处理)，于其中的蚀刻剂对氧化物比对多晶硅具有较高选择性。

转移至图9，于步骤145，一第一金属硅化物340可被形成于第一多晶硅栅极315上，而一第二金属硅化物440可被形成于第二多晶硅栅极415上。第一与第二金属硅化物340与440可能由硅化钛、钴金属硅化物、镍金属硅化物或硅化钨所组成。当与硅化钨的电阻系数作比较时，硅化钛，钴金属硅化物与镍金属硅化物可能因为它们的较低电阻系数而优于硅化钨。第一与第二金属硅化物340与440可形成于多晶硅栅极315与415上的导电接触。依据一例示实施例，金属硅化物340与440是经由CVD而沉积。

于图10中，于步骤150可将一第一材料可注入至在金属硅化物340上的第一渠沟335以及在金属硅化物440上的第二渠沟435。依据一例示实施例，第一材料可能包含形成各个硬层345与445的氮化硅。硬层345与445可以形成位于多晶硅栅极315与415的上表面之上的覆盖层。

参见图11，于步骤155可于覆盖层(也即，硬层345与445)及第一绝缘层区域330、530与430上成长或沉积一第二材料层。这第二材料层可包含一第二绝缘层550，其可能实质上由二氧化硅所形成，且可能被使用作为一层间介电材料。然后，于步骤160以一光致抗蚀剂材料涂布第二绝缘层550。

参考图13，于步骤165可将光致抗蚀剂材料可形成为光致抗蚀剂图案355与455以界定一自我对准接触。然后，于步骤170依据光致抗蚀剂图案355与455并依据硬层345与445来执行蚀刻以移除的第二绝缘层550、第一绝缘层530与介电材料层510的一部份。移除第二绝缘层550的一部分的动作会形成介电材料间层350与450。依据此方法的一例示实施例，蚀刻处理使用光致抗蚀剂图案355与455及覆盖层(也即硬层345与445)作为掩膜。蚀刻动作可借助移除未受到掩膜保护的材料来形成一接触孔，以便露出基板505于在第一金属氧化物半导体晶体管300与第二金属氧化物半导体晶体管400之间的区域。在第一金属氧化物半导体晶体管300与第二金属氧化物半导体晶体管400之间移除薄介电材料层510的部分，可建构出两个分离的介电材料层310与410。第一分离介电材料层310可将第一金属氧化物半导体晶体管300的栅极315与基板绝缘。同样地，第二分离介电材料层410可将第二金属氧化物半导体晶体管400的栅极415与基板绝缘。导电材料可能被沉积至此孔中以在两金属氧化物半导体晶体管300与400之间与基板形成一自我对准接触。此种导电材料可包含一多晶硅化金属。

图2为说明形成一自我对准接触(SAC)的方法的替代实施例的流程图。除了两个步骤互换以外，此替代实施例可包含与在图1的讨论所说明的方法的前述步骤相同的步骤。因此，本方法的替代实施例于步骤205形成一薄介电材料层510于一基板505上(参照图3)，于步骤210沉积一多晶硅层515于介电材料层510上，于步骤215沉积一蚀刻止挡层520于多晶硅层515上，并于步骤220对蚀刻止挡层520与多晶硅层515刻以图案以形成各个第一与第二金属氧化物半导体晶体管300与400的第一与第二多晶硅栅极315与415(参照图4)。被蚀刻止挡层320与420伏贴在上面的多晶硅栅极315与415，是由具有横向尺寸501的一区域500分离。然后，第一与第二多晶硅栅极315与415是被各个第一与第二蚀刻止挡层320与420伏贴在上面。然后，于步骤225沉积一第一绝缘层530以覆盖介电材料层510与蚀刻止挡层320与420(参照图5)。于步骤230可能借助化学机械抛光法(CMP)而移除第一绝缘层530的一顶部，以暴露蚀刻止挡层320与420(参照图6)。然后于步骤235移除蚀刻止挡层320与420，而留下第一与第二渠沟333与433位于各个第一与第二多晶硅栅极315与415之上(参照图7)。

相较于先前实施例之下，本方法的替代实施例，在扩大第一与第二渠沟333与433之前，于步骤240形成第一与第二金属硅化物340与440于各个第一与第二多晶硅栅极315与415。步骤240的结果显示于图8B。本替代实施例的方法可继续借助于步骤245执行一等向性蚀刻于第一绝缘层上，以扩大第一与第二渠沟333与433。如同先前的实施例，所产生的扩大的第一与第二渠沟335与435可部分延伸进入第一绝缘层区域330、530与430(参照图9)。

替代实施例可遵循先前方法，借助以硬层345填满第一渠沟335并以硬层445填满第二渠沟435(参照图10)于步骤250继续。硬层345与445因此形成于在多晶硅栅极315与415上方的一第一水平面，并于此方法的后续步骤可作为第一掩膜的功能。应注意到硬层345与445可能分离开一段小于区域500的横向尺寸501的一横向距离502。于步骤255可将一第二绝缘层550可沉积于硬层345与445上与第一绝缘层区域330、530与430上(图11)。于步骤260可利用光致抗蚀剂材料来涂布第二绝缘层550，而于步骤265可将光致抗蚀剂材料可形成为光致抗蚀剂图案355与455来界定一自我对准接触(图12)。光致抗蚀剂图案355与455因而形成于在多晶硅栅极315与415上方的一第二水平面，并于此方法的后续步骤可作为第二掩膜的功能。在所显示的实施例中，光致抗蚀剂图案355与455是分离了一段与区域500的横向尺寸501相同的横向距离503。依据一替代实施例，横向距离503可能是譬如小于横向尺寸501。于步骤270，使用第二掩膜(也即光致抗蚀剂图案335与455)与第一掩膜(也即硬层345与445)，可依据光致抗蚀剂图案335与455及硬层345与445来执行用以移除部分的第二绝缘层550、第一绝缘层区域530及介电材料层510的蚀刻(参照图13)。所产生的构造为在第一金属氧化物半导体晶体管300与第二金属氧化物半导体晶体管400之间的区域500中到达基板的一接触孔。

鉴于上述说明，熟悉本技术的人员将理解到本发明的方法可促进在集成电路中的金属氧化物半导体晶体管装置的形成，尤其是在集成电路中的中间具有一接触孔的数对的邻近的金属氧化物半导体晶体管的形成上述实施例是被举例说明，而本发明并未受限于这些例子。熟悉本技术的人员在考量上述说明与不互斥的程度下，可对所揭示的实施例作出的多种变化与修改。此外，其它组合、省略、替换与修改将是熟悉本技术的人员参照本揭示内容之后所能显而易见的完成的。因此，本发明并非意欲受限于所揭示的实施例，而是应参考以下的本申请权利要求范围来作界定。

Claims (29)

1.一种金属氧化物半导体晶体管之间形成一自我对准接触的方法，包含以下步骤：

形成一多晶硅层于一个半导体基板的一表面上方；

形成一蚀刻止挡层于该多晶硅层上；

图案化该多晶硅层及该蚀刻止挡层，以于该半导体基板的一表面上方形成一第一构造与一第二构造，以及位于该第一构造与该第二构造之间的一第一间隔；

形成一第一绝缘层以覆盖于所述的蚀刻止挡层；

回蚀所述的第一绝缘层以中止于所述的蚀刻止挡层上；

移除所述的蚀刻止挡层以形成所述的第一构造的一第一栅极组件，以及形成所述的第二构造的一第二栅极组件，并留下一第一渠沟在所述的第一多晶硅栅极组件之上以及一第二渠沟在所述的第二多晶硅栅极组件之上；

等向性地蚀刻所述的第一绝缘层以扩大所述的第一渠沟与所述的第二渠沟；

于该第一栅极组件的一上表面上方的第一渠沟形成一第一材料的一第一覆盖层；以及

于该第二栅极组件的一上表面上的第二渠沟形成该第一材料的一第二覆盖层，该些覆盖层彼此分离一第二间隔并延伸遍及该第一间隔，且比该基板更靠近该上表面，该第二间隔小于该第一间隔。

2.如权利要求1所述的方法，还包含以下步骤：

形成一第二材料层在所述的第一材料的所述的第一覆盖层之上；及

形成一第二材料层在所述的第一材料的所述的第二覆盖层之上，所述的第二材料层延伸遍及所述的第一覆盖层与所述的第二覆盖层的一部分，以使在所述的第二材料层之间的一第三间隔大于在所述的第一覆盖层与所述的第二覆盖层之间的该第二间隔，并使在所述的第二材料层之间的在所述的第三间隔之下的各所述的第一覆盖层与所述的第二覆盖层的一部分未被所述的第二材料层伏贴在上面。

3.如权利要求2所述的方法，其特征在于形成所述的第一栅极组件与所述的第二栅极组件的步骤包含：

形成一介电材料层于所述的基板上；

其中，该介电材料层位于该基板及该多晶硅层之间，该第一栅极组件及该第二栅极组件分别包括第一金属氧化物半导体晶体管用的一第一多晶硅栅极组件以及供第二金属氧化物半导体晶体管用的一第二多晶硅栅极组件。

4.如权利要求3所述的方法，其特征在于形成所述的蚀刻止挡层的步骤包含：形成一氮化硅层。

5.如权利要求3所述的方法，其特征在于移除所述的蚀刻止挡层的步骤中，第一绝缘层还覆盖所述的介电材料层。

6.如权利要求5所述的方法，其特征在于形成所述的第一绝缘层的步骤包含：形成一个二氧化硅层。

7.如权利要求5所述的方法，其特征在于回蚀所述的第一绝缘层的步骤包含化学机械抛光。

8.如权利要求5所述的方法，其特征在于还包含以下步骤：

形成一第一金属硅化物于所述的第一多晶硅栅极组件上；及

形成一第二金属硅化物于所述的第二多晶硅栅极组件上。

9.如权利要求8所述的方法，其特征在于：

形成所述的第一金属硅化物的步骤包含：形成选自于由钛金属硅化物，钴金属硅化物与镍金属硅化物所组成的群组中的一金属硅化物；及

形成所述的第二金属硅化物的步骤包含：形成选自于由钛金属硅化物、钴金属硅化物与镍金属硅化物所组成的群组中的一金属硅化物。

10.如权利要求8所述的方法，其特征在于还包含以下步骤：

形成所述的第一覆盖层于所述的第一扩大的渠沟；

形成所述的第二覆盖层于所述的第二扩大的渠沟；

形成所述的第二材料层于所述的第一覆盖层与所述的第二覆盖层上及所述的第一绝缘层上；

涂布一光致抗蚀剂材料于所述的第二材料层上；

形成供一自我对准接触用的多个光致抗蚀剂图案；以及

使用所述的光致抗蚀剂图案与所述的覆盖层作为掩膜，蚀刻所述的第二材料层与所述的第一绝缘层以形成一开孔延伸达经由第二材料层与所述的第一绝缘层。

11.如权利要求10所述的方法，其特征在于于所述的第一与第二扩大的渠沟形成所述的覆盖层的步骤是在形成所述的金属硅化物层于所述的扩大的渠沟中的步骤之后。

12.如权利要求10所述的方法，其特征在于：

所述的第一覆盖层与所述的第二覆盖层包含第一与第二硬层；

所述的第二材料层包含一第二绝缘层；及

所述的蚀刻步骤包含：使用所述的光致抗蚀剂图案与所述的第一覆盖层与所述的第二覆盖层作为掩膜，蚀刻所述的第二与第一绝缘层与所述的介电材料层，以形成一接触孔延伸经由所述的第二与第一绝缘层及所述的介电材料层以到达所述的基板。

13.如权利要求10所述的方法，其特征在于形成所述的覆盖层于所述的第一与第二扩大的渠沟的步骤包含以氮化硅填满所述的渠沟，而形成所述的第二绝缘层的步骤包含形成一个二氧化硅层。

14.一种半导体组件，其特征在于借助如权利要求2所述的方法而产生。

15.一种半导体组件，其特征在于借助如权利要求5所述的方法而产生。

16.一种半导体组件，其特征在于借助如权利要求10所述的方法而产生。

17.一种半导体组件，其特征在于借助如权利要求12所述的方法而产生。

18.一种金属氧化物半导体晶体管之间形成一自我对准接触的方法，包含：

形成一多晶硅层于一个半导体基板上；

形成一蚀刻止挡层于该多晶硅层上；

图案化该多晶硅层及该蚀刻止挡层，以于所述半导体基板上形成一第一构造与一第二构造，该第一构造与该第二构造包括部分该多晶硅层，所述的第一构造与所述的第二构造由一区域所分离；

移除所述的蚀刻止挡层，以形成所述的第一构造的一第一栅极组件，以及形成所述的第二构造的一第二栅极组件；

形成多个第一掩膜于在所述的第一栅极组件与所述的第二栅极组件上方的一第一水平面，所述的第一掩膜是由小于所述的区域的一横向尺寸的一横向距离所分离，所述的第一掩膜更延伸遍及比所述的基板更靠近所述第一水平面的所述的区域；及

形成多个第二掩膜于所述的第一栅极组件与所述的第二栅极组件之上的一第二水平面，所述的第二掩膜是由不小于所述的横向距离的一距离所分离。

19.如权利要求18所述的方法，其特征在于还包含以下步骤：

配置一第一绝缘层邻接所述的第一构造与所述的第二构造；及

蚀刻所述的蚀刻止挡层以形成一第一与一第二渠沟于所述的第一构造与所述的第二构造上方。

20.如权利要求17所述的方法，还包含以下步骤：形成一第二绝缘层在所述的第一掩膜与所述的第二掩膜之间，所述的第二绝缘层延伸遍及所述的第一掩膜并遍及所述的第一绝缘层。

21.如权利要求21所述的方法，其特征在于所述的第二掩膜形成于所述的第二绝缘层上，且所述的方法还包含以下步骤：

蚀刻所述的第二绝缘层与所述的第一绝缘层以形成一开孔延伸经由所述的第二绝缘层与所述的第一绝缘层。

22.如权利要求21所述的方法，其特征在于：

所述的第二掩膜包含一光致抗蚀剂材料；

形成所述的第二掩膜的步骤包含于所述的光致抗蚀剂材料中形成供一自我对准接触用的多个图案；以及

蚀刻所述的第二绝缘层与所述的第一绝缘层的步骤包含依据所述的第一掩膜与所述的第二掩膜进行蚀刻。

23.如权利要求22所述的方法，其特征在于：

一介电材料层是配置于所述的基板上；及

依据所述的第一掩膜与所述的第二掩膜的蚀刻步骤还包含：蚀刻第二绝缘层与所述的第一绝缘层及所述的介电材料层以达到所述的基板。

24.如权利要求18所述的方法，其特征在于形成所述的第一构造与所述的第二构造的步骤包含：形成一第一多晶硅栅极与一第二多晶硅栅极于所述的基板上的一介电材料层上，所述的多晶硅栅极分别为第一与第二金属氧化物半导体晶体管的一部分，且方法还包含以下步骤：形成一金属硅化物层于所述的多晶硅栅极上，然后等向性蚀刻所述的第一绝缘层以扩大所述的第一渠沟与所述的第二渠沟。

25.如权利要求19所述的方法，其特征在于还包含以下步骤：等向性蚀刻所述的第一绝缘层以扩大所述的第一渠沟与所述的第二渠沟，然后形成一金属硅化物层于所述的多晶硅栅极上，其中所述的第一掩膜是形成于所述的扩大的渠沟中。

26.一种半导体组件，其特征在于借助如权利要求18所述的方法而产生。

27.一种半导体组件，其特征在于借助如权利要求21所述的方法而产生。

28.一种半导体组件，其特征在于借助如权利要求24所述的方法而产生。

29.一种半导体组件，其特征在于借助如权利要求25项所述的方法而产生。

Images