本申请是申请日为2003年12月15日、申请号为200310124798.2、发明名称为“只再生记录介质、再生装置、再生方法和盘制造方法”的发明专利申请的分案申请。
具体实施方式
下文将详细描述根据本发明的作为只再生记录介质的一个实施例的只再生光盘。下文也将详细描述可以再生可记录数据的只再生光盘及记录和再生光盘的再生装置,和用于制造只再生光盘的原版盘制造装置。
另外,根据本发明的只再生光盘将被称为“ROM盘”,记录和再生光盘被称为“可重写盘”。下面将以下述顺序展开说明。
1、RUB结构,2、加扰系统,3、可重写盘的数据格式,4、ROM盘的数据格式的第一实施例,5、ROM盘的数据格式的第二实施例,6、ROM盘的数据格式的第三实施例,7、ECC块和地址、8、同步图案和顺序,9、盘驱动装置,和10、盘制造方法。
1、RUB结构
根据本发明的ROM盘具有适合于与相同类型中的可重写盘兼容的数据格式,这与目的一致。
首先描述RUB(记录单元块)的结构,其是ROM盘以及可重写盘中的记录和再生块。
假设根据本发明的ROM盘和可重写盘属于上述称为DVR(蓝光盘)的高密盘的类别。
可重写盘是直径为12cm的光盘,在盘的厚度方向上具有0.1mm的保护层。在激光(所谓蓝光)波长为405nm以及物镜NA为0.85的组合的条件下,可以对相变标记进行记录和再生。将64KB(千字节)的数据块作为一个记录和再生单元(RUB),以轨道间距为0.32μm,线密度为0.12μm/bit执行记录和再生。
ROM盘是直径为12cm的类似盘,并具有通过形成约λ/4深度的压纹凹坑记录其上的只再生数据。ROM盘的记录和再生同样是对作为一个记录和再生单元(RUB)的64KB(千字节)的数据块执行操作而实现的,该数据块轨道间距为0.32μm,线密度为0.12μm/bit。
在ROM盘的再生过程中,DPD信号用作跟踪伺服中的跟踪伺服信号。
作为高密盘的ROM盘和可重写盘的记录和再生单元的RUB具有总共498个帧,它们是通过在ECC块的前端和后端将用于PLL同步等功能的一帧的连接区添加到156个符号×496帧的ECC块(簇)中而形成的。
可重写盘具有形成其上的摆动纹槽,摆动纹槽是记录和再生轨道。纹槽的摆动包括所谓ADIP数据。即,盘上的地址可以通过检测纹槽的摆动信息而获得。
可重写盘具有通过在摆动纹槽形成的轨道上所记录的相变标记形成的记录标记。相变标记通过RLL(1,7)PP调制方法(RLL:游程长度受限,PP:奇偶保存/禁止rmtr(重复最小过渡扫描宽度))等方法以0.12μm/bit的线密度或0.08μm/bit的线密度被记录下来。
将1T设为1ch bit,标记的长度为2T到8T,最短的标记长度为2T。
ROM盘在其上没有形成纹槽,但是具有以RLL(1,7)PP调制方法同样调制的作为压纹凹坑串记录其上的数据。
图1A、1B、1C和1D示出了作为再生通道数据的单元(记录和再生单元)的RUB的结构。
如图1A所示,RUB自盘上预定位置处的数据记录开始位置开始顺序记录为连续序列,该预定位置由盘上的地址指定。
在这种情况下,簇地址为CN(n-1)、CN(n)和CN(n+1)的RUB如图所示。
一簇是一个64KB的单元,相应于RUB的主数据区。通过将连接区添加到64KB的簇中获得的单元被称为RUB。
因此,簇地址也可被称为RUB单元的地址。
如图1B所示,RUB包括从Frm0到Frm497共498个帧。
在图1A中,每个RUB都被分为帧单元。阴影区的帧形成连接区,而非阴影区的帧形成主数据区。
如图1A和1B所示,在可重写盘的情况下,每个RUB的开始帧Frm0和结束帧Frm497都是作为连接区的帧,帧Frm1到Frm496是作为主数据区的帧。
形成主数据区的496帧的每一帧(在图1A和1B所示的情况下为Frm1到Frm496)都具有位于帧的开始位置处的帧同步FS,以及位于帧同步FS之后的帧数据FD。帧同步FS为30个信道信号位。主数据(用户数据)作为帧数据FD记录。
每一帧都是包括30个信道信号位的帧同步FD在内的1932个信道信号位。
另外,形成连接区的帧(图1A和1B所示的情况下为Frm0或Frm497)也是1932个信道信号位。帧内的结构将在下文进行描述。
根据本发明的ROM盘的RUB结构的三个实施例,即,第一、第二和第三ROM格式实施例将在下文进行描述。第一ROM格式的实施例如图1A和1B所示。
特别指出,在实施例中,形成连接区的帧在主数据区的前部和后部添加有一帧。
如图1C所示,在第二ROM格式实施例中,RUB的第一个两帧形成连接区。即,在这种情况下,帧Frm0和Frm1形成连接区,帧Frm2到Frm497形成主数据区。
如图1D所示,在第三ROM格式的实施例中,RUB的一端的两帧形成连接区。即,在这种情况下,帧Frm496和Frm497形成连接帧,帧Frm0到Frm495形成主数据区。
另外,在下面的描述中,形成连接区的帧将被称为“连接帧”,形成主数据区的帧被称为“数据帧”。
2、加扰系统
下面将详细描述本发明中所采用的加扰系统。
下面将要描述的加扰过程不仅应用在上述作为主数据区的帧内记录的帧数据FD(主数据:用户数据)上,而且还应用在根据本发明构成的ROM盘上的作为连接区的帧内的数据上。
图2示意性地示出了加扰电路。三十二个数据位PS0到PS31代表物理扇区数。
物理扇区数是2KB数据的扇区的物理地址,为4字节(32位)。当对形成一个RUB的一簇64KB的单元进行记录和再生时,32个物理扇区数被指定为一个簇。
32位物理扇区数的十五个数据位PS5到PS19代表一个簇数(RUB单元的簇地址CN)。
加扰电路包括基于多项式Φ(x)=X16+X15+X13+X4+1的16位移位寄存器1,以及异或电路(EX-OR电路)2、3和4。
S0到S15代表移位寄存器1中的数据。
移位寄存器1对移位时钟CK的每个时钟的数据Sn到S(n+1)的数值进行移位(n=0到14)。
然而,通过EX-OR电路2、3和4获得的数值作为数据S0输入。即,假设“S”代表异或逻辑,(S15)S(S14)S(S12)S(3)作为数据S0输入。
在加扰方法中,在要被加扰的数据块(RUB)的开始位置处,数据S0到S15根据并行负载信号PL被载入到移位寄存器1中。
在这种情况下,物理扇区数的数值PS5到PS19被作为数据S0到S14载入。另外,如此预置的物理扇区数为簇中的第一物理扇区数。
固定数值“1”被载入作为数据S15。
从而在移位寄存器1中,物理扇区数中的簇数作为初始数值被预置为数据S0到S15。这时第一数据S0到S7成为第一加扰字节SCB。
之后,8位移位之后的数据S0到S7成为下一个加扰字节SCB。
如图1A到1D所示,一个RUB中,两帧形成一个连接区。
除帧同步之外的一帧中的数据为155个字节,两帧部分为310个字节。
假设记录在连接区中的310个字节的数据为数据D0到D309。在这种情况下,加扰电路重复8位移位309次。即,载入时的数据S0到S7和载入后309次8位移位中的每次移位之后的数据S0到S7形成用于数据D0到D309的加扰字节(SCB0到SCB309)。
之后,连接区中的数据D0到D309被加扰字节加扰(SCB0到SCB309)。
特别指出,假设记录在连接区中的数据D0到D309的原始数据(加扰之前的数据)为LD0到LD309,数据D0到D309按照下述方式加扰
D(k)=(LD(k))S(SCB(k))
其中,S代表异或逻辑,“k”是0到309的数值。
实际上,假设记录在连接区中的原始数据LD0到LD309都是零数据,上述方式获得的310个加扰字节(SCB0到SCB309)实际上被设为以上述加扰过程获得的连接区中的数据D0到D309。
当要连接区中要被记录的原始数据LD0到LD309是有效数据时,例如是用于控制或排布的数据时,数据LD0到LD309被各加扰字节(SCB0到SCB309)加扰,以形成连接区的数据D0到D309。
另外,这时,加扰字节SCB0到SCB309通过初始数值设定之后的309次8位移位而获得,并且可以对帧单元(155字节的单元)(154次8位移位)执行预置,以获得与两个连接帧的每一个数据相应的加扰字节(SCB0到SCB154)。
在这种情况下,上述表达式D(k)=(LD(k))S(SCB(k))中的“k”为0到154中的数值。
假设要被记录在连接区中的原始数据LD0到LD309都是零数据,结果,数据D0到D154和数据D155到D309中的每一个都是加扰字节的数值(SCB0到SCB154)。
另一方面,加扰电路对64KB的簇中的主数据区内的2KB单元重复8位移位2051次。作为数据S0到S7的加扰字节(SCB0到SCB2051)作为每次8位移位的结果而获得。
另外,一簇中物理扇区数指定了32个2KB扇区。由于载入到移位寄存器1的初始数值为同一簇数,因此加扰字节(SCB0到SCB2051)对32个2KB的扇区单元每一个都是相同的。
假设簇中的每个2KB扇区内记录的主数据,即加扰数据为RD0到RD2051。
然后假设加扰之前原始数据为UD0到UD2051,则数据按照下述方式加扰
RD(k)=(UD(k))S(SCB(k))
其中,S代表异或逻辑,“k”是0到2051中的一个数值。
同步信号(帧同步FS)添加到如此加扰的数据RD0到RD2051的帧单元中,此后,数据RD0到RD2051被记录在盘上。
3、可重写盘的数据格式
根据本发明的ROM盘具有如目的所指出的适于与可重写盘兼容的数据格式。因此,在描述根据本发明的ROM盘之前,将详细描述可重写盘的数据格式。
图3A和3B示出了RUB和下一个RUB之间的包括边界部分在内的部分即连接区的细节。
图中所示的部分包括簇数分别为CN(n-1)、CN(n)和CN(n+1)的RUB,上述物理扇区数的PS5到PS19。
如图1A所示,一个RUB具有作为连接区帧的开始帧Frm0和结束帧Frm497。由此,两个帧的连接区形成在RUB的主数据区与下一个RUB的主数据区之间。
两帧的连接区可以具有作为RUB缓冲的多种功能。
例如,连接区用于数据记录和再生中的PLL时钟同步引入。并且,连接区可以用于数据记录过程中的激光能量自动调节(APC:自动功率控制)。
连接区还可以作为缓冲区,以解决由于记录开始位置的精确度引起的记录位置变化的问题。
连接区还可以作为对被称为开始位置移位的过程使能的缓冲区。开始位置移位是一种当每个记录单元块的开始位置从特定开始位置移位随机信道信号位所指定的距离时的位置移位,用以避免盘的过度磨损。
此外,连接区可以用作需要计时的处理过程的暂时缓冲区,如再生过程中的波形均衡过程和维特比(Viterbi)解码过程。
另外,连接区可以用于结束块记录时的激光能量APC。
如图3B所示,RUB的开始位置处的作为连接帧的帧Frm0具有同步S2,其记录在簇的开始位置处的数据帧Frm1的帧同步FS0之前的20个信道信号位处,该帧Frm0还具有记录在同步S2之前的40个信道信号位中的同步S1。同步S1和同步S2是用于表示数据帧开始(=帧Frm1)的同步信号。
在连接帧Frm0内除同步S1和S2之外的部分中,重复记录有3T、3T、2T、2T、5T和5T的图案。
在RUB的末端处作为连接帧的帧Frm497具有记录在帧的开始位置处的帧同步S3,其后具有作为表示数据帧结束的信息而6次记录的9T图案。在其他部分中,重复记录有3T、3T、2T、2T、5T和5T的图案。
形成主数据区的数据帧为帧Frm1到Frm496。
帧同步FS记录在每个数据帧的头部。虽然后面将详细说明帧同步图案,但是,如图3B所示,同步图案FS0的帧同步记录在数据帧Frm1,同步图案FS2的帧同步记录在数据帧Frm496。
帧Frm1到Frm496的主数据区具有32个2KB扇区,上述加扰电路以簇数被设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB2051加扰该32个2KB扇区。
形成RUB的帧Frm0到Frm497中的每帧都由包括调制之后的帧同步FS的30个信道信号位在内的1932个信道信号位形成。
执行上述加扰可以避免差图案难于从可重写盘上连续记录的调制图案中检测出来的问题发生。
4、ROM盘的数据格式的第一实施例
图4A和4B示出了ROM格式的第一实施例。
与图3A和3B所示相同,图4A和4B中所示的部分包括簇数分别为CN(n-1)、CN(n)和CN(n+1)(物理扇区数的PS5到PS19)的RUB。
与图1A所示相同,在第一格式的实施例中,一个RUB具有作为连接帧的一个开始帧Frm0和一个结束帧Frm497。帧Frm1到Frm496是形成主数据区数据帧。
因此,两个帧的连接区形成在RUB的主数据区和下一个RUB的主数据区之间。
如图4B所示,RUB开始位置处的作为连接帧的帧Frm0具有记录在帧的头部位置处的同步S4。在RUB的末端处作为连接帧的帧Frm497具有记录在帧的头部位置处的同步S3。
除了同步S4和同步S3之外,连接数据D0到D309记录在连接帧Frm0和Frm497中。
在这种情况下,连接数据D0到D154记录在连接帧Frm0中,连接数据D155到D309记录在连接帧Frm497中。如加扰系统中所述,图2中所示的加扰电路以簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB309加扰连接数据D0到D309。
假设要被转换为连接数据的原始数据都是零数据,加扰字节SCB0到SCB154被记录作为连接帧Frm0中的数据D0到D154,并且加扰字节SCB155到SCB309被记录作为在连接帧Frm497中的数据D155到D309。
另外,当上述加扰过程中对帧单元更新预定值时,连接数据D0到D154以及连接数据D155到D309每个都被加扰字节SCB0到SCB154加扰。
形成主数据区的数据帧是帧Frm1到Frm496。
帧同步FS记录在每个数据帧的头部。如图4B所示,同步图案FS0的帧同步记录在数据帧Frm1,同步图案FS2的帧同步记录在数据帧Frm496。
帧Frm1到帧Frm496的主数据区具有32个2KB扇区,图2所示的加扰电路以簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB2051加扰该32个2KB扇区。
形成RUB的帧Frm0到Frm497中的每一帧都由包括调制后的帧同步FS的30个信道信号位在内的1932个信道信号位形成。
这种具有连接区的ROM格式有利于与可重写盘的兼容。特别的,ROM格式有利于制造支持可重写盘和ROM盘两种的再生装置,并适于简化装置,降低装置的成本。
另外,包括连接区的RUB中的帧由加扰字节加扰,该加扰字节由随机序列和作为初始值的每个物理扇区数(簇数)产生。因此,加扰帧在相邻轨道中不会形成相同的数据流,由此可以获得高精确度的DPD信号。由此,ROM格式适于使用DPD信号进行跟踪伺服。
此外,RUB内的连接帧和数据帧被同一系统产生的加扰数据加扰,即,使用簇数作为初始值产生的加扰字节SCB进行加扰,如参考图2所述。这就不需要提供用于连接区和主数据区的分开的加扰处理电路或分开的解扰处理电路,从而使简化电路结构成为可能。
此外,由于同步S3和同步S4的原因,因此,不管帧部分是否包括连接区,同步图案都有规律的出现在每个帧部分中。因此,ROM格式有利于帧同步保护和帧同步引入。
在ROM盘的情况下,特别的,由于ROM盘上没有摆动纹槽,因此可以根据同步检测获得轴旋转速度信息。这可以被适当的执行,因为同步图案有规律的出现在每个帧部分中。即,ROM格式有利于使用同步图案产生轴PLL相位误差信号。特别的,即使在PLL非同步状态下,同步图案出现的间隔也可以用作旋转速度信息。
5、ROM盘的数据格式的第二实施例
图5A和5B示出了ROM格式的第二实施例。
与图4A和4B所示相同,图5A和5B中所示的部分包括簇数分别为CN(n-1)、CN(n)和CN(n+1)(物理扇区数的PS5到PS19)的RUB。
与图1C所示相同,在第二格式的实施例中,一个RUB的第一个两帧Frm0和Frm1是连接帧。帧Frm2到Frm497是形成主数据区的数据帧。
因此,两个帧的连接区形成在RUB的主数据区和下一个RUB的主数据区之间。
如图5B所示,RUB开始位置处的作为连接帧的帧Frm0具有记录在帧的头部位置处的同步S3。下一连接帧Frm1具有记录在帧的头部位置处的同步S4。
除了同步S4和同步S3之外,连接数据D0到D309记录在连接帧Frm0和Frm1中。
在这种情况下,连接数据D0到D154记录在连接帧Frm0中,连接数据D155到D309记录在连接帧Frm1中。
如加扰系统中所述,图2中所示的加扰电路以当簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB309来加扰连接数据D0到D309。
假设要被转换为连接数据的原始数据都是零数据,加扰字节SCB0到SCB154作为连接帧Frm0中的数据D0到D154记录,加扰字节SCB155到SCB309作为数据D155到D309记录在连接帧Frm1中。
另外,当上述加扰过程中对帧单元更新预定值时,连接数据D0到D154以及连接数据D155到D309每个都被加扰字节SCB0到SCB154加扰。
形成主数据区的数据帧是帧Frm2到Frm497。
帧同步FS记录在每个数据帧的头部。如图5B所示,同步图案FS0的帧同步记录在数据帧Frm2,并且同步图案FS2的帧同步记录在数据帧Frm497。
帧Frm2到帧Frm497的主数据区具有32个2KB扇区,图2所示的加扰电路以簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB2051来加扰该32个2KB扇区。
形成RUB的帧Frm0到Frm497中的每一帧都由包括调制后的帧同步FS的30个信道信号位在内的1932个信道信号位形成。
第二ROM格式的实施例可以实现与上述第一ROM格式实施例所实现的相同的效果。
6、ROM盘的数据格式的第三实施例
图6A和6B示出了ROM格式的第三实施例。
与图5A和5B所示相同,图6A和6B中所示的部分包括簇数分别为CN(n-1)、CN(n)和CN(n+1)(物理扇区数的PS5到PS19)的RUB。
与图1D所示相同,在第三格式的实施例中,一个RUB的两个末帧Frm496和Frm497是连接帧。帧Frm0到Frm495是形成主数据区的数据帧。
因此,两个帧的连接区形成在RUB的主数据区和下一个RUB的主数据区之间。
如图6B所示,RUB中作为连接帧的第二个末帧Frm496具有记录在帧的头部位置处的同步S3。下一连接帧Frm497具有记录在帧的头部位置处的同步S4。
除了同步S4和同步S3之外,连接数据D0到D309记录在连接帧Frm496和Frm497中。
在这种情况下,连接数据D0到D154记录在连接帧Frm496中,连接数据D155到D309记录在连接帧Frm497中。
如加扰系统中所述,图2中所示的加扰电路以簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB309加扰连接数据D0到D309。
假设要被转换为连接数据的原始数据都是零数据,加扰字节SCB0到SCB154被记录作为连接帧Frm496中的数据D0到D154,并且加扰字节SCB155到SCB309被记录作为在连接帧Frm497中的数据D155到D309。
另外,当上述加扰过程中对帧单元更新预定值时,连接数据D0到D154以及连接数据D155到D309每个都被加扰字节SCB0到SCB154加扰。
形成主数据区的数据帧是帧Frm0到Frm495。
帧同步FS记录在每个数据帧的头部。如图6B所示,同步图案FS0的帧同步记录在数据帧Frm0,并且同步图案FS2的帧同步记录在数据帧Frm495。
帧Frm0到帧Frm495的主数据区具有32个2KB扇区,图2所示的加扰电路以簇数设定为预定值(移位寄存器初始值)时获得的加扰字节SCB0到SCB2051加扰该32个2KB扇区。
形成RUB的帧Frm0到Frm497中的每一帧都由包括调制后的帧同步FS的30个信道信号位在内的1932个信道信号位形成。
第三ROM格式的实施例可以实现与上述第一ROM格式实施例所实现的相同的效果。
7、ECC块和地址
如上所述,本实施例使用物理扇区数(簇数)的地址数值作为初始值,以获得加扰字节。因此,下面将详细描述ECC块和地址的结构。
图7A、7B、7C和7D示出了用于主数据(用户数据)的ECC格式。
对于ECC(误差校正编码),存在两种编码,即用于形成一个簇的64KB主数据(=2048字节每扇区×32扇区)的LDC(远程编码)和BIS(突发指示子码)。
图7A所示的64KB的主数据被如图7B中所示ECC编码。换句话说,4B的EDC(检错码)添加到主数据的2048B的一个扇区中,LDC对32个扇区编码。LDC是具有248个字符的码长、216个字符的数据以及33字符的距离的RS(reed solomon)(248,216,33)编码。共304码字。
另一方面,BIS对图7C中的720B的数据ECC编码,如图7D所示。特别的,BIS是具有62个字符的码长、30个字符的数据以及33字符的距离的RS(reed solomon)(62,30,33)编码。共24码字。
图8示出了主数据的帧结构。
LDC数据和BIS形成了图中所示的帧结构。特别指出,数据(38B)、BIS(1B)、数据(38B)、BIS(1B)、数据(38B)、BIS(1B)和数据(38B)每帧排布,以形成155B的结构。即,一帧由38B×4或152B的数据以及插入在每38B之间的1B的BIS构成。
帧同步FS(帧同步信号)位于155B的一帧的头部。一个块具有496个帧。
LDC数据具有位于第0、第2、......第偶数帧内的第0、第2、......第偶数个码字,以及位于第1、第3、......第奇数帧内的第1、第3、......第奇数个码字。
BIS使用校正能力上高于LDC编码的编码。几乎所有的误差都可以被校正。即,对62字符的码长使用距离为33字符的编码。
因此,当误差检测时BIS字符可以如下使用。
在ECC解码中,BIS被首先解码。当图8中所示的帧结构中的BIS和帧同步FS两个彼此相邻的具有误差时,夹在二者之间的38B的数据被认为是一个突发错误。误差指针被添加到38B的数据中。在LDC中,该误差指针用于利用指针消除误差。
由此,相比于仅使用LDC的校正过程,该校正能力提高。
BIS包括地址信息等内容。在摆动纹槽的形式中没有地址信息的情况下,使用地址,如同采用本实施例中的ROM盘的情况。
在图8的主数据块结构中,地址单元如图9所示形成。
特别指出,在主数据块中,形成有“0”到“15”16个地址单元。一个地址单元包括31帧。
地址字段包括作为地址信息的物理扇区数和误差校正信息,该地址字段被记录在每个地址单元中的BIS内。
地址字段由9个字节形成。如图9所示,每帧在三个位置具有1字节的BIS。三个连续帧内每个地址单元的头部的BIS,即,9字节的BIS为地址字段0到8。在图9中,每个地址单元的地址字段以数字0到8简单指示。
64Kbde主数据块中的第一物理扇区数即簇中的簇数用作图2的加扰电路的初始值。因此,在再生过程中,需要使用物理扇区数中的簇数执行解扰过程,以再生主数据。
图10示出了包括在上述BIS中的物理扇区数的地址单元和地址字段。
在64KB的主数据块中,16个地址单元“0”到“15”设定16个物理扇区数。
每个地址单元包括地址字段的9个字节(AF0,S)到(AF8,S)(其中S为0到15)。
地址字段的4个字节(AF0,S)到(AF3,S)代表上述4字节的物理扇区数。(AF0,S)在MSB侧,(AF3,S)在LSB侧。
地址字段(AF4,S)为标志位。
地址字段(AF5,S)到(AF3,S)为RS(9,5,5)奇偶校验位。地址字段(AF0,S)到(AF4,S)为RS(9,5,5)数据。
8、同步图案和顺序
如每个ROM盘格式的实施例中所述,帧同步FS记录在496个数据帧的每一个头部。同步S3和同步S4记录在连接帧内。
为了主数据块内寻址,RUB的496个帧被分成每31帧16个地址单元(物理扇区),如上所述。
通过检测帧同步FS的图案,可以检测物理扇区内每31帧的帧数(0到30)。由此,可以检测到帧单元的地址。即,数据内帧单元的地址可以作为RUB/扇区数和帧数获得。
如11A所示,七个同步图案FS0到FS7定义为用作帧同步FS以及同步F3和F4的同步图案。
同步图案FS0到FS7中的每一个都包括RLL(1,7)PP调制规则之外的24位图案的主体(同步体),以及作为识别信息的6位同步ID。
同步图案由调制位定义。图11A的位实施例中所示的“1”代表信号翻转。在记录到盘上之前,该帧同步编码转换为NRZI信道信号位流。即,同步体为“01010000000010000000010”,其中9T在“1”翻转的图案连续重复两次,如图11A所示。
零或一插入在同步体的头部#中,从而,#之前的图案满足RLL(1,7)PP调制的规则。
同步图案FS0到FS7,具有相同的同步体,以同步ID彼此区分。
RUB的主数据块中作为31帧的单元的物理扇区具有同步图案FS0到FS6,映射如图11B所示,由此可以通过帧同步FS识别31帧。
由于七种同步图案不足以识别31帧,因此七种帧同步FS(FS0到FS6)以预定顺序排布,以通过在前帧同步与后面的帧同步的组合识别帧。
如图11B所示,每个物理扇区的第一帧(帧数0)具有同步图案FS0。同步图案FS0在物理扇区内唯一,从而可以简单的检测物理扇区的头部,即,地址单元。换句话说,同步图案FS0用于检测物理扇区数的位置。
其他帧(帧数1到30)由图11B所示的同步图案FS1到FS6指定。
在这种情况下,任意五个连续帧同步的同步图案的序列是唯一的。当检测五个连续帧同步中的两个时,有可能检测到地址单元内的帧的位置。
特别指出,帧数n可以从帧数n的同步图案与帧数n-1、n-2、n-3和n-4中的一个的同步图案的组合中识别出来。
例如,假设当前帧的帧数为5(第五帧),即使第五帧之前的第一、第二、和第三帧的帧同步FS(FS1、FS2和FS3)丢失,也可以从第五帧之前的第四帧的帧同步FS(FS3)和当前帧(第五帧)的同步图案FS(FS1)中,识别出当前帧具有帧数5。这是因为,在图11B中,同步图案FS1仅在特定位置下紧跟在同步图案FS3之后,即,帧数4和5。
如图4A和4B、图5A和5B以及图6A和6B中的第一、第二和第三ROM格式的实施例所示,同步S3和S4记录在连接帧。同步图案FS7用于同步S3,同步图案FS2用于同步S4。
另外,对于可重写盘情况下图3A和3B所示的同步S、S2和S3,分别使用同步图案FS4、FS6和FS0。
在图4A和4B、图5A和5B以及图6A和6B中的第一、第二和第三ROM格式的实施例中,当包括连接区时,五个连续帧同步的所有序列不是唯一的。然而,通过使用同步图案FS7和FS2分别作为同步S3和S4,任意四个连续帧同步的序列是唯一的。当检测四个连续帧同步中的两个时,有可能检测凹连接区和地址单元内帧的位置。
9、盘驱动装置
下面将详细描述盘驱动装置,该装置可以执行对盘1的记录/再生,盘1可以是ROM盘或可重写盘。
图12表示盘驱动装置的结构。
在进行记录/再生操作时,盘1被装入到图中未示出的转盘上,并由主轴电机52驱动,以恒定线速度(CLV)旋转。
之后光拾取器(光头)51读取盘1上的数据,即,ROM盘的情况下的压纹凹坑形式的数据或可重写盘的情况下的相变标记形式的数据。在可重写盘的情况下,光拾取器51读取作为纹槽轨道的摆动嵌入的ADIP信息和盘信息。
在可重写盘上执行记录时,光拾取器将数据作为相变标记记录在纹槽轨道上。
光拾取器51内形成的有:激光二极管,用作激光源;光电检测器,用于检测反射光线;位于激光输出端的物镜;以及光学系统(未示出),用于将激光通过物镜照射在盘的记录表面上,并引导反射光到光电检测器。
激光二极管输出波长405nm的所谓蓝光。光学系统的NA为0.85。
拾取器51内的物镜由双轴机构保持,以在轨道方向和聚焦方向上移动。
作为一个整体的拾取器51在盘的径向上由滑动机构53移动。
拾取器51中的激光二极管由驱动信号(驱动电流)从激光驱动驱动,以发射激光。
光电检测器检测作为盘1的反射光的信息,将信息转换为与接收光的量相应的电信号,然后将电信号输出到矩阵电路54。
矩阵电路54具有电流-电压转换电路、矩阵运算/放大电路等部件,用于从作为光电检测器的多个光接收元件输出电流。矩阵电路54通过矩阵运算过程产生必要信号。
例如,矩阵电路54产生相应于再生信号的高频信号(再生数据信号)、用于伺服控制的聚焦误差信号和跟踪误差信号等信号。
盘1为可重写盘的情况下,矩阵电路54产生例如推挽信号,作为的跟踪误差信号,而在盘1为ROM盘的情况下,矩阵电路54产生例如DPD信号,作为跟踪误差信号。
此外,矩阵电路54产生作为与纹槽摆动相关的信号的推挽信号,即,用于检测摆动的信号。
另外,矩阵电路54可以形成在拾取器51中。
由矩阵电路54输出的再生数据信号输出到读/写电路55;聚焦误差信号和跟踪误差信号输出到伺服电路61;作为摆动纹槽检测信息的推挽信号输出到摆动电路58。
读/写电路55通过PLL等部件对再生信号执行二进制化处理、再生时钟产生处理,从而再生出由相变标记或压纹凹坑中读出的数据,之后将数据输出到调制与解调电路56。
调制与解调电路56具有再生时用作解码器的功能部分和记录时用作编码器的功能部分。
再生时的解码过程中,调制与解调电路根据再生时钟解调游程长度受限码。
在记录时,ECC/加扰电路57执行添加误差校正编码的ECC编码过程及图2中所述的加扰过程。
再生时,ECC/加扰电路57对上述图2所述的加扰过程的执行解扰过程,并执行对误差校正执行ECC解码过程。
再生时,ECC/加扰电路57将调制与解调电路56解调的数据捕捉到内部存储器,然后执行解扰过程和误差检测/校正过程,从而获得再生数据。
在解扰过程中,如参照图2所述,ECC/加扰电路57根据地址解码器59获得的物理扇区地址的簇数产生用于连接帧和每个RUB的数据帧的数据的字节。使用加扰字节,ECC/加扰电路57执行对上述加扰过程的解扰过程。
ECC/加扰电路57的ECC编码过程和ECC解码过程与ECC格式相应,该格式使用RS(reed solomon)(248,216,33)码,该码具有248字符的码长、216字符的数据以及33字符的距离。
根据系统控制器60的指令,由ECC/加扰电路57解码以再生数据的数据被读取并传送到AV(音频-视频)系统120。
在盘1为可重写盘的情况下,由矩阵电路54输出的作为与纹槽摆动相关的信号的推挽信号在摆动电路58中被处理。作为ADIP信息的推挽信号在摆动电路58中被MSK解调和HMW解调,从而解调为由ADIP地址构成的数据流,之后输出到地址解码器59。
地址解码器59解码输入的数据,从而获得地址数值,然后将地址数值输出到系统控制器60。
同时,地址解码器59使用摆动电路58输入的摆动信号通过PLL过程产生时钟,并将时钟作为记录时的编码时钟输出到各部分。
在盘1是ROM盘的情况下,地址解码器59根据再生数据信号执行帧同步过程,并通过获得包括在上述BIS内的地址字段的信息读取地址信息,即,物理扇区数。获得的地址信息输出到系统控制器60。在这种情况下,读/写电路55中通过PLL再生的时钟用作用于地址检测的时钟。
对可重写盘记录的过程中,记录数据从AV系统120被传送。数据输入到ECC/加扰电路57中的存储器,以进行缓冲。
在此情况下,在编码缓冲记录数据的过程中,ECC/加扰电路57执行误差校正编码的添加过程、加扰过程以及子码添加过程等过程。
ECC编码并加扰的数据在调制与解调电路56收到RLL(1-7)PP调制,之后被输入到读/写电路55。
如上所述,由摆动信号产生的时钟用作编码时钟,作为记录时上述编码过程的参考时钟。
进行记录补偿过程之后,编码过程产生的记录数据被作为激光驱动脉冲输入到激光驱动器63,读/写电路55调整激光驱动脉冲的波形,并根据记录层的特性、激光的光点形状、记录线速度等条件微调最佳记录能量。
激光驱动器63把激光驱动脉冲输入到拾取器51内的激光二极管,从而驱动激光二极管发射激光。由此,与记录数据相应的凹坑(相变标记)形成在盘1上。
激光驱动器63具有所谓APC(自动功率控制)电路,控制激光以恒定能级输出,不管温度等条件如何,同时,激光驱动器通过拾取器51内的激光功率监控检测器的输出监控激光输出功率。记录时与再生时激光输出的目标值从系统控制器60输出,激光输出能级在记录和再生时分别被控制在目标值。
伺服电路61产生各种伺服驱动信号,用于聚焦、跟踪以及根据矩阵电路54提供的聚焦误差信号和跟踪误差信号进行滑动,从而进行伺服操作。
特别指出,伺服电路61根据聚焦误差信号和跟踪误差信号产生聚焦驱动信号和跟踪驱动信号,以驱动拾取器51中的双轴结构的聚焦线圈和跟踪线圈。由此,拾取器51、矩阵电路54、伺服电路61和双轴机构形成了跟踪伺服回路和聚焦伺服回路。
响应来自系统控制器60的轨道跳跃指令,伺服电路61关闭跟踪伺服回路,输出跳跃驱动信号,实现轨道跳跃操作。
伺服电路61还根据作为跟踪误差信号的低频分量获得的滑动误差信号产生滑动驱动信号,由系统控制器60等部件获取控制,以驱动滑动机构。虽然未示出,但是,滑动机构53具有由保持拾取器51的主轴、滑动电路、传动齿轮等部分组成的机构。通过根据滑动驱动信号驱动滑动电机,可以实现拾取器51的滑动。
主轴伺服电路62对主轴电机52的CLV旋转进行控制。
主轴伺服电路62获取通过对摆动信号进行PLL过程产生的时钟,该摆动信号作为与主轴电机52的当前旋转速度相关的信息,该主轴伺服电路62还将该信息与预定CLV参考速度信息相比较,以产生主轴误差信号。
数据再生时,由读/写电路55中的PLL产生的再生时钟(作为解码过程的基准的时钟)用作与主轴电机52的当前旋转速度相关的信息。由此,主轴伺服电路62可以通过将该信息与预定CLV参考速度信息相比较产生主轴误差信号。
之后,主轴伺服电路62根据主轴误差信号输出主轴驱动信号,以执行主轴电机52的CLV旋转。
此外,主轴伺服电路62响应系统控制器60提供的主轴突跳/制动控制信号产生主轴驱动信号,以进行开始、停止、加速和减速主轴电机52的操作。
上述伺服系统以及记录和再生系统的各种操作由系统控制器60控制,该系统控制器由微型计算机构成。
系统控制器60响应AV系统120的命令执行各种处理过程。
例如,当从AV系统120中发出写命令时,系统控制器60首先将拾取器50移动到要被执行写入的地址位置处。然后,系统控制器60控制ECC/加扰电路57和调制与解调电路56对从AV系统120传送的数据(如各种系统如MPEG2的音频数据和视频数据)进行上述编码处理。激光驱动脉冲由读/写电路55输入到如上所述的激光驱动器63,从而执行记录。
例如,当请求传送一些记录在盘1上的数据(MPEG2视频数据等)的读命令由AV系统120输入时,系统控制器60首先进行针对指定地址的寻道操作控制。特别的,系统控制器60向伺服电路61发出命令,以通过寻道命令控制拾取器51在指定地址处进行存取操作。
之后,系统控制器10进行必要的操作控制,以将指定数据部分的数据传送到AV系统120。特别的,系统控制器60控制对盘1数据的读取,控制读/写电路55、调制与解调电路56以及ECC/加扰电路57中的解码/缓冲等操作,然后传送请求的数据。
在记录和再生数据的过程中,系统控制器60使用ADIP地址或包括在BIS中的地址控制存取以及记录和再生操作,上述地址由地址解码器69检测出来。
当图12的实施例中所示的盘驱动装置与AV系统120相连时,根据本发明的盘驱动装置可以与个人计算机等装置相连。
此外,盘驱动装置也可以不予其他装置相连。在这种情况下,可以设置操作单元和显示单元,数据输入和输出的接口部分的结构不同于图12中所示的结构。即,其足以响应用户的操作执行记录和再生并形成用于输入和输出各种数据的终端部分。
当然,各种其他结构的实施例也是容易想到的;例如,作为只再生装置的实施例也是容易想到的。
10、盘制造方法
下面将详细描述制造本发明的ROM盘的方法。
盘制造过程大体可以分为所谓原版盘制造过程和复制过程。原版盘制造过程包含了直到用于复制过程的金属母盘(模板)完成的所有过程。复制过程使用模板大批量复制光盘。
特别指出,原版盘制造过程执行所谓母盘制作法,该方法中,将光阻材料涂附在抛光的玻璃基底上,通过将光敏薄膜暴露于激光束的光线中形成凹坑和纹槽。
在本实施例的情况下,具有如上述第一、第二和第三ROM格式实施例所述的RUB结构的凹坑串形成在ROM盘上。因此,执行母盘制作过程,以在原版盘制造过程中形成凹坑串。
在母盘制作过程中,对主数据和连接数据执行必要编码处理(如ECC编码和RLL(1,7)PP编码)和加扰处理,如参考图2所述。根据由此形成的数据串,作为凹坑串的暴露于光线的部分形成在玻璃基底上。
另外,要被记录的主数据在被称为预母盘制造过程的准备过程中被准备好。
母盘制作完成之后,执行预定过程如显影等过程,之后通过电成型将信息转换到金属表面上,以制造复制盘时所需的模板。
然后,通过注塑方法使用模板在树脂基底上转移信息,在其上形成保护薄膜,此后执行将盘的形状机械加工为所需的盘形状等加工过程,从而完成最终产品。
母盘制造以这种制造过程实现。例如,如图13所示,母盘制造装置包括控制器70、ECC/加扰处理单元71、同步处理单元72、开关单元73、母盘制造单元74、连接数据产生单元75、地址产生单元76和加扰处理单元77。
ECC/加扰处理单元71对在预母盘制造过程准备主数据执行ECC误差校正编码处理和加扰处理,如图2所述。
连接数据产生单元75要被记录在连接帧内的数据D0到D309的原始数据LD0到LD309。加扰处理单元77对数据LD0到LD309执行图2所述的加扰处理,以产生数据D0到D309。
地址产生单元产生作为物理扇区数的地址信息。该地址信息输入到ECC/加扰处理单元71和加扰处理单元77。
在编码过程中,ECC/加扰处理单元71将输入的物理扇区数设定为包括在BIS内的地址字段的信息。此外,在加扰过程中,ECC/加扰处理单元71使用物理扇区数的簇数作为加扰初始值。
加扰处理单元77还使用地址产生单元76输入的物理扇区数的簇数作为加扰初始值。
相应于主数据区的帧数据由ECC/加扰处理单元71输出的过程中,开关单元73选择ECC/加扰处理单元71的输出,并且,在相应于连接区的帧数据由加扰处理单元77输出的过程中,开关单元选择加扰处理单元77的输出。而后,上述RUB结构的数据流输入到同步处理单元72。
同步处理单元72将上述预定同步图案的帧同步FS或同步S3或S4添加到每帧中。
ECC/加扰处理单元71、连接数据产生单元75和地址产生单元76的数据输出定时以及开关单元73的切换定时由控制器70控制。
母盘制作单元74包括:光学单元(82、83和84),用于以激光束照射光阻材料覆盖的玻璃基底101,从而形成母盘;基底旋转/移位单元85,用于对玻璃基底101旋转驱动和滑动移位;以及信号处理单元81,用于将输入数据转换为记录数据并将记录数据输入到光学单元。
光学单元包括:激光源82,由He-Cd激光形成;调制单元83,用于根据记录数据调制由激光源82发射的光;以及母盘制造头单元84,用于会聚由调制单元83调制的光束,并以调制光束照射玻璃基底101的光阻表面。
调制单元83包括:声光型光学调制器(AOM),用于打开/关闭由激光源82发射的光;以及声光型光学偏转板(AOD),用于根据摆动产生信号偏转由激光源82发射的光。
基底旋转/移位单元85包括:旋转电机,用于旋转驱动玻璃基底101;检测单元(FG),用于检测旋转电机的旋转速度;滑动电机,用于在玻璃基底101的径向上滑动玻璃基底101;以及伺服控制器,用于控制滑动电机和旋转电机的旋转速度,跟踪母盘制造头单元84等部件。
信号处理单元81对同步处理单元72输入的数据执行RLL(1,7)PP调制过程以及调制过程,以获得要被输入到调制单元83的驱动信号,用以进行母盘制作。
在母盘制作过程中,母盘制作单元74中的基底旋转/移位单元85以恒定线速度旋转驱动玻璃基底101,并在旋转玻璃基底101的过程中滑动玻璃基底101,以以预定轨道间距形成螺旋轨道。
同时,激光源82发射的光根据信号处理单元81输出的调制信号由调制单元83转换为调制光束,然后由母盘制作头单元84施加到玻璃基底101的光阻材料表面上。结果,光阻材料基于数据和纹槽暴露于光线中。
在母盘制作单元74进行母盘制作的过程中,控制器70还控制操作的执行。
这种操作的结果,相应于上述ROM格式实施例所述的RUB结构的凹坑串的曝光部分形成在玻璃基底101上。
此后,执行显影、电成形等过程,以制造模板,并使用模板制造ROM盘。
如上所述,制造的ROM盘具有连接区,连接区和主数据区内所有帧的数据由加扰字节SCB加扰,该加扰字节由作为初始值的簇数获得。
虽然已经详细描述了根据本实施例的盘、与盘兼容的盘驱动装置以及盘制造方法,但是,本发明并不局限于上述实施例;在不背离本发明的精神的条件下,本发明还可以具有多种改进。