CN101002392A - 用于集成接收机的比例式时钟系统及相关方法 - Google Patents

用于集成接收机的比例式时钟系统及相关方法 Download PDF

Info

Publication number
CN101002392A
CN101002392A CNA2005800264494A CN200580026449A CN101002392A CN 101002392 A CN101002392 A CN 101002392A CN A2005800264494 A CNA2005800264494 A CN A2005800264494A CN 200580026449 A CN200580026449 A CN 200580026449A CN 101002392 A CN101002392 A CN 101002392A
Authority
CN
China
Prior art keywords
signal
frequency
circuit
integrated
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800264494A
Other languages
English (en)
Other versions
CN101002392B (zh
Inventor
G·T·塔特尔
D·R·韦兰
S·D·威廉厄姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN101002392A publication Critical patent/CN101002392A/zh
Application granted granted Critical
Publication of CN101002392B publication Critical patent/CN101002392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

公开了一种用于集成接收机的比例式时钟系统和相关方法，其能为将数字信号处理(DSP)电路集成到与混频器和LO产生电路相同的集成电路上提供有利的解决方案。产生电路生成振荡信号，其通过第一分频器生成混频器的混频信号，通过第二分频器生成被DSP电路利用的数字时钟信号。这个数字时钟信号也能被集成模数转换电路利用。

Description

用于集成接收机的比例式时钟系统及相关方法
技术领域
【0001】本发明涉及用于射频通信的接收机体系结构。更具体地，本发明涉及用于集成接收机的时钟系统。
背景技术
【0002】射频(RF)接收机被用于多种应用场合，例如电视、蜂窝电话、寻呼机、全球位置系统(GPS)接收机、有线调制解调器、无绳电话、无线电和其它接收射频信号的装置。典型地，射频接收机需要频率转换或混频。例如，对于调频(FM)音频广播，FM音频接收机可将FM频带中的一个广播信道转换到中频。在美国，FM无线电设备典型地将处于88MHz-108MHz的频带中的200kHz信道进行广播的FM音频信号转换到10.7MHz的中频。之后，FM解调器和立体声解码器可将这个10.7MHz的中频信号转换为可送至立体声扬声器的解调后的左右音频信号。虽然其它国家具有不同的频带和信道间隔，但是诸如FM音频广播的音频广播信号的接收仍类似地使用射频接收机来完成。
【0003】大多数的典型射频接收机利用振荡器和模拟倍频器或混频器来完成频率转换或混频。典型地，振荡器以正弦波或其它具有调谐频率(fLO)的周期波形式输出本地振荡器或本振(LO)信号。此后，混频器对射频输入信号频谱和LO信号进行混频来形成输出信号，该频谱包括位于目标信道的期望频谱内容，该目标信道具有特定的中心频率(fCH)，该输出信号具有位于与两个输入频率的和与差相等的频率的频谱内容，即fCH+fLO和fCH-fLO。这些分量中的一个形成了被转换到期望的中频频率的信道中心频率，而另一个频率分量被过滤掉。振荡器可用不同的电路实现，例如，调谐的电感一电容(LC)振荡器、电荷张驰振荡器(charge relaxation oscillator)和环形振荡器。
【0004】一般的系统通常包括分开的集成电路，其通常使用10MHz或10MHz以上的外部时钟信号来驱动用来处理接收到的信号的数字信号处理电路。然而，如果尝试将此数字电路集成到与用于RF接收机的混频器和LO电路相同的集成电路上，则这些时钟信号往往会引起显著的干扰，使性能下降。
发明内容
【0005】本发明是用于集成接收机的比例式时钟系统及相关方法，其能为将数字信号处理电路组合在与混频器和本振电路相同的集成电路上提供有利的解决方案。
【0006】在一个实施例中，本发明是集成接收机，其包括混频器、本振LO产生电路、转换电路、数字信号处理器(DSP)电路和比例式时钟系统；其中，混频器被连接以接收RF信号频谱和混频信号作为输入，混频后的信号作为输出，其中所述RF输入信号频谱包括多个信道；本振LO产生电路被连接以接收信道选择信号作为输入，并被配置成提供振荡信号，其中所述振荡信号取决于所述信道选择信号，并用来生成用于混频器的混频信号；转换电路被连接以从所述混频器接收所述混频后的信号，并被配置成输出数字信号，其中所述转换电路被配置成利用数字时钟信号；DSP电路被连接以从所述转换电路接收所述数字信号，并被配置成输出数字音频信号，其中所述DSP电路被配置成利用所述数字时钟信号；比例式时钟系统被配置成从所述振荡信号生成所述混频信号和所述数字时钟信号；其中所述混频器，所述LO产生电路，所述转换电路和所述DSP电路集成在单个集成电路中。
【0007】在另一个实施例中，本发明是用于集成接收机的比例式时钟系统，包括本振(LO)产生电路、第一分频器和第二分频器；其中，本振产生电路被连接以接收信道选择信号作为输入，并被配置成提供振荡信号，其中所述振荡信号取决于所述信道选择信号；第一分频器被连接以接收所述振荡信号，其中所述第一分频器是用来生成用于混频器的混频信号的输出信号，该混频器与所述LO产生电路集成在一个集成电路中；第二分频器被连接以接收所述振荡信号，其中所述第二分频器提供用来生成用于数字信号处理(DSP)电路的时钟信号的输出信号，该DSP电路与所述LO产生电路集成在所述集成电路中。
【0008】在另一个实施例中，本发明是一种在信号频谱内调谐信道的方法，包括：生成振荡信号，所述振荡信号取决于信道选择信号；基于所述振荡信号产生混频信号和数字时钟信号，以使所述混频信号和所述数字时钟信号是比例式的；将具有多个信道的RF输入信号频谱和所述混频信号混频以生成输出信号；将所述输出信号转换成数字信号；和处理所述数字信号以生成调谐的数字输出信号；其中所述数字时钟信号被用在所述转换步骤、所述处理步骤中，或用在所述转换和所述处理这两个步骤中；并且其中所述生成、产生、混频、转换和处理步骤是在单个集成电路内执行的。
附图的简要描述
【0009】注意附图图解说明的仅是本发明的示范的实施例，因此，不能认为是限制本发明的范围，因为本发明承认其它同样有效的实施例。
【0010】图1A是采用低中频体系结构的集成陆地广播接收机的实施例的框图。
【0011】图1B是图1A中的各电路块的更为详细的方框图。
【0012】图1C是用于集成陆地广播接收机的一个示范实施方式的方框图，该集成陆地广播接收机包括示范的外部组件。
【0013】图2A是用于集成陆地广播接收机的一个实施例的方框图，该集成陆地广播接收机利用锁相环(PLL)和比例式时钟，以提供用于接收机电路的混频信号和数字时钟信号。
【0014】图2B是用于比例式时钟系统的方框图。
【0015】图3A是用于集成陆地广播接收机的一个替代性实施例的方框图，该集成陆地广播接收机利用调谐控制电路和比例式时钟，以提供用于接收机电路的混频信号和数字时钟信号。
【0016】图3B是用于集成陆地广播接收机的一个替代性实施例的方框图，该集成陆地广播接收机利用用于数字电路的比例式数字时钟和外部参考时钟。
【0017】图4A是用于集成陆地广播接收机的一个实施例的方框图，该集成陆地广播接收机包括调幅(AM)广播接收和调频(FM)广播接收。
【0018】图4B是用于便携式设备的一个实施例的方框图，该便携设备利用了根据本发明的集成陆地广播接收机。
【0019】图5A是用于集成陆地广播接收机的一个实施例的方框图，该集成陆地广播接收机包括用于添加某些频率控制特征的本振(LO)控制电路。
【0020】图5B是由图5A的所述实施例提供的一个频率控制特征的信号图，即高端-低端本振(LO)信号注入。
【0021】图5C是由图5A的实施例提供的另一频率控制特征的信号图，即可编程中频(IF)位置。
具体实施方式
【0022】本发明是用于集成接收机的比例式时钟系统及相关方法，其能为将数字信号处理电路组合在与混频器和本振电路相同的集成电路上提供有利的解决方案。
【0023】图1A是采用低中频体系结构的集成陆地广播接收机的实施例100的框图。输入信号频谱(fRF)112被预计为包含多个可调谐信道的射频信号频谱。注意此处使用的“射频”或射频信号的意思是传送有用信息并且频率是从约3kHz到数千GHz的电信号，而不管传送此类信号通过的媒质。因而，射频信号可在空气中、自由空间、同轴电缆、光缆等中传播。更具体地，本发明可以为FM陆地广播接收机提供一种具有优势的体系结构。因此，为了以下的描述，对射频信号频谱(fRF)112的讨论将主要针对是包含多个中心位于不同广播频率的不同FM广播信道的FM陆地广播频谱的射频信号频谱(fRF)112。
【0024】回顾图1A中的实施例100，低噪声放大器(LNA)102接收射频信号频谱(fRF)112。之后，低噪声放大器102的输出被施加于混频器104上，而混频器104产生由信号116表示的实的(I)和虚的(Q)输出信号。为了产生这些低中频信号116，混频器104使用相移本地振荡器(LO)混频信号(fLO)118。LO产生电路130包含振荡电路并且输出两个为混频器104所用的异相LO混频信号(fLO)118。混频器104的输出位于低中频，该低中频可被设计为固定的或可变的，例如，如果为本振产生电路130实施不连续的步幅(step)调谐。2003年4月14日申请的共同拥有的和共同待决的美国专利申请序号10/412,963中描述了一个采用离散调谐步幅的大步幅LO产生电路的例子，该申请的题目为“RECEIVER ARCHITECTURES UTILIZINGCOARSE ANALOG TUNING AND ASSOCIATED METHODS(采用粗糙模拟调谐的接收机体系结构和相关方法)”，该申请在此通过引用整体并入本说明书。
【0025】低中频转换电路106接收实的(I)和虚的(Q)信号116并且输出由信号120表示的实的和虚的数字信号。低中频转换电路106优选包含将低中频输入信号转换到数字域的带通或低通模数转换器(ADC)电路。低中频转换电路106部分地提供了模数转换、信号增益和信号滤波功能。此后，使用另外的具有数字信号处理(DSP)电路108的数字滤波和数字处理电路来进一步调谐和从数字信号120中提取信号信息。DSP电路108此后生成基带数字输出信号122。当输入信号和FM广播相关时，这个由DSP电路108提供的数字处理可包含，例如FM解调和立体声解码。如图1A中的实施例100中所描绘的，数字输出信号122可为表示正被调谐的FM广播信道内容的左(L)和右(R)数字音频信号122。应当注意到，接收机100的输出可以是其它想要的信号，包括，例如来自于模数转换器的通过抽取滤波器的低中频正交I/Q信号、未被解调的基带信号、多路复用的L+R和L-R音频信号、L和R模拟音频信号和/或任意其它想要的输出信号。
【0026】应当注意到此处使用的低中频转换电路指的是部分地将在输入信号频谱中的目标信道混频降至固定的中频，或降至可变中频的电路，这些中频等于或低于约三个信道宽度。例如，对于美国的FM广播，信道宽度为约200kHz。因而，同一广播区内中的广播信道被指定为相距至少约200kHz。因此，为了本说明书，美国内的FM广播的低中频频率是等于或低于600kHz的中频频率。进一步应注意到，对于具有非均匀信道间隔的频谱，低中频频率将等于或低于接收机电路的信道调谐分辨率中的三个步幅。例如，如果接收机电路被构造成调谐间隔至少约100kHz的信道，则低中频频率将等于或低于约300kHz。如上所述，中频频率可固定在一个特定频率或在一个低中频频率范围内变动，这取决于所采用的LO产生电路130和怎样对其进行控制。
【0027】进一步应注意到，本发明的体系结构可被用于接收在多种信号频带中的信号，包括AM音频广播、FM音频广播、电视音频广播，天气频道和其它想要的广播。下表提供了可被本发明的集成陆地广播接收机接收的不同广播频带的示例频率和用途。
表1--示例频带和用途
    频率     用途/服务
    150-535kHz     欧洲LW无线电广播9kHz间隔
    535-1700kHz     MW/AM无线电广播美国使用10kHz间隔欧洲使用9kHz间隔
    1.7-30     SW/HF国际无线电广播
    46-49     无绳电话和“小型监视器”，遥控
    87.75(6)
    47-54(E2)54-61(E3)61-68(E4)174-181(E5)     欧洲电视7MHz间隔，FM伴音频带I：E2-E4频带III：E5-E12
    频率     用途/服务
    181-188(E6)188-195(E7)195-202(E8)202-209(E9)209-216(E10)216-223(E11)223-230(E12)
    76-91     日本FM广播频带
    87.9-108     美国/欧洲FM广播频带200kHz间隔(美国)100kHz间隔(欧洲)
    162.550(WX1)162.100(WX2)162.475(WX3)162.425(WX4)162.450(WX5)162.500(WX6)162.525(WX7)     美国天气频带7个信道，25kHz间隔SAME：特定区域消息编码(Specific AreaMessage Encoding)
    179.75(7)215.75(13)     美国电视信道7-13(VHF_High)在174，180，186，192，198，204，210的6MHz信道在5.75MHz的FM伴音
    频率     用途/服务
    182.5(F5)224.5(F10)     法国电视F5-F10频带III8MHz信道在176，784，192，200，208，216的图像在+6.5MHz的AM伴音
    470-478(21)854-862(69)     频带IV-电视广播频带V-电视广播从470到862MHz的6MHz信道英国系统I(PAL)：+/-25kHz的偏移可被用于缓解共信道干扰AM图像载波在+1.25(下边带残留)FMW伴音在+7.25Nicam数字伴音在+7.802法国系统L(Secam)：+/-37.5kHz的偏移可被使用AM图像载波在+1.25(倒转视频)FMW伴音在+7.75Nicam数字伴音在+7.55
    470-476(14)819-825(69)     美国电视信道14-696MHz信道伴音载波在5.75MHz(FM MTS)法律强制14-20共享
【0028】图1B是图1A的低中频电路106和DSP电路108的更详细的框图，其中接收机电路用于集成FM陆地广播接收机。更具体地，在图1B的实施例150中，低中频电路106包含可变增益放大器(VGA)152和154，它们接收已被混频器104混频降至低中频频率的实的(I)和虚的(Q)信号116。此后，VGA152的输出通过使用带通ADC158被从低中频转换到数字域。与之相似，VGA154的输出通过使用带通ADC156被从低中频转换到数字域。ADC156和158一起生成实的(I)和虚的(Q)数字输出信号120。DSP电路108在数字域中进行数字处理以进一步调谐目标信道。更具体地，低中频DSP电路108采用由信道滤波器块162表示的信道选择滤波器来进一步调谐目标信道。正如上文所指出的，DSP电路108以可实现数字处理以提供调谐数字信号的FM解调，如由FM解调块166所表示的，并且可以实现诸如MPX解码的立体声解码，如由立体声解码器块164所表示的。此外，部分地采用DSP电路108中的RDS(无线电数据系统)/RBDS(无线电广播数据系统)解码器168，实施例150可以调谐并解码RDS和/或RBDS信息。来自于低中频DSP电路108的输出信号是左(L)和右(R)数字音频信号122。如果需要，可采用集成数模转换器(DAC)，例如DAC170和172来将这些数字音频信号转换为左(L)和右(R)模拟音频信号212。同时应当注意到，如果需要，ADC156和158可被实现为复(complex)带通ADC、实(real)低通ADC或其它想要的ADC体系结构。
【0029】正如上文所指出的，本发明的体系结构对于小型的低成本便携装置有利，并且尤其对那些需要接收诸如FM广播的陆地音频广播的装置有利。具体来说，LO产生电路130、混频器104、低中频电路106和DSP电路108优选全部集成在同一个集成电路上。此外，LNA102和其它想要的电路也可集成到同一个集成电路上。例如，可使用CMOS工艺、BiCMOS工艺或任何其它想要的工艺或工艺的组合来制作这个集成电路。以这种方式，例如，单个集成电路能接收陆地广播信号频谱和并且输出与调谐的陆地广播信道相关的数字或模拟音频信号。优选地，这个集成电路是CMOS集成电路，并且本发明的集成CMOS陆地接收机被安装于一个4×4mm的24管脚微焊接框架(MLP)封装中，以为小型便携装置，例如蜂窝手机、便携音频装置、MP3播放器、便携计算装置和其它小型便携装置提供有优势的成本、尺寸和性能特性。
【0030】能耗是此类小型便携装置关心的另一个问题。本发明的集成接收机体系结构有利地提供了减小了的能耗并且允许使用不同范围的电源来为集成接收机提供电力。特别是，本发明允许源电流小于或等于30mA(毫安)的低电流消耗。此外，本发明提供的集成步平允许小的封装尺寸和少于或等于约6个外部组件的减少了的外部组件数量。
【0031】图1C是集成陆地广播接收机196的一个范例实施例175的框图。在所描述的实施例中，集成接收机196包括AM天线和FM天线。FM天线111为第一个低噪声放大器(LNA)102A提供由信号FMIP(FM输入正)和FMIN(FM输入负)表示的差分FM输入信号。FMIN节点被连接至地113。AM天线115为第二个低噪声放大器(LNA)102B提供由信号AMIP(AM输入正)和AMIN(AM输入负)表示的差分AM输入信号。AMIN节点被连接至地113。正如所描述的，AM天线115是铁氧体棒状天线，并且可使用片上(on-chip)可变电容器电路198对AM接收进行调谐。片上可变电容器电路198与AM天线115间的连接用AMACP信号表示。也应当注意到，如果需要，也可使用片上可变电容器电路对FM天线接收进行调谐。对于集成接收机196的电源，可提供集成电源调节器(LDO)块185来帮助调节片上功率。
【0032】和图1A一样，LNA 102A和102B的输出可被混频器104处理以产生实的(I)和虚的(Q)信号。此后，这些信号就由可编程增益放大器(PGA)176处理，该PGA由自动增益控制(AGC)块180控制。此后，来自PGA176的输出信号由I路径ADC158和Q路径ADC156转换为数字I和Q值。此后，DSP电路108处理数字I和Q值以生成可提供给数字音频块194的左(L)和右(R)数字音频输出信号。此外，这些左(L)和右(R)数字音频输出信号可被由数模转换(DAC)电路170和172表示的额外电路处理，以生成左(LOUT)和右(ROUT)模拟输出信号。此后这些模拟输出信号可被输出到诸如耳机的收听装置。例如，放大器178和扬声器输出177A和177B可以表示收听模拟音频输出信号的耳机。正如上面关于图1B的描述，DSP电路108可以提供多种处理特性，包括数字滤波，FM和AM解调(DEMOD)以及诸如MPX解码的立体声/音频解码。低中频块186包括额外的电路，该电路被用来控制在处理数字I/Q信号时的DSP电路108的操作。
【0033】也可在集成接收机196中提供数字控制接口190来与诸如控制器192的外部装置通信。正如所描述的，数字通信接口包含断电(PDN_)(power-down)输入信号、复位(RST_)输入信号、双向串行数据输入/输出(SDIO)信号、串行时钟输入(SCLK)信号和串行接口使能(SEN)输入信号。作为数字接口的一部分，数字音频块194也可输出数字音频信号到诸如控制器192的外部装置。正如所描述的，这个通信是通过一个或更多的通用可编程输入/输出(GPIO)信号来提供的。GPIO信号表示集成接收机196上的管脚，接收机196可按需由用户编程以完成多种功能，这取决于用户想要的功能性。此外，通过接口190，很多种控制和/或数据信息可被提供给诸如控制器192的外部装置或从外部装置提供。例如，RDS/RBDS块187能通过控制接口190报告相关的RDS/RBDS数据。接收强度质量指示器块(RSQI)188能分析接收信号并报告有关通过控制接口190的信号的强度的数据。应当注意到，如有需要，也可使用其它通信接口，包括使用同步或异步通信协议的串行或并行接口。
【0034】回顾图1C中的混频器104，LO混频信号被混频器104从生成两个相互的相位差为90度的混频信号的相移块(0/90)132处接收。相移块132从频率合成器(FREQ SYNTH)182接收振荡信号。频率合成器182从参考频率(REF)块183接收参考频率，并从自动频率控制(AFC)块181接收控制信号。例如工作于32.768kHz的外部晶体振荡器184，通过连接XTAL1和XTAL2为参考频率块183提供固定的参考时钟信号。AFC块181从集成接收机196内的接收路径电路接收调谐误差信号，并且向频率合成器182提供校正控制信号。对这种误差校正信号的使用将在下文中详细描述。
【0035】现在讨论图2A、2B、3A、3B。这些图提供了根据本发明的接收机的附加实施例，这些实施例采用了位于同一集成电路上的混频电路和数字电路的比例式时钟系统。所产生的时钟信号被认为是比例式的，因为它们是至少一个公共时钟信号的所有除数或倍数。正如下文所讨论的，这种比例式时钟信号可通过首先产生基振荡信号生成，该基振荡信号其后被用来生成通过分频器(divider)和倍频器(multiplier)的多个相关时钟信号，所以这些时钟信号相对于彼此都是比例式的。
【0036】图2A是集成陆地广播接收机的实施例200的框图，该实施例采用了频率合成器209和比例式时钟信号来为接收机电路提供LO混频信号(fLO)118和数字时钟信号(fDIG)205。和图1A一样，射频输入信号频谱(fRF)112被低噪声放大器(LNA)102接收并被混频器104处理以产生实的(I)和虚的(Q)信号116。低中频转换电路106和DSP电路108处理这些信号以产生左(L)和右(R)数字音频输出信号122。此外，如图1B所示，这些左(L)和右(R)数字音频输出信号122能被额外电路(如由数模转换(DAC)电路170和172表示的)处理，以产生左(L)和右(R)模拟输出信号212。
【0037】如图2A的实施例200所进一步描述的那样，可以采用相移块132，并且这个相移块132可以是产生两个彼此相位差为90度的混频信号118的二分频(divide-by-two)块。使用两个彼此相位差为90度的混频信号是为诸如混频器104的混频器生成混频信号以产生诸如信号116的实的(I)和虚的(Q)信号的典型技术。如果需要，相移块132也可以是产生两个彼此相位差为120度的混频信号的三分频(divide-by-three)块。取决于相移块132的实现，低中频转换电路132和DSP电路108提供的处理可相应改变。应当注意到，更为通用的块132表示可以多种不同方式实现来获得用于混频器104的混频信号118的正交产生电路。此外，如有需要，块132的功能可被包括在图2A和图3A-3B中所表示的其它块中。
【0038】在所描述的实施例200中，本振产生电路包含频率合成器209、X分频(÷X)块204和正交产生电路或相移块132。相移块132向混频器104提供了移相LO混频信号118。频率合成器209产生处于期望频率上的输出信号(fOSC)252。频率合成器209可以多种方式实现，包括使用锁相环(PLL)、锁频环(FLL)或某些其它期望的振荡产生电路。输出信号(fOSC)252的频率由控制电路决定，该控制电路采用目标信道输入信号(TARGET CHANNEL)222来选择期望的输出频率。如下面的进一步讨论，这个目标信道信号222的频率可与基于期望信道选择的整数(N)相关。在产生处于期望频率的输出信号(fOSC)252时，频率合成器209还采用了输入参考频率(fREF)206。此后，输出信号(fOSC)252通过X分频(÷X)块204以产生输出信号117，该输出信号被用于为混频器104产生期望的LO混频信号(fLO)118。如果需要，如下面更详细讨论的，可采用频带选择信号(BANDSELECTION)207，并将其施加到X分频(÷X)块204。这个频带选择信号207可被用于为接收机200调整调谐频带。例如，调谐频带可被从FM广播频带调整到AM广播频带。以这种方式，单个的接收机可用于调谐在多个广播频带内的信道。
【0039】有利地，输出信号(fOSC)252也可用于生成被低中频转换块106、DSP电路108和DAC 170和172中的数字电路所采用的数字时钟信号(fDIG)205。这样，数字时钟信号(fDIG)205、其它基于数字时钟信号(fDIG)205的时钟信号、LO混频信号118、输出信号(fOSC)252和居间的时钟节点(intervening clock nodes)全部位于这样的频率上：这些频率是彼此的除数或倍数或公共基准时钟信号的除数或倍数，因此使得时钟信号成比例。为生成数字时钟信号(fDIG)205，输出信号(fOSC)252通过Y分频(÷Y)块202。通过使用输出信号(fOSC)252来为混频器104产生LO混频信号118和数字时钟信号(fDIG)205，这两个结果信号成为比例式的，并因此趋向于限制两个信号间的潜在干扰，因为这些信号的数字谐波趋向于落在振荡信号(fOSC)252的频率上。以前的系统典型地使用外部参考时钟来驱动与混频电路分开的集成电路上的数字时钟信号。如果此类系统然后试图将混频器和数字电路集成到同一集成电路上，将会典型产生性能降级干扰。与之不同，本发明的比例式时钟特性降低了不想要的干扰并且改善了集成接收机的性能。
【0040】图2B是比例式时钟系统250的基本结构的框图，它阐明了本发明的比例式时钟的基本部件。输入振荡信号(fOSC)252被系统250接收。这个振荡信号(fOSC)252可使用多种不同的电路产生。例如，可采用PLL来提供用于产生LO混频信号118和数字时钟信号(fDIG)205的振荡信号(fOSC)252。在下面讨论的图3A中，使用压控振荡器(VCO)314来产生用于产生LO混频信号118和数字时钟信号(fDIG)205的振荡信号(fVCO)315。例如，VCO314可被控制为PLL的一部分或通过于调谐控制电路312中实现的锁频环控制算法而被控制。简而言之，本发明的比例式时钟可被用于很多种能生成起始振荡信号的电路，多个其他比例式时钟信号自这些起始振荡信号产生。
【0041】回顾图2B中的例子，可以看到第一个和第二个分频器电路被用于产生两个比例式时钟信号。尤其是，如所描述的，X分频(÷X)块204接收输入振荡信号(fOSC)252并输出信号117。这个输出信号由正交产生(QUAD GEN)电路132处理以产生两个能够被混频器104所使用的LO混频信号(fLO)118。Y分频(÷Y)块202接收输入振荡信号(fOSC)252并且输出数字时钟信号(fDIG)205，输出数字时钟信号(fDIG)205用于产生被诸如低中频转换电路106和DSP电路108内的数字电路的集成数字电路所使用的数字时钟信号。应当注意到，如有需要，其它比例式时钟信号也可被产生，并且如有需要，所产生的比例式时钟信号可用于其它目的。同时应当注意到，使用这些比例式时钟信号的混频器电路和数字电路，和比例式时钟系统250一起，优选被集成在同一个集成电路中。
【0042】在操作中，如上所述，本发明的比例式时钟特性有助于降低不想要的干扰，因为混频信号和数字时钟信号是彼此的除数或倍数或公共基准时钟信号的除数或倍数。分频值X和Y与关于目标信道信号222的整数N一起提供了所用时钟信号的可编程控制。例如，可使用下列方程表示图3A中的电路，下面将对其进行详细的讨论，振荡输出信号(fOSC)252、数字时钟信号(fDIG)205和LO混频信号(fLO)118(假设采用二分频正交产生器)的比例值全部基于参考频率206。
fVCO＝(FREF/R)·N
fsignal117＝fVCO/X＝(fREF·N)/(R·X)
fLO＝fsignal117/2＝(fREF·N)/(2·R·X)
fDIG＝fVCO/Y＝(fREF·N)/(R·Y)
fVCO＝fLO·(2·X)＝fDIG·Y
此后，可选择和控制N，R，X和Y的值来取得这些信号的期望频率。N，R，X和Y的值的选择标准可如所需的那样实现。例如，可以根据片上查找表(look-up table)来选择或通过用户可配置的寄存器来设置这些值。如图3A所示，误差信号(ERROR)322可被产生，例如，使用识别调谐接收到的信号时的误差的DSP电路108。此后，为了在调谐接收到的信号时将频率误差基本减少到0，可以使用这个误差信号来修改N值。
【0043】作为一个FM频谱的例子，可将参考频率206选择为32.768kHz。可将低中频目标频率选择为大约200kHz。可将X选择为12。可将Y选择为100。对N和R的选择根据要调谐的FM信道而变化。例如，对于中心位于约100MHz的要调谐的期望FM信道，N可被选为73096，而认为R标称上等于1。使用这些选择的数字，振荡信号(fOSC)252将为2.395GHz。数字时钟信号(fDIG)205将是23.95MHz。输出信号117将是199.6 MHz。并且到混频器104的LO混频信号(fLO)118将是99.8MHz。此后，混频器104将对输入信号频谱112(fRF)和来自于相移块132的混频信号118进行混频，以将位于100MHz的期望FM信道混频到大约200kHz的低中频目标频率(即，100.0MHz-99.8MHz分量结束于约200kHz。)此后，可类似地选择对于具有FM广播频谱的每个信道合适的N值，以使混频器104将期望信道混频降至目标中频频率。应当注意到，如有需要，可以修改X和Y的值。同时也应该注意到，例如，如果离散调谐步幅被用于LO产生电路，则目标中频频率可为可变频率。
【0044】此外，正如上面所指出的，X分频(÷X)块也能接收频带选择信号(BAND SELECTION)207。这个信号可用于选择接收机正在其中调谐信道的频带。例如，振荡输出信号(fOSC)252可以是处于约2-3GHz或更大的信号，并且频带选择信号(BAND SELECTION)207可用于选择X所使用的值，因此确定接收机的调谐范围。因为很多振荡器具有很好的工作范围，从最小到最大频率相差一个约1.3的系数。因而这个技术非常有用。因此，因为它与约2.114GHz到2.590GHz的振荡输出信号(fOSC)252相关，所以可以使用单个片上振荡器对88.1到107.9的FM频谱进行调谐，假设X的值为12，并且这个范围是处于最小频率到最大频率的系数1.3之内。尽管如此，如果希望调谐额外的广播频谱，除非修改其它系数，否则单个的片上振荡器就不得不在其良好工作范围之外工作。使用上述体系结构，可调整X(和N)的值以将结果调谐范围移动到期望的频带中，但是仍使用同一个片上振荡器。
【0045】图3A是集成陆地广播接收机的替代实施例300的框图，该接收机采用了调谐控制电路312和比例式时钟系统来为接收机电路提供LO混频信号(fLO)118和数字时钟信号(fDIG)205。和图1和图2A一样，射频输入信号频谱(fRF)112被低噪声放大器(LNA)102接收并且被混频器104处理以产生实的(I)和虚的(Q)信号116。低中频转换电路106和DSP电路108处理这些信号以生成左(L)和右(R)数字音频输出信号122。此外，如图2A所示，这些左(L)和右(R)数字音频输出信号122可被如由数模转换器(DAC)电路170和172所表示的额外电路处理以生成左(L)和右(R)模拟音频输出信号212。同时，如图2A所示，LO输入信号(fLO)118和数字时钟信号(fDIG)205可通过使用X分频(÷X)块204和Y分频(÷Y)块202作为比例式时钟信号产生。如有需要，频带选择信号(BAND SELECTION)207也可被施加到X分频(÷X)块204上。此外，正交产生器或相移块132向混频器104提供了相移的混频信号118。
【0046】正如图3A中所详细描述的，虚线304表示单个集成电路中的数字电路，例如低中频转换电路106、DSP电路108和DAC170和172中的数字电路。特别地，模数转换器(ADC)156和158表示生成实的(I)和虚的(Q)数字信号120的模数转换电路。ADC156和ADC158采用基于数字时钟信号(fDIG)205的采样时钟信号。类似地，DSP电路108中的电路采用基于数字时钟信号(fDIG)205的时钟信号。和图2A中的实施例200形成对比，在图3A的实施例300中，可通过多路复用器(MUX)328将数字时钟信号(fDIG)205选择为比例式时钟信号329或外部参考时钟信号(fREF_FIXED)320。尽管为了减小性能降级干扰而希望采用比例式时钟信号329，但是如果需要，可使用外部参考时钟信号，例如时钟信号(fREF_FIXED)320。此外，如有需要，时钟信号(fREF_FIXED)320可被用作除了用于数字电路304的数字时钟信号(fDIG)205之外的单独的时钟源，而不是通过MUX328选择。例如，可使用开关321来将时钟信号(fREF_FIXED)320直接提供给数字电路304，使得时钟信号(fREF_FIXED)320和比例式时钟信号329都可被数字电路304采用。下面关于图3B更详细描述了这样的实施例。进一步应当注意到，在被用作低中频转换电路106和DSP电路108中的数字电路304的时钟信号之前，来自于MUX328的数字时钟信号(fDIG)205和参考时钟信号320可通过额外的分频器、倍频器或其它时钟产生电路。利用数字电路304中的不同电路块，可以产生一个或更多不同时钟信号用于使用。
【0047】图3A中的调谐控制电路312控制压控振荡器(VCO)314，该压控振荡器然后产生用于产生比例式时钟信号的振荡信号(fVCO)315。调谐控制电路312接收目标信道信号(TARGET CHANNEL)222，该目标信道信号表示要被调谐的期望信道；调谐控制电路312从VCO314接收振荡信号315作为反馈信号；并且接收参考频率信号(fREF)206。正如上面所讨论的，目标信道信号222可与整数N相关，该整数是基于期望信道选择出来的。由N分频块(÷N)316和R分频块(÷R)318表示的分频器块的值是基于目标信道信号(TARGETCHANNEL)222选择出来的，以此控制粗糙和精细调谐信号317和319。更具体地，假设R具有标称值1，N的值与期望的目标信道相对应。在所描述的实施例中，精细调谐信号(FINE TUNE)和粗糙调谐信号(COARSE TUNE)317是10位的控制信号。应当注意到，粗糙和精细调谐信号317和319可以是任意期望比特长度的信号，可以是不同长度，并且如果需要，可以是可变或者模拟信号。如有需要，也可采用其它控制信号，取决于用于VCO314的VCO电路。进一步应当注意到，使用许多不同的振荡器电路，可以实现由块314表示的VCO电路。题为“METHOD AND APPARATUS FOR PROVIDING COARSE ANDFINE TUNING CONTROL FOR SYNTHESIZING HIGH-FREQUENCYSIGNALS FOR WIRELESS COMMUNICATIONS(为合成无线通信的高频信号提供粗糙与精细调谐控制的方法与设备)”的美国专利第6,388,536号中描述了所采用的示例振荡器电路，该专利通过引用整体并入本说明书中。
【0048】还应当注意到，为了减小对诸如蜂窝电话工作频率的其它服务的干扰，VCO的输出频率优选等于或大于约2.3GHz。这个相对高的输出频率也有助于高效的小型集成电路，因为可以把LC储能部件制造得相对小，所以该小型集成电路采用了LC储能振荡电路。特别地，由于VCO314的输出频率在等于或大于约2.3GHz的范围中，VCO314的LC储能实现需要的一个或更多个电感可被集成到集成电路内或包含在装置封装内。
【0049】在工作中，调谐控制电路312首先接收目标信道信号(TARGETCHANNEL)222，该目标信道信号指明输入信号频谱(fRF)112的频谱中要被调谐的信道。调谐控制电路312将精细调谐信号(FINE TUNE)319置于标称或初始设置，并且此后调谐控制电路312输出粗糙调谐控制(COARSE TUNE)317以提供VCO314的粗糙调谐。此后，调谐控制电路312调节精细调节信号(FINE TUNE)319来将VCO314精细调节并锁定到期望的振荡输出信号315。此后，来自于振荡信号315的反馈信号被用于控制对来自于VCO314的输出的调谐。此外，可采用误差信号(ERROR)322来帮助完成这个调谐。误差信号(ERROR)322能表示接收的信号中的调谐误差，并且调谐控制电路312可以利用这个误差信号来自动调整VCO314的输出频率以对这些调谐误差进行校正。因而，调谐控制电路312可同时采用来自VCO314的输出信号315的反馈信号和额外的误差信号(ERROR)322来进行频率控制。
【0050】当为了调谐特定的期望信道而改变振荡信号315时，数字时钟信号(fDIG)205也可以比例式形式改变，取决于分别对块204和200中的X和Y的值的选择。类似地，数字时钟信号(fDIG)205中的这个变化也因图2A的输出信号(fOSC)252的变化而发生。如图3A所示，由于数字时钟信号(fDIG)205中的这个变化，调谐控制电路312可输出LO跳变信号(JUMP)326以指明振荡信号315中已经发生变化。使用这个LO跳变信号(JUMP)326，如果需要，数字电路304可以采用补偿例程来对调整数字时钟信号(fDIG)205中的比例式变化的操作。
【0051】如上所述，如果需要，图2A、2B、3A和3B中的X和Y分频器块可通过编程或算法改变，以获得振荡频率和想要的比例式比率。例如，希望图2A、3A和3B中的振荡信号252和315的变化与数字时钟信号(fDIG)205的值的小于1％的变化相关。因此可相应选择块204和202中的X和Y的值。应当注意到，如果需要，可以采用集成片上微控制器来提供对分频器和其它接收机操作参数的控制。并且也可使用这个微控制器实现一些或全部由DSP电路108完成的数字处理。
【0052】如上所述，对于额外的控制，调谐控制电路312能从数字电路304接收误差信号(ERROR)322。这个来自于数字电路304的误差信号322表示与在接收机路径中检测到噪声或干扰相关的误差信号，该噪声或干扰是由于调谐输入信号频谱(fRF)112到合适信道时的误差引起的。调谐控制信号312可以采用这个误差信号(ERROR)322来调整块316中的N值，使得最终更加调谐接收的信号。如元件325表示的额外控制信号也可由DSP电路108提供到LNA102、低中频转换电路106或其它接收机电路以为那些电路提供控制。
【0053】图3B是集成陆地广播接收机的一个额外替代实施例350的框图，该实施例采用了比例式时钟信号(fDIG)205和固定的外部参考时钟(fREF_FIXED)320用于集成接收机中数字电路。射频输入信号频谱(fRF)112被低噪声放大器(LNA)112接收并且被混频器104处理以产生实的(I)和虚的(Q)信号。此后，这些信号由VGA152和154和ADC158和156处理以生成数字信号。此后，在被DSP108处理以产生数字左和右音频信号之前，这些数字信号被提供给I路径缓冲器(BUF)354和Q路径缓冲器(BUF)352。此后，DSP108的输出被提供给左音频信号缓冲器(BUF)356和右音频信号缓冲器(BUF)358。这些缓冲器356和358的输出能够提供左和右数字音频信号122。这些缓冲器356和358的输出也可被提供给DAC170和172，以生成左和右模拟音频信号212。下文将更详细描述实施例350中采用的时钟信号。
【0054】和前面的实施例一样，使用X分频块(÷X)204和Y分频块(÷Y)202，LO输入信号(fLO)118和数字时钟信号(fDIG)205可作为比例式时钟信号而被产生。X分频块(÷X)204的输出通过二分频块(÷2)132以提供两个异相的LO混频信号118。频率合成器182产生振荡信号(fOSC)252并且由自动频率控制块(AFC)控制。AFC块181接收外部参考信号(fREF)206、信道选择(CHANNEL)信号222和调谐校正误差(ERROR)信号322。在上文针对图3A讨论了这些信号。此外，应当注意到，外部参考信号(fREF)206可以是与固定的外部参考时钟(FRE_FIXED)320相同的信号，或者如果需要这个时钟配置，外部参考信号(fREF)206可从固定的外部参考时钟(fREF_FIXED)320中产生。
【0055】使用数字时钟信号(fDIG)205和固定的外部参考时钟(fREF_FIXED)320提供用于实施例350中的数字电路的时钟信号。如果需要，固定的外部参考时钟(fREF_FIXED)320可由工作于例如12.288MHz的晶体振荡器(XTAL OSC)374产生。如上所述，数字时钟信号(fDIG)205相对于振荡信号(fOSC)252是比例式的，使用数字时钟信号(fDIG)205可以为DSP电路108计时钟。而且，通过使用比例式时钟信号为DSP电路108计时，减小了对混频电路104和集成电路上其它模拟电路的干扰(由箭头372表示)。使用固定的外部参考时钟(fREF_FIXED)320而非数字时钟信号(fDIG)205对数字音频输出电路362和外部编解码器(CODEC)364计时。这个实施例中的ADC和DAC156、158、170和172也是使用固定的外部参考时钟(fREF_FIXED)320计时的。因为DSP108和ADC和DAC156，158，170和172工作于不同的时钟频率，可使用缓冲器352，354，356和358对不同数据率之间的数据进行缓冲。例如，这些缓冲器352，354，356和358可以是能够在一个期望的时钟率下输入数据且在另一个期望时钟率下输出数据的双端口缓冲存储器。
【0056】这个定时体系结构可以为集成电路需要在指定速率下通信的接收机应用提供优势。例如音频标准需要通信以提供特定速率下的音频数据，诸如每秒48,000个采样(48ks/s)。在图3B的实施例中，数字音频输出电路362可以通过外部接口370以指定速率将左(L)和右(R)数字音频信号122传给外部CODEC364。因此采样率与指定的通信速率相关，也可使用固定的外部参考时钟(fREF_FIXED)320来为ADC和DAC156、158、170和172计时。虽然使用这些非比例式时钟信号可能产生一些干扰，但是相关采样速率的优势使得这种体系结构有利。应当注意到，虚线360表示集成电路的边界。
【0057】图4A是集成陆地广播接收机的实施例450的框图，该接收机同时包括AM广播接收和FM广播接收。在所描述的实施例中，输入FM广播信号112A被作为差动信号送至LNA 102A。LNA 102A的差分输出被送至混频器104A，混频器104A使用来自于LO产生电路130的LO混频信号118A来生成I和Q信号116A。此后，这些正交FM信号由集成到同一个集成电路中的ADC和DSP电路处理。输入AM广播信号112B被送至LNA 102B，然后被送到混频器104B。混频器104B使用来自于LO产生电路130的LO混频信号118B来生成I和Q信号116B。此后，这些正交AM信号由集成到同一个集成电路中的ADC和DSP电路处理。在操作中，LO产生电路130能够接收频带选择(BAND SELECTION)信号207，该信号允许对接收机处理哪个广播频带进行选择。应当注意到，如有需要，LO产生电路130能产生单组的混频信号，这些混频信号可同时被FM混频器104A和AM混频器104B使用，这取决于频带选择信号207做出的选择。
【0058】图4B是便携装置402的实施例的框图，该实施例采用了根据本发明的低中频集成陆地广播接收机100。正如所描述的，该便携装置包括低中频接收机集成电路100，该电路通过连接412连接到信道选择接口电路404并通过连接410连接到音频输出接口电路406。音频输出接口电路406又通过连接414连接到收听装置108。在这样的便携装置中，收听装置408通常是可以容易插入便携装置402的耳机。实施例400可包括一个或更多的天线，例如FM广播天线420和AM广播天线422。应当注意到，本实施例中设想的便携装置优选是小型便携装置，此类装置体积小于等于约70立方英寸并且重量小于等于约2磅。例如，正如上面所指出的，小型便携装置402可以是蜂窝电话、MP3播放器、便携式计算机的PC卡、USB连接的装置或其它任何具有集成陆地音频广播接收机的小型便携装置。也应当注意到，音频输出接口406可以提供数字音频输出信号，模拟音频输出信号或者同时提供二者。并且如有需要，接口电路406和408可以结合，例如如果使用一个单个的串行或并行接口来为便携装置402提供通信接口的情况下。
【0059】图5A是集成陆地广播接收机的实施例520的框图，该实施例包括用于添加某些频率控制特性的本振(LO)控制电路500。和图1A中的实施例100一样，射频输入信号频谱(fRF)102被低噪声放大器(LNA)102接收并且由混频器104处理以产生实的(I)和虚的(Q)信号116。低中频转换电路106和DSP电路108处理这些信号以生成左(L)和右(R)数字音频输出信号122。正如上面针对图1A所时论的，再次注意到，如有需要，其它或者不同的输出信号可由接收机提供。此外，如上面所讨论的，LO混频信号(fLO)118可由LO产生电路130产生，并且这些相移混频信号118可被混频器104使用。
【0060】LO控制电路500被加到图5A中以实现额外的频率控制特性。一个此种特性是由块高/低注入(HI/LO INJECTION)510表示的高端对低端LO信号注入选择特性。另一个特性是如由块中频选择(IFSELECTION)512表示的可编程中频位置选择特性。将针对图5B和5C更详细讨论这些频率控制特性。LO控制电路500通过一个或更多个信号504连接到DSP电路108，并且通过一个或更多个信号506连接到LO产生电路130。
【0061】图5B是高端对低端LO信号注入选择特性的信号图。在例子550中，要被调谐的期望信道(fCH)由信号箭头554表示。更大的干扰信号(fIMH)由信号箭头552表示。正如所公知的那样，混频器104将输入射频信号频谱(fRF)混频至中频(fIF)，如果采用低端注入，则根据方程fRF-fLO＝fIF完成混频；如果采用高端注入，则根据方程fIF＝fLO-fRF完成混频。标识(fLOL)和(fLOH)分别表示这两个可能的LO信号：低端注入信号(fLOL)562和高端注入信号(fLOH)560。许多系统通过实现或高端注入或低端注入来进行操作并且在操作期间中不具备在二者之间转变的能力。在其已经通过接收机路径处理之后，通过估计在调谐的目标信道信号中的噪声水平或杂散相噪(spur)，许多系统试图在操作期间在高端和低端注入间进行选择。
【0062】尽管如此，有了本发明的LO控制电路500，在选择高端注入或低端注入之前并且在处理和调谐期望的信道本身之前，通过估计频谱中的镜像信号功率，可以实现对高端或低端注入的动态选择。例如，可以使用选择算法来进行选择，该算法是基于在离作为期望信道的LO频率相等距离的频率上的镜像功率，来确定是高端注入还是低端注入更好。例如，通过调谐至这些频率并且通过来自于DSP电路108的信号504，LO控制电路能估计在可产生显著性能降级的镜像的频率上的信号功率。特别地，可以估计下一个相邻上镜像(upper image)信号功率和下一个相邻下镜像(lower image)信号功率以确定是否使用高端或低端注入。并且此估计可以跨过整个频谱在加电时进行，周期地跨过整个频谱进行，跨过缩减频谱进行，该缩减频谱包括每次调谐信道时要被调谐的期望信道，或者在任意其它期望时间跨过取决于所实施的算法的频谱的任何期望的部分进行。
【0063】回顾图5B，干扰信号(fIMH)552表示离高端LO注入信号(fLOH)560同期望信道(fCH)554一样远的上镜像。如果采用高端注入，混频器将使用高端注入LO信号(fLOH)560，并且干扰信号(fIMH)552将和期望信道(fCH)552一起被混频至中频(fIF)上。因而，使用高端注入将产生大的不想要的镜像。与之类似，干扰信号(fIML)553表示离低端LO注入信号(fLOL)562同期望信道(fCH)554一样远的下镜像。如果采用低端注入，混频器将使用低端注入LO信号(fLOL)562，并且干扰信号(fIML)553将和期望信道(fCH)554一起被混频至中频(fIF)上。因而，使用低端注入将产生不想要的镜像，但是该镜像的信号功率远小于使用高端LO注入而造成的镜像的信号功率。通过估计上镜像频率和下镜像频率的信号功率，LO控制电路可以确定是应当使用高端还是低端注入。因此，在例子550中，应使用低端注入以防止将更大的干扰信号(fIMII)552混频至中频(fIF)上。应当注意到，如有需要，可以对处于诸如上镜像和下镜像频率的谐波的其它频率的信号功率进行估计，以确定是否对使用高端还是低端注入进行动态选择。
【0064】图5C是可编程中频位置选择特性的信号图。在例子570中，要被调谐的信道(fCH)由信号箭头554表示，并且正在使用低端注入。LO控制电路500提供了LO信号的可编程选择，该LO信号可根据方程fRF-fLO＝fIF被混频器使用，以将输入信号射频频谱(fRF)112混频至中频(fIF)。如图所示，两个可选择的中频目标频率由第一中频目标频率(fIF1)580和第二中频频率(fIF2)582表示。因此，对于将是调谐的LO信号的给定期望信道(fCH)554，如果选择第一中频目标频率(fIF1)580，则使用第一LO信号(fLO1)578。线572表示了混频器104将期望信道(fCH)554混频降至第一中频频率(fIF1)580的行为。与之类似，如果选择第二中频目标频率(fIF2)582，则使用第二LO信号(fLO2)576。线574表示了混频器104将期望信道(fCH)554混频降至第二中频频率(fIF2)582的行为。
【0065】如图5A中的实施例520所示，可通过被LO控制电路500接收的中频选择信号(IF CODE)502来提供对LO信号的可编程选择。例如，这个IF CODE 502可基于用户可编程的片上寄存器。选择期望的目标中频频率的因素包括感兴趣的RF频谱的信道宽度或其它环境考虑。例如，如果集成陆地广播接收机520准备用于多个国家，则为每个国家选择不同的目标中频频率。此选择可取决于该国家内广播频谱的性质，包括各自的信道宽度。应当注意到，可以采用很多种不同的机制来提供对LO控制电路500的可编程控制以选择操作中将采用的中频频率。
【0066】由本说明书看来，本发明的进一步修改和替代性的实施例对于本领域的技术人员是明显的。因此，应当认识到本发明并不限于这些实例设备。相应地，本说明书构造为仅仅是说明性的，并且是为了教会本领域的技术人员实施本发明的方式。应当理解，本说明书中所示的本发明的形式被视为并且被描述为目前的优选实施例。对实现和体系结构可以进行不同的变化。例如，可以用等效的元件替换本说明书中举例说明的和描述的元件，并且可以独立于其它特性的使用而采用本发明的某些特性，这一切在本领域的技术人员得益于本发明的说明书之后，将会很明显。

Claims (26)

1.一种集成接收机，包括：
混频器，其被连接以接收RF信号频谱和混频信号作为输入，并且具有混频后的信号作为输出，所述RF输入信号频谱包括多个信道；
本振LO产生电路，其被连接以接收信道选择信号作为输入，并被配置成提供振荡信号，所述振荡信号取决于所述信道选择信号，并用来生成用于所述混频器的所述混频信号；
转换电路，其被连接以从所述混频器接收所述混频后的信号，并被配置成输出数字信号；
数字信号处理器DSP电路，其被连接以从所述转换电路接收所述数字信号，并被配置成输出数字音频信号，所述DSP电路被配置成利用数字时钟信号；和
比例式时钟系统，其被配置成从所述振荡信号生成所述混频信号和所述数字时钟信号；
其中所述混频器，所述LO产生电路，所述转换电路和所述DSP电路集成在单个集成电路中。
2.根据权利要求1所述的集成接收机，其中所述转换电路还被配置成利用所述数字时钟信号。
3.根据权利要求1所述的集成接收机，其中所述转换电路被配置成利用从所述单个集成电路外部的源提供的参考时钟信号。
4.根据权利要求3所述的集成接收机，进一步包括数字输出电路，其被配置成利用所述参考时钟信号。
5.根据权利要求3所述的集成接收机，进一步包括数据缓冲电路，其被连接于所述转换电路和所述DSP电路之间。
6.根据权利要求1所述的集成接收机，其中所述混频器具有低中频混频后的信号作为输出，且所述转换电路包括低中频转换电路。
7.根据权利要求6所述的集成接收机，其中所述RF输入信号包括陆地音频广播频谱。
8.根据权利要求7所述的集成接收机，其中所述陆地音频广播频谱包括FM信号频谱，其包括多个FM陆地广播信道。
9.根据权利要求1所述的集成接收机，进一步包括数-模转换器DAC，其被连接以接收来自所述DSP电路的所述数字音频信号，并被配置成输出模拟音频信号。
10.根据权利要求1所述的集成接收机，其中所述比例式时钟系统包括第一分频器，其被连接于所述振荡信号和所述混频信号之间，以及第二分频器，其被连接于所述振荡信号和所述数字时钟信号之间。
11.根据权利要求10所述的集成接收机，进一步包括多路复用器，其被配置成接收所述数字时钟信号作为输入，和外部参考时钟信号作为输入，并被配置成向所述低中频转换电路和所述DSP电路内的所述数字电路提供输出时钟信号。
12.根据权利要求10所述的集成接收机，其中所述RF输入信号频谱包括FM音频信号频谱，该频谱包括多个FM广播信道。
13.根据权利要求10所述的集成接收机，其中所述LO产生电路包括压控振荡器电路。
14.一种用于集成接收机的比例式时钟系统，包括：
本振LO产生电路，其被连接以接收信道选择信号作为输入，并被配置成提供振荡信号，所述振荡信号取决于所述信道选择信号；
第一分频器，其被连接以接收所述振荡信号，所述第一分频器提供用来生成用于混频器的混频信号的输出信号，该混频器与所述LO产生电路集成在集成电路中；和
第二分频器，其被连接以接收所述振荡信号，所述第二分频器提供用来生成用于数字信号处理DSP电路的时钟信号的输出信号，该DSP电路与所述LO产生电路集成在所述集成电路中。
15.根据权利要求14所述的比例式时钟系统，其中所述信道选择信号指示由所述集成接收机调谐的FM陆地广播频谱内的FM信道。
16.根据权利要求14所述的比例式时钟系统，其中来自所述第二分频器的所述输出信号进一步被利用，以生成用于模-数转换电路的时钟信号，该转换电路和所述LO产生电路集成在所述集成电路中。
17.根据权利要求14所述的比例式时钟系统，其中所述LO产生电路包括压控振荡器电路。
18.根据权利要求14所述的比例式时钟系统，其中所述LO产生电路进一步被配置成输出识别所述振荡信号何时发生变化的信号。
19.一种用于在信号频谱内调谐信道的方法，包括：
生成振荡信号，所述振荡信号取决于信道选择信号；
基于所述振荡信号，产生混频信号和数字时钟信号，所述混频信号和所述数字时钟信号是比例式的；
将具有多个信道的RF输入信号频谱和所述混频信号混频以生成输出信号；
将所述输出信号转换成数字信号；和
处理所述数字信号以生成调谐的数字输出信号；
其中所述数字时钟信号被用在所述转换步骤、所述处理步骤、或所述转换和所述处理这两个步骤中；和
其中所述生成、产生、混频、转换和处理步骤是在单个集成电路内执行的。
20.根据权利要求19所述的方法，其中所述混频步骤生成低中频输出信号。
21.根据权利要求20所述的方法，其中所述RF输入信号包括RF陆地广播频谱。
22.根据权利要求21所述的方法，其中所述RF陆地广播频谱包括FM信号频谱，该频谱包括多个FM陆地广播信道。
23.根据权利要求19所述的方法，进一步包括在所述单个集成电路内将所述数字信号转换成模拟信号。
24.根据权利要求19所述的方法，其中所述混频步骤包括利用基于所述振荡信号的两个相位移动的混频信号，以生成实和虚低中频信号。
25.根据权利要求24所述的方法，其中所述转换步骤包括利用模-数转换器ADC电路，以将所述实低中频信号转换成数字信号，并利用模-数转换器ADC电路以将所述虚低中频信号转换成数字信号。
26.根据权利要求19所述的方法，其中所述转换步骤利用来自所述集成电路外部的源的参考时钟信号。
CN2005800264494A 2004-06-30 2005-06-23 用于集成接收机的比例式时钟系统及相关方法 Active CN101002392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/880,483 US7272373B2 (en) 2004-06-30 2004-06-30 Ratiometric clock systems for integrated receivers and associated methods
US10/880,483 2004-06-30
PCT/US2005/022402 WO2006012272A1 (en) 2004-06-30 2005-06-23 Ratiometric clock systems for integrated receivers and associated methods

Publications (2)

Publication Number Publication Date
CN101002392A true CN101002392A (zh) 2007-07-18
CN101002392B CN101002392B (zh) 2010-05-05

Family

ID=35240984

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800264494A Active CN101002392B (zh) 2004-06-30 2005-06-23 用于集成接收机的比例式时钟系统及相关方法
CN2005800250006A Active CN1989701B (zh) 2004-06-30 2005-06-23 具有用于积分处理的加权混频电路的发送路径与相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2005800250006A Active CN1989701B (zh) 2004-06-30 2005-06-23 具有用于积分处理的加权混频电路的发送路径与相关方法

Country Status (6)

Country Link
US (3) US7272373B2 (zh)
EP (1) EP1774661B1 (zh)
CN (2) CN101002392B (zh)
DE (1) DE602005015720D1 (zh)
TW (1) TW200623661A (zh)
WO (1) WO2006012272A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102469283A (zh) * 2010-11-17 2012-05-23 晨星软件研发(深圳)有限公司 模拟电视接收装置
CN103609049A (zh) * 2011-02-16 2014-02-26 熵敏通讯公司 用于光学lnb系统的具有基于adc的频道化器的光学变换器
CN103649880A (zh) * 2011-01-21 2014-03-19 熵敏通讯公司 使用包括数字信道化器开关的低噪声块转换器来选择数字内容信道的系统和方法
CN111416599A (zh) * 2011-09-01 2020-07-14 华为技术有限公司 针对具有rf电路的系统生成数字时钟
CN112311420A (zh) * 2020-05-27 2021-02-02 上海明波通信技术股份有限公司 单标准双模通信数据帧、信号发送和接收方法、发送和接收设备以及通信系统

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272373B2 (en) * 2004-06-30 2007-09-18 Silacon Laboratories Inc. Ratiometric clock systems for integrated receivers and associated methods
US7835706B2 (en) * 2004-06-30 2010-11-16 Silicon Laboratories, Inc. Local oscillator (LO) port linearization for communication system with ratiometric transmit path architecture
US7272375B2 (en) * 2004-06-30 2007-09-18 Silicon Laboratories Inc. Integrated low-IF terrestrial audio broadcast receiver and associated method
US7376399B2 (en) * 2004-06-30 2008-05-20 Silicon Laboratories Inc. Weighted mixing circuitry for quadrature processing in communication systems
US7538633B2 (en) * 2004-09-28 2009-05-26 Sun Microsystems, Inc. Method and apparatus for driving on-chip wires through capacitive coupling
US7565112B2 (en) * 2006-03-02 2009-07-21 Freescale Semiconductor, Inc. Reduced adjacent channel interference in a radio receiver
US8014477B1 (en) 2006-03-08 2011-09-06 Marvell International Ltd. Receiver employing selectable A/D sample clock frequency
US7782765B2 (en) 2007-01-22 2010-08-24 Harris Stratex Networks Operating Corporation Distributed protection switching architecture for point-to-point microwave radio systems
US8275071B2 (en) * 2007-05-17 2012-09-25 Harris Stratex Networks Operating Corporation Compact dual receiver architecture for point to point radio
US7446692B2 (en) * 2007-03-30 2008-11-04 Microtune (Texas), L.P. Digital radio system and method of operation
US20090082886A1 (en) * 2007-09-21 2009-03-26 Mediatek Inc. Audio System And Audio Processing Method
CN101453233B (zh) * 2007-11-28 2012-02-15 锐迪科科技有限公司 Fm收发器
US8107562B2 (en) * 2007-12-14 2012-01-31 Silicon Laboratories Inc. Combining soft decisions in a weather band radio
US8045656B2 (en) * 2007-12-14 2011-10-25 Silicon Laboratories Inc. Weather band radio having digital frequency control
US8254849B2 (en) * 2009-04-02 2012-08-28 Qualcomm Incorporated FM radio frequency plan using programmable output counter
CN102055543B (zh) * 2009-11-05 2013-03-27 博通集成电路（上海）有限公司 解调广播接收机
US8604888B2 (en) 2009-12-23 2013-12-10 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
US8736388B2 (en) * 2009-12-23 2014-05-27 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
JP2011205283A (ja) * 2010-03-25 2011-10-13 Yamaha Corp 信号処理装置
CN102685266B (zh) * 2012-05-14 2015-04-15 中国科学院计算机网络信息中心 区文件签名方法及系统
US9042499B2 (en) 2013-10-25 2015-05-26 Silicon Laboratories Inc. Radio frequency (RF) receivers with whitened digital clocks and related methods
US9252891B2 (en) 2013-11-07 2016-02-02 Silicon Laboratories Inc. Die-to-die communication links for receiver integrated circuit dies and related methods
US9160465B2 (en) 2013-11-07 2015-10-13 Silicon Labortories Inc. Spur cancellation systems and related methods
US9312899B2 (en) 2014-06-11 2016-04-12 Silicon Laboratories Inc. Radio frequency (RF) receivers having whitened digital frame processing and related methods
US9590644B2 (en) 2015-02-06 2017-03-07 Silicon Laboratories Inc. Managing spurs in a radio frequency circuit
US10103761B2 (en) * 2016-09-26 2018-10-16 Intel Corporation Local oscillator signal generation using opportunistic synthesizer to clock digital synthesis
US10461787B2 (en) 2018-01-30 2019-10-29 Silicon Laboratories Inc. Spur mitigation for pulse output drivers in radio frequency (RF) devices
CN109167602B (zh) * 2018-10-12 2023-05-02 南京屹信航天科技有限公司 一种小型化odu发射通道模块
US11121731B2 (en) * 2019-08-26 2021-09-14 Intel Corporation Digital radio head control

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US567654A (en) * 1896-09-15 Switch for pneumatic-despatch tubes
US3931578A (en) * 1973-12-26 1976-01-06 General Electric Company Multiple frequency band receiver tuner system using single, non-bandswitched local oscillator
US4484221A (en) * 1982-09-01 1984-11-20 Rca Corporation Shared counter arrangement for a digital frequency locked loop tuning system for selectively measuring the frequencies of the LO and IF signals
US4551856A (en) * 1983-05-16 1985-11-05 Motorola, Inc. Synthesized multiple conversion receiver system with provision for avoiding receiver self-quieting spurious response
US5438591A (en) * 1991-07-31 1995-08-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
GB9501243D0 (en) * 1995-01-23 1995-03-15 Rca Thomson Licensing Corp Local oscillator using digital handswitching
US5745843A (en) * 1995-08-04 1998-04-28 Motorola, Inc. Selective call receivers with integer divide synthesizers for achieving fast-lock time
FI102122B (fi) 1996-11-14 1998-10-15 Nokia Mobile Phones Ltd Radiojärjestelmän monimoodilaitteen taajuuksien generointi
US6356736B2 (en) * 1997-02-28 2002-03-12 Maxim Integrated Products, Inc. Direct-conversion tuner integrated circuit for direct broadcast satellite television
CN1137544C (zh) * 1998-01-29 2004-02-04 皇家菲利浦电子有限公司 全局调谐设备
DE19810558A1 (de) * 1998-03-11 1999-09-16 Siemens Ag Integrierbare Funkempfängerschaltung für frequenzmodulierte digitale Signale
US6205183B1 (en) * 1998-05-29 2001-03-20 Ericsson Inc. Methods of suppressing reference oscillator harmonic interference and related receivers
JP2938039B1 (ja) * 1998-06-12 1999-08-23 日本電気アイシーマイコンシステム株式会社 ディジタル復調装置
US6466630B1 (en) * 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6181212B1 (en) * 1999-01-28 2001-01-30 Lucent Technologies, Inc. Phase locked loop for generating two disparate, variable frequency signals
JP2000307458A (ja) * 1999-04-21 2000-11-02 Nec Corp Ｐｌｌ内蔵チューナｉｃ
US6516184B1 (en) * 1999-08-31 2003-02-04 Skyworks Solutions, Inc. Multi-band transceiver having multi-slot capability
US6567654B1 (en) * 1999-10-28 2003-05-20 Matsushita Electronic Components De Baja California, S.A. De C.V. Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency
US6826388B1 (en) * 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
WO2001039364A1 (en) 1999-11-22 2001-05-31 Parthus Technologies Plc. Two stage quatrature down converter for gps and glonass
US6684065B2 (en) * 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
US6647075B1 (en) * 2000-03-17 2003-11-11 Raytheon Company Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator
DE10018021A1 (de) * 2000-04-11 2001-10-25 Nokia Mobile Phones Ltd Empfängeranordnung zum Empfangen frequenzmodulierter Funksignale sowie Verfahren zum Anpassen und Testen eines Empfangszweiges der Empfängeranordnung
WO2002031988A2 (en) * 2000-10-10 2002-04-18 Xtremespectrum, Inc. Ultra wide bandwidth noise cancellation mechanism and method
US6807406B1 (en) * 2000-10-17 2004-10-19 Rf Micro Devices, Inc. Variable gain mixer circuit
US7435716B2 (en) * 2001-01-16 2008-10-14 Ramot At Tel Aviv University Ltd. Compounds pharmaceutical compositions and methods for treatment of bacteremia and/or septicemia
US6915117B2 (en) * 2001-05-03 2005-07-05 International Business Machines Corporation Multistage modulation architecture and method in a radio
US7106809B2 (en) * 2001-05-21 2006-09-12 Visteon Global Technologies, Inc. AM/FM/IBOC receiver architecture
US6717533B2 (en) * 2001-05-31 2004-04-06 Motorola, Inc. Method and apparatus for combining a wireless receiver and a non-wireless receiver
US6728527B2 (en) * 2001-07-10 2004-04-27 Asulab S.A. Double up-conversion modulator
US7639724B2 (en) 2001-10-11 2009-12-29 Sirf Technology Inc. RF converter with multiple mode frequency synthesizer compatible with a 48 Fo GPS baseband processor
US7167686B2 (en) * 2002-01-25 2007-01-23 Qualcomm Incorporated Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture
KR101031735B1 (ko) * 2002-03-15 2011-04-29 실리콘 래버래토리즈 인코포레이티드 무선주파수장치 및 관련 방법
US6833769B2 (en) * 2003-03-21 2004-12-21 Nokia Corporation Voltage controlled capacitive elements having a biasing network
US20040038649A1 (en) * 2002-08-26 2004-02-26 Qiang Lin Zero intermediate frequency to low intermediate frequency receiver architecture
US7715836B2 (en) * 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7010278B2 (en) * 2002-10-25 2006-03-07 Freescale Semiconductor, Inc. Sideband suppression method and apparatus for quadrature modulator using magnitude measurements
EP1432195A1 (en) 2002-12-17 2004-06-23 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for quadrature modulation
US6870514B2 (en) * 2003-02-14 2005-03-22 Honeywell International Inc. Compact monopole antenna with improved bandwidth
KR20050115258A (ko) * 2003-02-28 2005-12-07 실리콘 래버래토리즈 , 인코포레이티드 라디오 주파수 수신기를 위한 튜너 및 그와 관련된 방법
US7343140B2 (en) * 2003-04-10 2008-03-11 Intel Corporation Tuner
US7398068B2 (en) * 2003-05-05 2008-07-08 Marvell International Ltd. Dual antenna system having one phase lock loop
GB2402564B (en) * 2003-06-07 2006-04-05 Zarlink Semiconductor Ltd Multiple conversion tuner
US6990357B2 (en) * 2003-10-17 2006-01-24 Nokia Corporation Front-end arrangements for multiband multimode communication engines
US7403584B2 (en) * 2003-12-31 2008-07-22 Intel Corporation Programmable phase interpolator adjustment for ideal data eye sampling
US7272374B2 (en) 2004-06-30 2007-09-18 Silicon Laboratories Inc. Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
US7272373B2 (en) * 2004-06-30 2007-09-18 Silacon Laboratories Inc. Ratiometric clock systems for integrated receivers and associated methods
US7272375B2 (en) 2004-06-30 2007-09-18 Silicon Laboratories Inc. Integrated low-IF terrestrial audio broadcast receiver and associated method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102469283A (zh) * 2010-11-17 2012-05-23 晨星软件研发(深圳)有限公司 模拟电视接收装置
CN102469283B (zh) * 2010-11-17 2014-05-07 晨星软件研发(深圳)有限公司 模拟电视接收装置
CN103649880A (zh) * 2011-01-21 2014-03-19 熵敏通讯公司 使用包括数字信道化器开关的低噪声块转换器来选择数字内容信道的系统和方法
CN103609049A (zh) * 2011-02-16 2014-02-26 熵敏通讯公司 用于光学lnb系统的具有基于adc的频道化器的光学变换器
CN103609049B (zh) * 2011-02-16 2016-09-07 熵敏通讯公司 用于光学lnb系统的具有基于adc的频道化器的光学变换器及方法
CN111416599A (zh) * 2011-09-01 2020-07-14 华为技术有限公司 针对具有rf电路的系统生成数字时钟
USRE49526E1 (en) 2011-09-01 2023-05-09 Huawei Technologies Co., Ltd. Generation of digital clock for system having RF circuitry
CN111416599B (zh) * 2011-09-01 2024-04-12 华为技术有限公司 针对具有rf电路的系统生成数字时钟
CN112311420A (zh) * 2020-05-27 2021-02-02 上海明波通信技术股份有限公司 单标准双模通信数据帧、信号发送和接收方法、发送和接收设备以及通信系统
CN112311420B (zh) * 2020-05-27 2022-02-22 上海明波通信技术股份有限公司 单标准双模通信数据帧配置方法、收发设备及通信系统

Also Published As

Publication number Publication date
CN1989701B (zh) 2010-12-08
US20060003728A1 (en) 2006-01-05
EP1774661B1 (en) 2009-07-29
EP1774661A1 (en) 2007-04-18
TW200623661A (en) 2006-07-01
US20080008259A1 (en) 2008-01-10
US7272373B2 (en) 2007-09-18
WO2006012272A1 (en) 2006-02-02
DE602005015720D1 (de) 2009-09-10
CN101002392B (zh) 2010-05-05
US20090117869A1 (en) 2009-05-07
US7471940B2 (en) 2008-12-30
CN1989701A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
CN101002392B (zh) 用于集成接收机的比例式时钟系统及相关方法
CN1993893B (zh) 集成低中频陆地音频广播接收机及其相关方法
US7272374B2 (en) Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
US8175543B2 (en) Method and system for wireless communication using integrated clock generation for bluetooth and FM transmit and FM receive functions
US7792504B2 (en) Transmitter and transceiver, in particular for mobile radio, and transmission method
US8121570B2 (en) Method and system for flexible FM tuning
JP2007096694A (ja) Ｆｍトランスミッタ
US7339504B1 (en) Communications device with asynchronous sample rate converter
US7634237B2 (en) Method and system for a fractional-N synthesizer for a mobile digital cellular television environment
US20060280270A1 (en) Method and system for FM communication
US7656968B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
US6799028B2 (en) Mobile radio receiver with integrated broadcast receiver that fills broadcast gaps during mobile band communication
JP2003520484A (ja) 周波数シンセサイザの局部発振器用ディジタル・ディバイダ
JP2004088529A (ja) 周波数シンセサイザ回路および無線通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant